JPH0610425Y2

JPH0610425Y2 - キ−ボ−ド・コントロ−ラ

Info

Publication number: JPH0610425Y2
Application number: JP1987060058U
Authority: JP
Inventors: 徹彦林
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1987-04-21
Filing date: 1987-04-21
Publication date: 1994-03-16
Anticipated expiration: 2002-04-21
Also published as: JPS63168530U

Description

【考案の詳細な説明】＜産業上の利用分野＞本考案は、１チップ・マイクロコンピュータの入出力ポ
ートを用いてキー・スイッチ・マトリクスの列を選択的
に駆動し、このキー・スイッチ・マトリクスの行信号を
入力してキー・スイッチのオンオフ状態を検出するキー
ボード・コントローラに関するものである。

＜従来の技術＞一般的に、マトリクス状に配列されたキー・スイッチに
よって構成されるキーボードを制御する場合、汎用の１
チップ・マイクロコンピュータを利用することが多い。

このとき、第２図に示すような汎用のマイクロコンピュ
ータの入出力ポート回路を複数個利用する。この入出力
ポート回路は、Ｄフリップ・フロップ回路ｆ、入力バッ
ファｂ、ナンド・ゲート及び出力ドライバ回路から構成
される信号出力部ｏよりなり、詳しい動作の説明は省略
するが、ポートＰをプログラムに応じて内部バスＢを介
して与えられるデータにより入力ポートまたは出力ポー
トとして用いることができる。

即ち、内部バスＢに“Ｌ”が出力され、クロック・パル
スＣＬ”Ｈ”のタイミングでＤフリップ・フロップ回路
ｆにラッチされると、Ｑ端子出力“Ｌ”、Ｑ端子出力”
Ｈ”となって、ｐチャネル半導体素子ｚ１はオフ、ｎチ
ャネル半導体素子ｚ２はオン、ｐチャネル半導体素子ｚ
３はオフとなり、ポートＰ出力は“Ｌ”となる。

一方、内部バスＢに”Ｈ”が出力されると、クロック・
パルスＣＬ“Ｈ”によりＤフリップ・フロップ回路ｆは
Ｑ端子出力“Ｈ”，Ｑ端子出力“Ｌ”となって、ｐチャ
ネル半導体素子ｚ１はクロック・パルスＣＬ“Ｈ”の期
間オン、ｎチャネル半導体素子ｚ２はオフ、ｐチャネル
半導体素子ｚ３はオンとなり、ポートＰ出力は“Ｈ”と
なる。

このような入出力ポートＰを入力ポートとして用いる場
合には、入力バッファｂを有効とするとともに、ｎチャ
ネル半導体素子ｚ２をオフとして外からの信号を入力す
る。

以上のような機能を利用し、この入出力ポートＰを複数
個用い、キー・スイッチ・マトリクスの行信号を入力し
てキー・スイッチのオンオフ状態を検出している。

＜考案が解決しようとする問題点＞しかし、このような入出力ポートＰを入力ポートとして
使用している場合、クロック・パルスＣＬにノイズが混
入してパルスＣＬ“Ｈ”となり、かつ、他の用途にも用
いられている内部バスＢのこの時の信号状態がたまたま
“Ｌ”であると、上述したように、ｎチャネル半導体素
子ｚ２はオンとなってポートＰ出力は“Ｌ”保持固定と
なることがある。

そして、この入力ポートの入力バッファｂには常に信号
“Ｌ”が与えられる状態が続き、この結果、キーボード
上の押されていないキー・スイッチまでが押されている
ようにみえ、誤動作の原因となるおそれがある。

キーボード・コントローラとして用いられる入出力ポー
ト回路に与えられるクロック・パルスＣＬに外来ノイズ
等が重畳される原因として、次の点が挙げられる。

オペレータがキー・スイッチを押す時に人体に帯電し
た静電気より静電気ノイズが発生しやすい。

キー・スイッチ・マトリクスの行配線は通常長い配線
長かつハイ・インピーダンスになっていて外来ノイズの
影響を受けやすい。

については配線パターンを両面配線プリント板を使
用する等すれば改善できるが、コスト高となる。キーボ
ードの場合は低コスト化の要求により片面配線プリント
板を使用するのが一般的である。

本考案が解決しようとする問題は、上記した過渡的な外
来ノイズが発生してもこれに影響されることなくキー・
スイッチのオンオフ状態を検出することであり、円滑な
動作を行なえるキーボード・コントローラを実現するこ
とを目的とする。

＜問題を解決するための手段＞以上の問題を解決した本考案は、内部バス上の信号
“Ｌ”をクロック・パルス“Ｈ”でラッチしてそのポー
ト出力を“Ｌ”として出力ポートとなり、前記内部バス
上の信号“Ｈ”を前記クロック・パルス“Ｈ”でラッチ
してそのポート出力を“Ｈ”とするとともに入力バッフ
ァを有効として入力ポートとなる入出力ポートを少なく
とも２個以上備える１チップ・マイクロコンピュータを
用い、前記入出力ポートを出力ポートとしてその出力
“Ｌ”によりキー・スイッチ・マトリクスの各々の列を
選択的に駆動し、前記入出力ポートを入力ポートとして
前記キー・スイッチ・マトリクスの各々の行に発生する
信号を入力してキー・スイッチのオンオフを検出するキ
ーボード・コントローラにおいて、前記キー・スイッチ
・マトリクスの列駆動動作中にオン状態の前記キー・ス
イッチをカウントしカウンタ値が一定値以上になるとキ
ャリイ信号を前記１チップ・マイクロコンピュータに出
力するカウンタを設け、前記１チップ・マイクロコンピ
ュータは、前記キャリイ信号が与えられたとき前記入力
バッファが有効で入力ポートとなっている入出力ポート
に対応する前記内部バスに“Ｈ”を与えるとともに前記
クロック・パルスを“Ｈ”とし当該入出力ポートを入力
ポートとして列スキャン動作を開始することを特徴とす
るキーボード・コントローラである。

＜作用＞本考案のキーボード・コントローラは、１チップ・マイ
クロコンピュータの入出力ポートを用いてキー・スイッ
チ・マトリクスの列を順次駆動して行信号を入力し、オ
ン状態のキー・スイッチの個数をカウントし、カウント
数が一定値以上となるとノイズが発生したとみなし、一
旦、行入力ポートから“Ｈ”レベルが出力されるように
制御して、行入力ポートが正しく入力ポートとなるよう
に戻してから再び列駆動動作を開始する。

＜実施例＞第１図は本考案を実施したキーボード・コントローラの
１例を表わす図である。

この図において、１は汎用の１チップ・マイクロコンピ
ュータＣＰＵであり、入出力ポートＰ10，Ｐ11，Ｐ20，
Ｐ21を有し、入出力ポートＰ10，Ｐ11はキー・スイッチ
・マトリクス２の行ｃ０，ｃ１入力ポート、入出力ポー
トＰ20，Ｐ21は列ｒ０，ｒ１の列セレクト信号出力ポー
トとして使用する。

２はキー・スイッチ・マトリクスであり、説明を簡単に
するために、行ｃ，列ｒの各交点に４個のキー・スイッ
チｓｗ00，ｓｗ01，ｓｗ10，ｓｗ11を配置する。

３はＣＰＵ１に接続されたカウンタである。ＣＰＵ１
は、キー・スイッチ・マトリクス２上のオン状態のキー
・スイッチが検出されると端子Ｐoutからパルス出力を
行ない、カウンタ３はこのパルスをカウントし、カウン
タ値が一定値以上になると端子ＣからＣＰＵ１のＣin端
子へキャリイ信号を出力する。このカウンタ３は、ＣＰ
Ｕ１のキー・スイッチ・マトリクスの列駆動が一巡する
と、ＣＰＵ１からリセットＲＥＳＥＴ信号が与えられ
る。

尚、ＣＰＵ１内における入出力ポートＰ10，Ｐ11，Ｐ2
0，Ｐ21の構成は、第２図に示した入出力ポート回路と
同様である。

さて、このように構成された本考案のキーボード・コン
トローラは次のように動作する。

ＣＰＵ１は、通常、出力ポートＰ20，Ｐ21から列駆動セ
レクト信号“Ｌ”を出力し、キー・スイッチ・マトリク
ス２の各列を選択的にｒ０，ｒ１，ｒ０，…と順次駆動
する。列駆動セレクト信号を出力し列の駆動が整定した
ら、入力ポートＰ10，Ｐ11から入力されるその列に設置
されるキー・スイッチのオンオフ状態を調べる。この動
作を繰り返すことによってキー・スイッチ・マトリクス
２上のオンオフ状態を全て検出することができる。

このとき、ＣＰＵ１はオン状態のキー・スイッチを検出
する度に端子Ｐoutからパルス出力を行なう。カウンタ
３はこのパルス出力をカウントし、ＣＰＵ１の列駆動動
作が一巡した時点で与えられるリセット信号ＲＥＳＥＴ
によってリセットされ、新たにカウント動作可能とな
る。

従って、カウンタ３には、オン状態のキー・スイッチの
個数が保持されることになる。そして、カウンタ値が予
め定めた値、例えば列の数以上になった場合にキャリイ
信号をＣＰＵ１の端子Ｃinへ出力する。

ＣＰＵ１は、このキャリイ信号を入力すると、予め内部
に設定したファームウェアにより、内部バスＢに“Ｈ”
を出力するとともにクロック・パルスＣＬ“Ｈ”とし、
入力ポートＰ10，Ｐ11から“Ｈ”レベルが出力されるよ
うに制御する。

即ち、いずれかの入力ポートにてノイズが発生し、
“Ｌ”レベル出力固定となり、正しいキー・スイッチ操
作を読み出せないと判定し、これらの入出力ポートにつ
き、入力ポートとしての機能を回復させる。

そして、その後、キー・スイッチ・マトリクス２のスキ
ャンを再び開始する。

例えば、過渡的なノイズの影響で行ｃＯが“Ｌ”レベル
となった場合、キー・スイッチｓｗ00，ｓｗ01のオンオ
フ状態にかかわらず、これらのキー・スイッチｓｗ01，
ｓｗ11のオンのようにみえるが、この時点でカウンタ３
からキャリイ信号が出力されることにより、ＣＰＵ１は
ポートＰ10，Ｐ11に一旦“Ｈ”レベルを出力した後にキ
ー・スイッチ・マトリクス２のスキャン開始状態とな
り、新たにキー・スイッチ・マトリクスのスキャン動作
を開始することができる。

尚、この図に示す例では、一定値以上のオン状態のキー
・スイッチをカウントする機能として、外部回路即ちカ
ウンタ３を利用したが、ＣＰＵ１のカウント機能を用い
てソフトウエア的に実現することもできる。

このようにして、本考案のキーボード・コントローラ
は、列駆動セレクト動作中に一定値以上のキー・スイッ
チがオンになったことを検出して、ＣＰＵが入力ポート
に一旦“Ｈ”レベルを出力しスキャン動作開始状態とす
ることによって、ノイズの影響を除くことができる。

＜考案の効果＞本考案のキーボード・コントローラは、１チップ・マイ
クロコンピュータの入出力ポートを用いてキー・スイッ
チ・マトリクスの列を順次駆動して行信号を入力し、オ
ン状態のキー・スイッチの個数をカウントし、カウント
数が一定値以上となるとノイズが発生したとみなし、一
旦行入力ポートに“Ｈ”レベルを出力して再び列駆動動
作を開始するので、過渡的なノイズが発生してもこれに
影響されることなくキー・スイッチのオンオフ状態を検
出でき、円滑な動作を行なうキーボード・コントローラ
を実現することができる。

【図面の簡単な説明】

第１図は本考案を実施したキーボード・コントローラを
表わす図、第２図は汎用の１チップ・マイクロコンピュ
ータの入出力ポートの構成図である。１…中央処理装置ＣＰＵ、２…キー・スイッチ・マトリクス、３…カウンタ。

Claims

【実用新案登録請求の範囲】

【請求項１】内部バス上の信号“Ｌ”をクロック・パル
ス“Ｈ”でラッチしてそのポート出力を“Ｌ”として出
力ポートとなり、前記内部バス上の信号“Ｈ”を前記ク
ロック・パルス“Ｈ”でラッチしてそのポート出力を
“Ｈ”とするとともに入力バッファを有効として入力ポ
ートとなる入出力ポートを少なくとも２個以上備える１
チップ・マイクロコンピュータを用い、前記入出力ポー
トを出力ポートとしてその出力“Ｌ”によりキー・スイ
ッチ・マトリクスの各々の列を選択的に駆動し、前記入
出力ポートを入力ポートとして前記キー・スイッチ・マ
トリクスの各々の行に発生する信号を入力してキー・ス
イッチのオンオフを検出するキーボード・コントローラ
において、前記キー・スイッチ・マトリクスの列駆動動
作中にオン状態の前記キー・スイッチをカウントしカウ
ンタ値が一定値以上になるとキャリイ信号を前記１チッ
プ・マイクロコンピュータに出力するカウンタを設け、
前記１チップ・マイクロコンピュータは、前記キャリイ
信号が与えられたときに前記入力バッファが有効で入力
ポートとなっている入出力ポートに対応する前記内部バ
スに“Ｈ”を与えるとともに前記クロック・パルスを
“Ｈ”とし当該入出力ポートを入力ポートとして列スキ
ャン動作を開始することを特徴とするキーボード・コン
トローラ。