JPH0221801Y2 - - Google Patents
Info
- Publication number
- JPH0221801Y2 JPH0221801Y2 JP12840282U JP12840282U JPH0221801Y2 JP H0221801 Y2 JPH0221801 Y2 JP H0221801Y2 JP 12840282 U JP12840282 U JP 12840282U JP 12840282 U JP12840282 U JP 12840282U JP H0221801 Y2 JPH0221801 Y2 JP H0221801Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- amplifier circuit
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
(イ) 技術分野
本考案は、増幅回路に関するもので、特に出力
信号にヒステリシスを持たせる必要のあるランプ
駆動回路等に使用して好適な増幅回路に関する。
信号にヒステリシスを持たせる必要のあるランプ
駆動回路等に使用して好適な増幅回路に関する。
(ロ) 技術の背景
FMステレオ放送受信機においては、ステレオ
放送受信時とモノラル放送受信時とを区別する為
に、ステレオインジケータが設けられている。こ
のインジケータは、ステレオ放送時に送信される
19KHzのステレオパイロツト信号の存在を検知
し、ランプを点灯させるものであるが、雑音によ
るランプのちらつき等を防止する為、点灯レベル
と消灯レベルとの間にレベル差を設けており、そ
れをヒステリシス特性を有する増幅回路を用いて
達成している。
放送受信時とモノラル放送受信時とを区別する為
に、ステレオインジケータが設けられている。こ
のインジケータは、ステレオ放送時に送信される
19KHzのステレオパイロツト信号の存在を検知
し、ランプを点灯させるものであるが、雑音によ
るランプのちらつき等を防止する為、点灯レベル
と消灯レベルとの間にレベル差を設けており、そ
れをヒステリシス特性を有する増幅回路を用いて
達成している。
(ハ) 考案の要点
本考案は、上述の如きステレオインジケータ等
に利用して好適なヒステリシス特性を有する増幅
回路を提供せんとするもので、入力信号が印加さ
れる入力段差動増幅回路と、その出力信号によつ
て駆動される正帰還型増幅回路とを備え、該正帰
還型増幅回路に流れる電流に応じた一対の出力信
号の関係が所定値になつたとき駆動回路を作動さ
せて駆動信号を発生するとともに、前記正帰還型
増幅回路中に配置されるヒステリシス特性を得る
為の回路配置を駆動して、所定のヒステリシス特
性を得んとするものである。
に利用して好適なヒステリシス特性を有する増幅
回路を提供せんとするもので、入力信号が印加さ
れる入力段差動増幅回路と、その出力信号によつ
て駆動される正帰還型増幅回路とを備え、該正帰
還型増幅回路に流れる電流に応じた一対の出力信
号の関係が所定値になつたとき駆動回路を作動さ
せて駆動信号を発生するとともに、前記正帰還型
増幅回路中に配置されるヒステリシス特性を得る
為の回路配置を駆動して、所定のヒステリシス特
性を得んとするものである。
(ニ) 実施例
第１図は本考案の一実施例を示すもので、１は
ベースに入力信号が印加されるPNP型の第１及
び第２トランジスタ２及び３から成る入力段差動
増幅回路、４は前記第１トランジスタ２のコレク
タとアースとの間に接続された第１ダイオード、
５は前記第２トランジスタ３のコレクタとアース
との間に接続された第２ダイオード、６は前記第
１ダイオード４と電流ミラー関係に接続され、コ
レクタが前記第２トランジスタ３のコレクタに、
エミツタが第１抵抗７を介してアースにそれぞれ
接続された第３トランジスタ８と、前記第２ダイ
オード５と電流ミラー関係に接続され、コレクタ
が前記第１トランジスタ２のコレクタに、エミツ
タが直列接続された第２及び第３抵抗９及び１０
を介してアースにそれぞれ接続された第４トラン
ジスタ１１とによつて構成される正帰還型増幅回
路、１２は前記第１ダイオード４と電流ミラー関
係に接続された第１出力トランジスタ、１３は該
第１出力トランジスタ１２に流れる電流を反転さ
せる為のダイオード１４とトランジスタ１５とか
ら成る電流ミラー回路、１６は前記第２ダイオー
ド５と電流ミラー関係に接続された第２出力トラ
ンジスタ、１７及び１８は前記電流ミラー回路１
３の出力電流と、前記第２出力トランジスタ１６
のコレクタ電流との差電流に応じてオンする第１
及び第２駆動トランジスタ、１９はランプ等を駆
動する為の駆動信号を得る為の出力端子、及び２
０は前記出力端子１９に得られる信号に応じてオ
ンし、前記第３抵抗１０を短絡する為の制御トラ
ンジスタである。
ベースに入力信号が印加されるPNP型の第１及
び第２トランジスタ２及び３から成る入力段差動
増幅回路、４は前記第１トランジスタ２のコレク
タとアースとの間に接続された第１ダイオード、
５は前記第２トランジスタ３のコレクタとアース
との間に接続された第２ダイオード、６は前記第
１ダイオード４と電流ミラー関係に接続され、コ
レクタが前記第２トランジスタ３のコレクタに、
エミツタが第１抵抗７を介してアースにそれぞれ
接続された第３トランジスタ８と、前記第２ダイ
オード５と電流ミラー関係に接続され、コレクタ
が前記第１トランジスタ２のコレクタに、エミツ
タが直列接続された第２及び第３抵抗９及び１０
を介してアースにそれぞれ接続された第４トラン
ジスタ１１とによつて構成される正帰還型増幅回
路、１２は前記第１ダイオード４と電流ミラー関
係に接続された第１出力トランジスタ、１３は該
第１出力トランジスタ１２に流れる電流を反転さ
せる為のダイオード１４とトランジスタ１５とか
ら成る電流ミラー回路、１６は前記第２ダイオー
ド５と電流ミラー関係に接続された第２出力トラ
ンジスタ、１７及び１８は前記電流ミラー回路１
３の出力電流と、前記第２出力トランジスタ１６
のコレクタ電流との差電流に応じてオンする第１
及び第２駆動トランジスタ、１９はランプ等を駆
動する為の駆動信号を得る為の出力端子、及び２
０は前記出力端子１９に得られる信号に応じてオ
ンし、前記第３抵抗１０を短絡する為の制御トラ
ンジスタである。
次に動作を説明する。いま、入力端子２１及び
２２に入力信号が印加されていず、定電流源２３
に流れる電流をI0とすれば、第１及び第２トラン
ジスタ２及び３のコレクタ電流は等しくI0／２とな る。また、その時の第３トランジスタ８のコレク
タ電流をI1、第４トランジスタ１１のコレクタ電
流をI2とすれば、第１乃至第３抵抗７乃至１０
（抵抗値を順にR1，R2，R3とする）の値をR1＜
（R2＋R3）と定めることにより、I1＞I2とするこ
とが出来る。ところで、第１ダイオード４に流れ
る電流ID1は、I0／２−I2となり、第２ダイオード５ に流れる電流ID2はI0／２−I1となるから、第１ダイ オード４と第１出力トランジスタ１２とのミラー
比、第２ダイオード５と第２出力トランジスタ１
６とのミラー比、及び電流ミラー回路１３のミラ
ー比を１とすれば、電流ミラー回路１３のトラン
ジスタ１５のコレクタ電流ICはI0／２−I2となり、 第１駆動トランジスタ１７のベース電流IBは、 IB＝ID2−IC＝I2−I1 ……(1) となる。しかして、先に定めた如く、I1とI2との
間にはI1＞I2の関係があるから、前記IBは負とな
り、その結果PNP型の第１駆動トランジスタ１
７はオンしない。従つて、第２駆動トランジスタ
１８もオンせず、出力端子１９に出力信号が発生
しない。
２２に入力信号が印加されていず、定電流源２３
に流れる電流をI0とすれば、第１及び第２トラン
ジスタ２及び３のコレクタ電流は等しくI0／２とな る。また、その時の第３トランジスタ８のコレク
タ電流をI1、第４トランジスタ１１のコレクタ電
流をI2とすれば、第１乃至第３抵抗７乃至１０
（抵抗値を順にR1，R2，R3とする）の値をR1＜
（R2＋R3）と定めることにより、I1＞I2とするこ
とが出来る。ところで、第１ダイオード４に流れ
る電流ID1は、I0／２−I2となり、第２ダイオード５ に流れる電流ID2はI0／２−I1となるから、第１ダイ オード４と第１出力トランジスタ１２とのミラー
比、第２ダイオード５と第２出力トランジスタ１
６とのミラー比、及び電流ミラー回路１３のミラ
ー比を１とすれば、電流ミラー回路１３のトラン
ジスタ１５のコレクタ電流ICはI0／２−I2となり、 第１駆動トランジスタ１７のベース電流IBは、 IB＝ID2−IC＝I2−I1 ……(1) となる。しかして、先に定めた如く、I1とI2との
間にはI1＞I2の関係があるから、前記IBは負とな
り、その結果PNP型の第１駆動トランジスタ１
７はオンしない。従つて、第２駆動トランジスタ
１８もオンせず、出力端子１９に出力信号が発生
しない。
次に、入力端子２１側が正となる極性で、入力
端子２１及び２２に△Ｖの入力信号が印加された
とする。すると、前記入力信号に応じて、第１ト
ランジスタ２のコレクタ電流が減少し、第２トラ
ンジスタ３のコレクタ電流が増大する。しかし
て、第２トランジスタ３のコレクタ電流の増大
は、第２ダイオード５に流れる電流の増大及び第
４トランジスタ１１のコレクタ電流の増大を招
き、第１トランジスタ２のコレクタ電流の減少
は、第１ダイオード４に流れる電流の減少及び第
３トランジスタ８のコレクタ電流の減少を招く。
更に、第４トランジスタ１１のコレクタ電流の増
大は、第１ダイオード４に流れる電流の一層の減
少、第３トランジスタ８のコレクタ電流の一層の
減少、第２ダイオード５に流れる電流の一層の増
大、第４トランジスタ１１のコレクタ電流の一層
の増大という正帰還作用が働く為、最終的に第１
ダイオード４に流れる電流は、入力信号に応じて
I0／２−I2−△Ｉとなり、第２ダイオード５に流れ る電流は、I0／２−I1＋△Ｉとなる。尚、回路が発 振せず所定の利得を持つようにする為には、第１
ダイオード４と第３トランジスタ８との電流ミラ
ー比及び第２ダイオード５と第４トランジスタ１
１との電流ミラー比を１以下に設定しなければな
らない。
端子２１及び２２に△Ｖの入力信号が印加された
とする。すると、前記入力信号に応じて、第１ト
ランジスタ２のコレクタ電流が減少し、第２トラ
ンジスタ３のコレクタ電流が増大する。しかし
て、第２トランジスタ３のコレクタ電流の増大
は、第２ダイオード５に流れる電流の増大及び第
４トランジスタ１１のコレクタ電流の増大を招
き、第１トランジスタ２のコレクタ電流の減少
は、第１ダイオード４に流れる電流の減少及び第
３トランジスタ８のコレクタ電流の減少を招く。
更に、第４トランジスタ１１のコレクタ電流の増
大は、第１ダイオード４に流れる電流の一層の減
少、第３トランジスタ８のコレクタ電流の一層の
減少、第２ダイオード５に流れる電流の一層の増
大、第４トランジスタ１１のコレクタ電流の一層
の増大という正帰還作用が働く為、最終的に第１
ダイオード４に流れる電流は、入力信号に応じて
I0／２−I2−△Ｉとなり、第２ダイオード５に流れ る電流は、I0／２−I1＋△Ｉとなる。尚、回路が発 振せず所定の利得を持つようにする為には、第１
ダイオード４と第３トランジスタ８との電流ミラ
ー比及び第２ダイオード５と第４トランジスタ１
１との電流ミラー比を１以下に設定しなければな
らない。
第１ダイオード４に流れる電流がI0／２−I2−△
Ｉとなり、第２ダイオード５に流れる電流がI0／２
−I1＋△Ｉとなると、前記第(1)式に基き第１駆動
トランジスタ１７のベース電流は、 IB＝I2−I1＋２△Ｉ ……(2) となる。そして、第(2)式において、△Ｉが大と
なりIBが正となると、第１駆動トランジスタ１７
がオンし始め、それに応じて第２駆動トランジス
タ１８もオンする。従つて、出力端子１９に出力
信号が発生し、負荷となるランプ（図示せず）が
点灯する。
トランジスタ１７のベース電流は、 IB＝I2−I1＋２△Ｉ ……(2) となる。そして、第(2)式において、△Ｉが大と
なりIBが正となると、第１駆動トランジスタ１７
がオンし始め、それに応じて第２駆動トランジス
タ１８もオンする。従つて、出力端子１９に出力
信号が発生し、負荷となるランプ（図示せず）が
点灯する。
第１駆動トランジスタ１７がオンするレベル、
すなわち、ランプの点灯レベルは、第１ダイオー
ド４と第３トランジスタ８との電流ミラー比、及
び第２ダイオード５と第４トランジスタ１１との
電流ミラー比によつて定まるが、第１ダイオード
４と第３トランジスタ８の面積比及び第２ダイオ
ード５と第４トランジスタ１１の面積比を１とす
れば、結局前記点灯レベルは、第１抵抗７と、直
列接続された第２及び第３抵抗９及び１０との比
R2＋R3／R1で決定される。しかして、前記比 R2＋R3／R1が小さいほど点灯レベルは低くなり、大 きいほど高くなる。
すなわち、ランプの点灯レベルは、第１ダイオー
ド４と第３トランジスタ８との電流ミラー比、及
び第２ダイオード５と第４トランジスタ１１との
電流ミラー比によつて定まるが、第１ダイオード
４と第３トランジスタ８の面積比及び第２ダイオ
ード５と第４トランジスタ１１の面積比を１とす
れば、結局前記点灯レベルは、第１抵抗７と、直
列接続された第２及び第３抵抗９及び１０との比
R2＋R3／R1で決定される。しかして、前記比 R2＋R3／R1が小さいほど点灯レベルは低くなり、大 きいほど高くなる。
第１及び第２駆動トランジスタ１７及び１８が
オンとなり、出力端子１９に出力信号が発生する
と同時に、制御トランジスタ２０がオンとなり、
第３抵抗１０を短絡する。前記第３抵抗１０が短
絡されると、第１駆動トランジスタ１７がオフす
るレベル、すなわちランプの消灯レベルは、前記
点灯レベルよりも低い所定の値となり、それは第
１抵抗７と第２抵抗９との比R2／R1によつて決ま る。従つて、前記点灯レベルと前記消灯レベルと
のレベル差がヒステリシスとなり、第１乃至第３
抵抗７乃至１０の値を定めることにより、ヒステ
リシスの巾が設定されることになる。
オンとなり、出力端子１９に出力信号が発生する
と同時に、制御トランジスタ２０がオンとなり、
第３抵抗１０を短絡する。前記第３抵抗１０が短
絡されると、第１駆動トランジスタ１７がオフす
るレベル、すなわちランプの消灯レベルは、前記
点灯レベルよりも低い所定の値となり、それは第
１抵抗７と第２抵抗９との比R2／R1によつて決ま る。従つて、前記点灯レベルと前記消灯レベルと
のレベル差がヒステリシスとなり、第１乃至第３
抵抗７乃至１０の値を定めることにより、ヒステ
リシスの巾が設定されることになる。
第１図の増幅回路を、FMステレオ放送受信機
のステレオインジケータに用いた場合、第１乃至
第３抵抗７乃至１０の値を、それぞれ10KΩ、
12KΩ、及び4.3KΩに設定したら、雑音等により
誤動作せず、正確なステレオ表示を行いうるイン
ジケータを作成出来た。
のステレオインジケータに用いた場合、第１乃至
第３抵抗７乃至１０の値を、それぞれ10KΩ、
12KΩ、及び4.3KΩに設定したら、雑音等により
誤動作せず、正確なステレオ表示を行いうるイン
ジケータを作成出来た。
第２図は、本考案の増幅回路のヒステリシス特
性を示すもので、入力信号が増大していきV1に
なつたとき出力信号が発生し、入力信号が減少し
ていき前記V1よりも小さなV2になつたとき出力
信号が停止することを示している。そして、第１
抵抗７と第２及び第３抵抗９及び１０との比
R2＋R3／R1を大とすれば、V1は図中右方向に移動 し、小とすれば左方向に移動する。また、第１抵
抗７と第２抵抗９との比R2／R1を大とすれば、V2は 図中右方向に移動し、小とすれば左方向に移動す
る。
性を示すもので、入力信号が増大していきV1に
なつたとき出力信号が発生し、入力信号が減少し
ていき前記V1よりも小さなV2になつたとき出力
信号が停止することを示している。そして、第１
抵抗７と第２及び第３抵抗９及び１０との比
R2＋R3／R1を大とすれば、V1は図中右方向に移動 し、小とすれば左方向に移動する。また、第１抵
抗７と第２抵抗９との比R2／R1を大とすれば、V2は 図中右方向に移動し、小とすれば左方向に移動す
る。
従つて、第１図において、第１乃至第３抵抗７
乃至１０の値を設定するだけで、所望のヒステリ
シス特性を得ることが出来る。
乃至１０の値を設定するだけで、所望のヒステリ
シス特性を得ることが出来る。
(ホ) 効果
以上述べた如く、本考案に依れば、抵抗比の設
定のみにより所望のヒステリシス特性を得ること
が出来るので、応用範囲の広いヒステリシス特性
を有する増幅回路を提供出来る。また、入力段差
動増幅回路のコレクタバイアスを等しく出来るの
で、入力オフセツトが小さくなり、第１乃至第３
抵抗の値に大きな差を設ける必要が無いので、抵
抗比が集積回路化した場合でもあまりずれないの
で、集積回路化の容易な増幅回路を提供出来ると
いう利点を有する。
定のみにより所望のヒステリシス特性を得ること
が出来るので、応用範囲の広いヒステリシス特性
を有する増幅回路を提供出来る。また、入力段差
動増幅回路のコレクタバイアスを等しく出来るの
で、入力オフセツトが小さくなり、第１乃至第３
抵抗の値に大きな差を設ける必要が無いので、抵
抗比が集積回路化した場合でもあまりずれないの
で、集積回路化の容易な増幅回路を提供出来ると
いう利点を有する。
第１図は、本考案の一実施例を示す回路図、及
び第２図はその特性図である。 主な図番の説明、１……入力段差動増幅回路、
４，５……ダイオード、６……正帰還型差動増幅
回路、７，９，１０……抵抗、１７，１８……駆
動トランジスタ、２０……制御トランジスタ。
び第２図はその特性図である。 主な図番の説明、１……入力段差動増幅回路、
４，５……ダイオード、６……正帰還型差動増幅
回路、７，９，１０……抵抗、１７，１８……駆
動トランジスタ、２０……制御トランジスタ。
Claims (1)
- 入力段差動増幅回路と、該入力段差動増幅回路
の出力信号によつて駆動され、一方のトランジス
タのコレクタが他方のトランジスタのベースに接
続される一対のトランジスタから成る正帰還型増
幅回路と、該正帰還型増幅回路の一方のトランジ
スタと電流ミラー関係に接続される第１ダイオー
ドと、該第１ダイオードに流れる電流に応じた出
力電流を発生する第１出力回路と、前記正帰還型
増幅回路の他方のトランジスタと電流ミラー関係
に接続される第２ダイオードと、該第２ダイオー
ドに流れる電流に応じた出力電流を発生する第２
出力回路と、前記第１及び第２出力回路の出力電
流の差に応じてオンする駆動トランジスタと、該
駆動トランジスタの動作に応じてオンする制御ト
ランジスタと、前記正帰還型増幅回路の一方のト
ランジスタのエミツタに接続された第１抵抗と、
他方のトランジスタのエミツタに直列接続された
第２及び第３抵抗とから成り、入力段差動増幅回
路に印加される所定レベル以上の入力信号に応じ
て駆動トランジスタがオンし、制御トランジスタ
がオンして前記第３抵抗を短絡し、前記第１乃至
第３抵抗の値によつて定まる所定のヒステリシス
特性を持つようにしたことを特徴とする増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12840282U JPS5933332U (ja) | 1982-08-24 | 1982-08-24 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12840282U JPS5933332U (ja) | 1982-08-24 | 1982-08-24 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5933332U JPS5933332U (ja) | 1984-03-01 |
| JPH0221801Y2 true JPH0221801Y2 (ja) | 1990-06-12 |
Family
ID=30291298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12840282U Granted JPS5933332U (ja) | 1982-08-24 | 1982-08-24 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933332U (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH036218Y2 (ja) * | 1985-10-08 | 1991-02-18 | ||
| JP2572974B2 (ja) * | 1986-10-17 | 1997-01-16 | 三洋電機株式会社 | 駆動回路 |
| JP2645596B2 (ja) * | 1989-08-05 | 1997-08-25 | 三菱電機株式会社 | 電圧検出回路 |
-
1982
- 1982-08-24 JP JP12840282U patent/JPS5933332U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5933332U (ja) | 1984-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3700921A (en) | Controlled hysteresis trigger circuit | |
| JPH0221801Y2 (ja) | ||
| JPS6234295B2 (ja) | ||
| US4485351A (en) | Circuit for deriving of signals and counter cycle signals from one sided input signal | |
| JPS58138111A (ja) | 差動検出回路 | |
| US4737696A (en) | Actuator drive circuit | |
| JPH02244804A (ja) | 負荷接続状態検出回路 | |
| US5075567A (en) | Electronic switch circuit | |
| JPH0145766B2 (ja) | ||
| JPS63219223A (ja) | 駆動回路 | |
| US4410814A (en) | Signal buffer circuit in an integrated circuit for applying an output signal to a connecting terminal thereof | |
| JPH0671176B2 (ja) | 出力回路 | |
| JPS6218979Y2 (ja) | ||
| JPS6324663Y2 (ja) | ||
| JP2656297B2 (ja) | ウインド回路 | |
| JPS6334378Y2 (ja) | ||
| JPH0666648B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0586083B2 (ja) | ||
| JP2752103B2 (ja) | 受信表示回路 | |
| JPS5929415Y2 (ja) | 自動切換回路 | |
| JP2512153B2 (ja) | 同期信号分離装置 | |
| JPH0122256Y2 (ja) | ||
| SU836761A1 (ru) | Транзисторный усилитель | |
| JPH0448011Y2 (ja) | ||
| JPH0767072B2 (ja) | スイッチ回路 |