JPH02218123A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02218123A
JPH02218123A JP3863989A JP3863989A JPH02218123A JP H02218123 A JPH02218123 A JP H02218123A JP 3863989 A JP3863989 A JP 3863989A JP 3863989 A JP3863989 A JP 3863989A JP H02218123 A JPH02218123 A JP H02218123A
Authority
JP
Japan
Prior art keywords
implantation
crystal
degree
semiconductor device
damage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3863989A
Other languages
English (en)
Inventor
Morio Inoue
井上 森雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP3863989A priority Critical patent/JPH02218123A/ja
Publication of JPH02218123A publication Critical patent/JPH02218123A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置を製造するための不純物のイオン注
入の方法に関する。
従来の技術 従来この種のイオン注入技術としては、イオン発生源か
らのイオンを質量分析系で選別し、20〜200KeV
の高電圧で加速して、半導体結晶中に注入して半導体結
晶の格子位置を不純物イオンで置換する方法が一般的で
ある。このイオン注入の際に結晶の表面はイオン衝撃で
損傷を受け、いわゆるアモルファス(非晶質)層が形成
され、不純物は電気的にも不活性である。しかし、注入
後の数100℃のアニール処理によって結晶性は回復し
、注入された不純物は結晶格子位置に落ちついて、電気
的にも活性化される。
発明が解決しようとする課題 このような半導体製造におけるイオン注入は、注入によ
る損傷(アモルファス層)形成とアニールによる結晶性
の回復が重要な問題となっている。一般に強度の損傷に
よってアモルファス化が起った時、もしくは非常に軽度
の損傷のときには、結晶性は回復するが、中度の損傷の
ときは、回復しない。したがって、注入工程では、アモ
ルファス化の程度の測定が非常に重要である。ところが
、アモルファス化度の測定には簡便な方法がなく、得ら
れた半導体デバイスの特性からイオン注入条件の良否を
大まかに判定するしかなかった。そのためにイオン注入
条件そのものを最適化しにくいという問題があった。
本発明はこのような問題点を解決するもので、注入によ
る損傷を完全に回復させるためのアモルファス化の度合
の測定にもとすいたイオン注入の方法を提供するもので
ある。
課題を解決するための手段 課題を解決するために本発明は、注入による結晶の損傷
とくにアモルファス化度を正確に測定し、アニールによ
る結晶の完全な回復のためのイオン注入方法を提供する
。具体的にはラマン散乱法による非結晶性(アモルファ
ス化度)が20%を超過しないように不純物のイオン注
入を行い処理する半導体装置の製造方法である。そして
、このようなアモルファス化20%以下のイオン注入゛
とアニールを繰り返す。
作用 この方法により、イオン注入を行なうと、非結晶性が2
0%以下なので、アニール処理での結晶性の回復が完全
であり、得られる半導体装置の電気特性は結晶欠陥によ
る耐圧特性やリーク電流などが著しく減小でき、優れた
半導体装置が得られる。
実施例 Si結晶(100)面に不純物としてリンを注入し、イ
オン注入量とアモルファス化度を求めると第1図のよう
になる。ここでアモルファス化度はラマン散乱法によっ
て測定し、もとの結晶を0%とし、注入量を増大して完
全にアモルファス化した場合を100%に規格化しであ
る。第1図のようにリンイオンをイオン電流0 、3 
m A 、加速電圧100KeVの標準的な方法注入す
ると、1013〜1016c12の注入量で損傷が0〜
100%に変化する。この図で斜線部分が、アニール処
理によって結晶性が完全に回復する領域でアモルファス
化度O〜20%に相当する。したがって、B点で図示す
るような6XIO”c−−2のイオン注入量に対しては
、標準的な注入法では、アモルファス化度が40%であ
り、600℃のアニールをしても結晶性は回復しない。
ところが、注入量が2 X 10 ”cm−2であるA
点は、結晶性回復領域にあるので、直後のアニールで容
易に結晶性が回復できる。実験によって、A点での注入
とアニールを3回繰り返して、B点と同じ注入量6 X
 10 ”cm−’が得られ、しかも結晶性は完全に回
復することが確かめられた。アモルファス化度への゛イ
オン条件に関連した条件の影響を調べると、注入時のビ
ーム電流密度のほか、加速電圧、ビーム径、イオン走査
方式、注入基板の温度、イオン注入の角度などによって
、アモルファス化の程度は大幅に変化することがわかっ
た。したがってイオン注入する際の個々の条件について
、ラマン散乱法によって正確にアモルファス化度を測定
し、結晶性が必ず回復する範囲でイオン注入しなければ
ならないことになる。
要するに、望ましいイオン注入を行うためには、所定の
イオン注入することと、ラマン散乱法によりアモルファ
ス化度を測定して、結晶性の回復可能なアモルファス化
度20%以下での注入とアニールが重要な点である。ア
モルファス化度はSi結晶の場合、0〜20%の領域が
、結晶の回復に好都合であるが、さらに望ましくは0〜
15%が良い。
発明の効果 以上のように本発明によれば、イオン注入工程での結晶
性の回復が完全になり、半導体装置の結晶欠陥によるリ
ーク電流や耐圧不良が防止できるので半導体メモリー特
性や固体イメージ素子特性が著しく向上する。
【図面の簡単な説明】
第1図は本発明の詳細な説明図である。

Claims (4)

    【特許請求の範囲】
  1. (1)注入損傷によるアモルファス化度が20%以下に
    なるよう半導体基板に不純物のイオン注入し処理を行な
    うことを特徴とする半導体装置の製造方法。
  2. (2)ラマン散乱法による結晶−非晶質の程度を示す規
    格化強度で示した値で、0〜20%とすることを特徴と
    する特許請求の範囲第1項記載の半導体装置の製造方法
  3. (3)処理が注入後または注入と同時のアニールである
    ことを特徴とする特許請求の範囲第1項記載の半導体装
    置の製造方法
  4. (4)不純物のイオン注入と処理をそれぞれ複数回繰り
    返すことを特徴とする特許請求の範囲第1項記載の半導
    体装置の製造方法。
JP3863989A 1989-02-17 1989-02-17 半導体装置の製造方法 Pending JPH02218123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3863989A JPH02218123A (ja) 1989-02-17 1989-02-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3863989A JPH02218123A (ja) 1989-02-17 1989-02-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02218123A true JPH02218123A (ja) 1990-08-30

Family

ID=12530812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3863989A Pending JPH02218123A (ja) 1989-02-17 1989-02-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02218123A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005533384A (ja) * 2002-07-18 2005-11-04 コミツサリア タ レネルジー アトミーク 電気的に活性な薄膜を移送するための方法
JP2009535850A (ja) * 2006-05-04 2009-10-01 インターナショナル・ビジネス・マシーンズ・コーポレーション insituまたはexsitu熱処理と組み合わされた改良型電界効果トランジスタ向けのイオン注入(FETデバイスを製造する方法およびFETデバイス)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005533384A (ja) * 2002-07-18 2005-11-04 コミツサリア タ レネルジー アトミーク 電気的に活性な薄膜を移送するための方法
JP2009535850A (ja) * 2006-05-04 2009-10-01 インターナショナル・ビジネス・マシーンズ・コーポレーション insituまたはexsitu熱処理と組み合わされた改良型電界効果トランジスタ向けのイオン注入(FETデバイスを製造する方法およびFETデバイス)

Similar Documents

Publication Publication Date Title
KR20070100119A (ko) Simox 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진simox 웨이퍼
DE112016005749T5 (de) Verfahren zum Produzieren eines Halbleiterepitaxialwafers und Verfahren zum Produzieren einer Festkörperbildgebungsvorrichtung
KR100199125B1 (ko) 반도체 기판의 제조방법 및 그 제조장치
KR20050092053A (ko) 검사 방법, 해석편의 제작 방법, 해석 방법, 해석 장치,soi 웨이퍼의 제조 방법, 및 soi 웨이퍼
JP2755214B2 (ja) 半導体薄膜の形成方法
CN111902911B (zh) 半导体外延晶片的制造方法以及半导体器件的制造方法
JPH02218122A (ja) 半導体装置の製造方法
JPH026222B2 (ja)
KR100671159B1 (ko) 디스크방식 임플란트 공정에서 이온빔에 대한 반도체웨이퍼의 배치 방법
US7112850B2 (en) Non-volatile memory device with a polarizable layer
JPH0637163A (ja) イオン注入評価法
JP2000121521A (ja) 透過型電子顕微鏡用半導体試料およびその製造方法
JP2536472B2 (ja) 多結晶半導体膜の固相成長方法
WO2016166930A1 (ja) 半導体装置の製造方法及び半導体装置の評価方法
CN1072390C (zh) 在半导体基底上进行离子注入的方法
US8030183B2 (en) Method for reducing crystal defect of SIMOX wafer and SIMOX wafer
CN121089636B (zh) 一种测量栅氧化层厚度的方法
JPS5897863A (ja) 半導体装置の製造方法
JP2002012496A (ja) シリコンエピタキシャルウエーハ及びその製造方法
JP7088239B2 (ja) エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法
JPS58151020A (ja) 半導体装置の製造方法
JP2007173328A (ja) 半導体基板、その製造方法、半導体デバイスおよびその製造方法
JPH03201440A (ja) 半導体基板の裏面歪形成方法
Shirai et al. Effect of oxidation‐induced stacking faults on dielectric breakdown characteristics of thermal silicon dioxide
JPH0574782A (ja) シリコン基板の製造方法