JPH02218206A - 電力増幅用ｉｃ - Google Patents
電力増幅用ｉｃInfo
- Publication number
- JPH02218206A JPH02218206A JP1039811A JP3981189A JPH02218206A JP H02218206 A JPH02218206 A JP H02218206A JP 1039811 A JP1039811 A JP 1039811A JP 3981189 A JP3981189 A JP 3981189A JP H02218206 A JPH02218206 A JP H02218206A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- btl
- gain
- terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は電力増幅用ＩＣ（集積回路）に関するもので、
特にオーディオ用に使用されるものである。
特にオーディオ用に使用されるものである。
（従来の技術）
従来より電力増幅用ＩＣにおいては、デュアル（Ｄｕａ
ｌ）接続方式及びＢ Ｔ Ｌ （ＢａｌａｎｃｅｄＴｒ
ａｎｓｆｏｒｍｅｒ Ｌｅｓｓ）接続方式のいずれの使
用も可能である。しかしながら帰還回路用の抵抗は、少
くともＢＴＬ接続においては外付けされている。
ｌ）接続方式及びＢ Ｔ Ｌ （ＢａｌａｎｃｅｄＴｒ
ａｎｓｆｏｒｍｅｒ Ｌｅｓｓ）接続方式のいずれの使
用も可能である。しかしながら帰還回路用の抵抗は、少
くともＢＴＬ接続においては外付けされている。
第３図はデュアル接続、第４図はＢＴＬ接続の具体例で
あり、１は入力信号源、２は電力増幅用ＩＣ部、３，４
は増幅器（オペアンプ）、５は負荷である。またＲＦ
ｒ Ｒ９、ＲＥ ｒ ＲＡ ｒ ＲＢは利得を決める抵
抗であるが、第２図のＢＴＬ接続例ではＲＥ、ＲＡ、Ｒ
Ｂが外付けとなっている。
あり、１は入力信号源、２は電力増幅用ＩＣ部、３，４
は増幅器（オペアンプ）、５は負荷である。またＲＦ
ｒ Ｒ９、ＲＥ ｒ ＲＡ ｒ ＲＢは利得を決める抵
抗であるが、第２図のＢＴＬ接続例ではＲＥ、ＲＡ、Ｒ
Ｂが外付けとなっている。
（発明が解決しようとする課題）
上記のように従来の電力増幅用ＩＣは、特にＢＴＬ接続
では外付は抵抗を必要とするため、閉ループ電圧利得（
以下利得という）が、電力増幅用１０部２内の抵抗ＲＦ
、Ｒ８と外付は抵抗Ｒ５゜ＲＡ ＋ ＲＢの比関係で決
定されるため、どちらか一方のばらつきにより利得がば
らついてしまう欠点がある。またデュアル接続とＢＴＬ
接続は回路構成が異なるため、これらは使用に応じて使
い分けしなければならず、設計、製作、使用等に手間を
要する。
では外付は抵抗を必要とするため、閉ループ電圧利得（
以下利得という）が、電力増幅用１０部２内の抵抗ＲＦ
、Ｒ８と外付は抵抗Ｒ５゜ＲＡ ＋ ＲＢの比関係で決
定されるため、どちらか一方のばらつきにより利得がば
らついてしまう欠点がある。またデュアル接続とＢＴＬ
接続は回路構成が異なるため、これらは使用に応じて使
い分けしなければならず、設計、製作、使用等に手間を
要する。
そこで本発明の目的は、デュアル接続、ＢＴＬ接続いず
れの使用状態においても、利得のばらつきが少くかつＩ
Ｃ設計、製作が容易な電力増幅用ＩＣを提供することに
ある。
れの使用状態においても、利得のばらつきが少くかつＩ
Ｃ設計、製作が容易な電力増幅用ＩＣを提供することに
ある。
（課題を解決するための手段と作用）
本発明は、
ＢＴＬ接続で利得を決める各抵抗と増幅器を同一チップ
内に形成し、デュアル接続とする場合は前記各抵抗の一
部を不使用状態におき、ＢＴＬ接続とする場合は前記各
抵抗を使用してなり、前記デュアル接続、ＢＴＬ接続間
の使用切り換えは、スイッチ切り換え、配線の有無を選
択的に用いることで行なうことを特徴とする電力増幅用
ＩＣである。
内に形成し、デュアル接続とする場合は前記各抵抗の一
部を不使用状態におき、ＢＴＬ接続とする場合は前記各
抵抗を使用してなり、前記デュアル接続、ＢＴＬ接続間
の使用切り換えは、スイッチ切り換え、配線の有無を選
択的に用いることで行なうことを特徴とする電力増幅用
ＩＣである。
即ち本発明は、ＩＣ製造においては該ＩＣの各抵抗値間
の比を一定化することは容易であることから、増幅器の
利得を決める各抵抗を同一チップ内に形成する。またデ
ュアル接続とＢＴＬ接続は、一部構成が類似しているこ
とから、利得を決める各抵抗をＢＴＬ接続方式側に統一
しておき、デュアル接続、ＢＴＬ接続の選択を、スイッ
チの切り換え、配線の有無等で行なうようにしたもので
ある。
の比を一定化することは容易であることから、増幅器の
利得を決める各抵抗を同一チップ内に形成する。またデ
ュアル接続とＢＴＬ接続は、一部構成が類似しているこ
とから、利得を決める各抵抗をＢＴＬ接続方式側に統一
しておき、デュアル接続、ＢＴＬ接続の選択を、スイッ
チの切り換え、配線の有無等で行なうようにしたもので
ある。
（実施例）
以下図面を参照して本発明の詳細な説明する。第１図、
第２図は同実施例の回路図であるが、これらは第３図、
第４図のものと対応させた場合の例であるから、対応個
所には同一符号を付して説明を省略し、特徴とする点の
説明を行なう。第１図、第２図において１１１〜１１９
はＩＣチップ２の外部導出端子、１２はスイッチ、ａ、
ｂはその固定接点である。
第２図は同実施例の回路図であるが、これらは第３図、
第４図のものと対応させた場合の例であるから、対応個
所には同一符号を付して説明を省略し、特徴とする点の
説明を行なう。第１図、第２図において１１１〜１１９
はＩＣチップ２の外部導出端子、１２はスイッチ、ａ、
ｂはその固定接点である。
第１図はデュアル接続例であり、端子１１２につながる
抵抗ＲＥは、端子１１３を通る配線で短絡されており、
また端子１１４はフローティングとなっている。従って
入力信号源１からの信号は、増幅用ＩＣ部２の増幅器３
，４によりそれぞれ増幅され、負荷５へ送られる。この
ときの利得ＧＶ、は・ で決定される。
抵抗ＲＥは、端子１１３を通る配線で短絡されており、
また端子１１４はフローティングとなっている。従って
入力信号源１からの信号は、増幅用ＩＣ部２の増幅器３
，４によりそれぞれ増幅され、負荷５へ送られる。この
ときの利得ＧＶ、は・ で決定される。
第２図はＢＴＬ接続接続高り、ここでスイッチ１２が固
定接点す側にあれば、端子１１２につながる抵抗ＲＥは
使用状態にある。また端子１１４と１１５は配線でショ
ートされており、この糸路は使用状態にある。従って入
力信号源１から３の信号は、増幅用ＩＣ部２の増幅器３
と４で増幅され、負荷５へ送られる。このときの利得Ｇ
ｖ２はで決定される。
定接点す側にあれば、端子１１２につながる抵抗ＲＥは
使用状態にある。また端子１１４と１１５は配線でショ
ートされており、この糸路は使用状態にある。従って入
力信号源１から３の信号は、増幅用ＩＣ部２の増幅器３
と４で増幅され、負荷５へ送られる。このときの利得Ｇ
ｖ２はで決定される。
第１図、第２図のように、帰還回路の抵抗ＲＡ。
ＲＢ ＋ ＲＥ 、Ｒ９＋ ＲＦを全て開−ＩＣ部２内
に内蔵させることにより、利得Ｇ■１は、（１）式より
ｒＲｐ ＋Ｒ８ＪとＲ５の抵抗比率で決まり、利得ＧＶ
２は、（２）式よりｒＲ３＋ＲＥ 十Ｒｐ ＪとｒＲｓ
＋ＲＥＪの抵抗比率、及びｒ （ＲＡ＋Ｒｓ ）（ＲＥ
＋ ＲＳ＋ ＲＡ ／ Ｒ８） Ｊと「ＲＢ−ＲＦ」
の抵抗比率で決まる。ところでＩＣのように同一条件下
でつくられた各抵抗の値は、それぞれ同じようにばらつ
くから、相対的に上記各抵抗比率のばらつきは相殺され
、従って上記利得Ｇｖｌ。
に内蔵させることにより、利得Ｇ■１は、（１）式より
ｒＲｐ ＋Ｒ８ＪとＲ５の抵抗比率で決まり、利得ＧＶ
２は、（２）式よりｒＲ３＋ＲＥ 十Ｒｐ ＪとｒＲｓ
＋ＲＥＪの抵抗比率、及びｒ （ＲＡ＋Ｒｓ ）（ＲＥ
＋ ＲＳ＋ ＲＡ ／ Ｒ８） Ｊと「ＲＢ−ＲＦ」
の抵抗比率で決まる。ところでＩＣのように同一条件下
でつくられた各抵抗の値は、それぞれ同じようにばらつ
くから、相対的に上記各抵抗比率のばらつきは相殺され
、従って上記利得Ｇｖｌ。
ＧＶ２は一定化される。
換言すれば、前記従来例の如く帰還回路の抵抗ＲＥ、Ｒ
Ａ、ＲＢ等を外付けにすると、該外付は抵抗とＩＣ部２
内の抵抗ばらつきは相異するから利得がばらつく。一方
、現在のＩＣ製造法において、抵抗値の絶対値を制御す
ることは困難であるが、抵抗値の比率（相対比）を制御
することは容易であるから、正確化された利得が得られ
る。
Ａ、ＲＢ等を外付けにすると、該外付は抵抗とＩＣ部２
内の抵抗ばらつきは相異するから利得がばらつく。一方
、現在のＩＣ製造法において、抵抗値の絶対値を制御す
ることは困難であるが、抵抗値の比率（相対比）を制御
することは容易であるから、正確化された利得が得られ
る。
またＩＣ部２は、デュアル接続とする場合もＢＴＬ接続
とする場合も同様の構成とし、外部で配線操作してやれ
ばよいから、ＩＣの設計、製作以上説明した如く本発明
によれば、デュアル接続、ＢＴＬ接続いずれの場合にお
いても、利得のばらつきが少なく、かつ設計、製作等が
容易化された電力増幅用ＩＣが提供できるものである。
とする場合も同様の構成とし、外部で配線操作してやれ
ばよいから、ＩＣの設計、製作以上説明した如く本発明
によれば、デュアル接続、ＢＴＬ接続いずれの場合にお
いても、利得のばらつきが少なく、かつ設計、製作等が
容易化された電力増幅用ＩＣが提供できるものである。
第１図、第２図は本発明の各実施例を示す回路図、第３
図、第４図は従来例を示す回路図である。 １・・・入力信号源、２・・・電力増幅用ＩＣ部、３゜
４・・・増幅器（オペアンプ）、５・・・負荷、１１１
〜１１９・・・外部導出端子、１２・・・スイッチ、Ｒ
Ａ。 ＲＢ ｒ ＲＥ 、ＲＦ 、Ｒ９”’抵抗。 出願人代理人 弁理士 鈴江武彦
図、第４図は従来例を示す回路図である。 １・・・入力信号源、２・・・電力増幅用ＩＣ部、３゜
４・・・増幅器（オペアンプ）、５・・・負荷、１１１
〜１１９・・・外部導出端子、１２・・・スイッチ、Ｒ
Ａ。 ＲＢ ｒ ＲＥ 、ＲＦ 、Ｒ９”’抵抗。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- ＢＴＬ接続で利得を決める各抵抗と増幅器を同一チップ
内に形成し、デュアル接続とする場合は前記各抵抗の一
部を不使用状態におき、ＢＴＬ接続とする場合は前記各
抵抗を使用してなり、前記デュアル接続、ＢＴＬ接続間
の使用切り換えは、スイッチ切り換え、配線の有無を選
択的に用いることで行なうことを特徴とする電力増幅用
ＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039811A JPH02218206A (ja) | 1989-02-20 | 1989-02-20 | 電力増幅用ｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039811A JPH02218206A (ja) | 1989-02-20 | 1989-02-20 | 電力増幅用ｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02218206A true JPH02218206A (ja) | 1990-08-30 |
Family
ID=12563352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1039811A Pending JPH02218206A (ja) | 1989-02-20 | 1989-02-20 | 電力増幅用ｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02218206A (ja) |
-
1989
- 1989-02-20 JP JP1039811A patent/JPH02218206A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7151409B2 (en) | Programmable low noise amplifier and method | |
| JPS60233915A (ja) | 差動増幅器 | |
| US20140132341A1 (en) | Multi-mode opamp-based circuit | |
| JPH04337910A (ja) | 単一給電容量および単純利得等化の計測用増幅器 | |
| JP4708604B2 (ja) | 可変利得増幅器 | |
| JPH01279613A (ja) | 増幅器 | |
| JPH02218206A (ja) | 電力増幅用ｉｃ | |
| JPH04111510A (ja) | 増幅回路 | |
| US5485124A (en) | Integrated amplifier with an accurately defined gain factor | |
| JPS592415A (ja) | 増幅器 | |
| JPS62227204A (ja) | 差動増幅器 | |
| JP2937765B2 (ja) | 電圧制御増幅回路 | |
| JPH025419Y2 (ja) | ||
| JPH0418251Y2 (ja) | ||
| JPS6020610A (ja) | 電圧利得可変増幅器 | |
| JPH02177717A (ja) | アナログスイッチ回路 | |
| JPH05113421A (ja) | 計測用回路 | |
| JPH065808B2 (ja) | 利得制御増幅回路 | |
| JPH01305610A (ja) | 可変利得増幅器 | |
| JPS59183514A (ja) | 可変利得差動増幅回路 | |
| JPH0630426B2 (ja) | 利得可変回路 | |
| JPS63263808A (ja) | 双方向性増幅器 | |
| JPS60238915A (ja) | 定電流発生回路 | |
| JPS5829888B2 (ja) | 利得制御回路 | |
| JPS61295704A (ja) | 反転増幅器 |