JPH02218919A - Displaying method of module under test - Google Patents

Displaying method of module under test

Info

Publication number
JPH02218919A
JPH02218919A JP3976789A JP3976789A JPH02218919A JP H02218919 A JPH02218919 A JP H02218919A JP 3976789 A JP3976789 A JP 3976789A JP 3976789 A JP3976789 A JP 3976789A JP H02218919 A JPH02218919 A JP H02218919A
Authority
JP
Japan
Prior art keywords
modules
test
tested
module
displaying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3976789A
Other languages
Japanese (ja)
Other versions
JPH0792393B2 (en
Inventor
Hiroko Koiwai
小岩井 博子
Tadashi Sawada
正 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1039767A priority Critical patent/JPH0792393B2/en
Publication of JPH02218919A publication Critical patent/JPH02218919A/en
Publication of JPH0792393B2 publication Critical patent/JPH0792393B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

PURPOSE:To make it possible to control the time effectively by using a display means such as graphic display for a plurality of modules under test at the start of the test and the during the test. CONSTITUTION:When modules under test 4-1, 4-2... and a processing program are determined and the test is started, the test program is read out through a means 7 for displaying the total number of the modules. As a result, the total number of the modules can be displayed on a display device 2 which displays the test result. Then the test program is operated with a processor 1, and the modules are sequentially tested. The test program performs the test for the modules. The data of the result are transmitted to the processor 1 wherein judgment is performed. Colors are changed for the good products and the defective products of the modules whose tests are finished with an individual display means 9 based on the test result, and only the applicable modules are displayed. When the colors are changed in this way, the modules whose tests are finished, the untested modules and the pass or fail of the tested modules can be discriminated only by observing the device 2.

Description

【発明の詳細な説明】 [概要] 本発明は複数の被試験モジュールをプローブを使用する
などして電気的特性を試験するとき、モジュールの状態
を表示する方法に関し、複数の被試験モジュールに対し
、試験開始時と試験中にグラフインク表示のような表示
手段を使用して効果的に時間管理を行うことの出来る表
示方法を提供することを目的とし、 複数の被試験モジュールの電気的特性を個別に試験する
ためのプログラムにより制御されるプロセッサと、試験
結果を表示する表示装置とを具備し、前記プログラム処
理により各試験モジュールの状態を表示する方法におい
て、前記プロセッサには必要な試験の対称となるモジュ
ール全数について試験開始時にモジュール表示する手段
と、次に試験すべきモジュールに対してのみ前記表示を
変更する手段と、試験済みモジュールに対してのみ前記
個別表示を行う手段を具備し、前記手段により被試験モ
ジュールの試験を順次に実行し、結果を表示することで
構成する。
[Detailed Description of the Invention] [Summary] The present invention relates to a method for displaying the status of a module when testing the electrical characteristics of a plurality of modules under test using a probe, etc. , the purpose is to provide a display method that allows for effective time management using display means such as graph ink display at the start and during the test, and to display the electrical characteristics of multiple modules under test. A method for displaying the status of each test module by the program processing, comprising a processor controlled by a program for individually testing and a display device for displaying test results, wherein the processor has a target for the necessary test. means for displaying the modules at the start of the test for all the modules to be tested; means for changing the display only for the next module to be tested; and means for individually displaying the tested modules only. The method consists of sequentially executing tests on the module under test and displaying the results.

[産業上の利用分野] 本発明は複数の被試験モジュールをプローブを使用する
などして電気的特性を試験するとき、モジュールの状態
を表示する方法に関する。
[Industrial Application Field] The present invention relates to a method of displaying the status of a plurality of modules under test when testing the electrical characteristics of the modules using a probe or the like.

従来、プリント基板上に搭載した集積回路のような複数
の被試験モジュールについて、プロセッサを使用してブ
ロービングにより電気的試験を行っていた。そのとき、
試験開始時からの時間経過を表示することは実行されて
いるが、モジュールと試験項目が複数あるため、要試験
時間に対し残時間を把握することは難しかった。そのた
め試験残時間を知ることの出来る技術を開発することが
要求された。
Conventionally, a plurality of modules under test, such as integrated circuits mounted on a printed circuit board, have been electrically tested by blowing using a processor. then,
Although displaying the elapsed time from the start of the exam has been implemented, since there are multiple modules and test items, it was difficult to grasp the remaining time compared to the required exam time. Therefore, it was necessary to develop a technology that could determine the remaining time for the exam.

[従来の技術] 第4図に示すように、プリント基板上に搭載した集積回
路のような複数の被試験モジュールについて、電気的試
験を行いその結果を表示することは公知である。第4図
において、■は中央処理装置(プロセッサ)、2はグラ
フィックデイスプレィ装置、3はプローブなどの機構制
御部、4−1.42・−は複数の被試験モジュール、5
はプリント基板、6はプローブ、7−1 、7−2・−
はプローブビンを示す。プリント基板5に搭載した被試
験モジュール4−1.4−2−・について個別にプロー
ブ6のピンを接触させる。機構制御部3により所定の順
序に従ってモジュールを試験する。例えば直流電圧印加
時の各部の電圧、次に微小振幅交流電圧を印加したとき
の各部の電圧のように測定し、結果はその都度中央処理
装置1に伝送する。中央処理装置1では結果データによ
りモジュールの良否を判断し、デイスプレィ装W2に対
し良のときは緑に、不良のときは赤のように個別に表示
する。次いで、他のモジュールに対しプローブ6を移動
させて試験・判断を行い、そのモジュールの状態を前記
表示と入れ換えて表示する。試験を開始したときからの
経過時間を表示することは、簡単なタイマを使用するこ
とで可能となる。
[Prior Art] As shown in FIG. 4, it is known to perform electrical tests on a plurality of modules under test, such as integrated circuits mounted on a printed circuit board, and to display the results. In FIG. 4, ■ is a central processing unit (processor), 2 is a graphic display device, 3 is a mechanism control unit such as a probe, 4-1, 42, - are a plurality of modules under test, 5
is a printed circuit board, 6 is a probe, 7-1, 7-2・-
indicates probe bin. The pins of the probes 6 are individually brought into contact with the modules under test 4-1, 4-2-, mounted on the printed circuit board 5. The mechanism control section 3 tests the modules according to a predetermined order. For example, the voltage of each part is measured when a DC voltage is applied, and then the voltage of each part is measured when a minute amplitude AC voltage is applied, and the results are transmitted to the central processing unit 1 each time. The central processing unit 1 determines whether the module is good or bad based on the result data, and individually displays the module in green on the display W2 when it is good and in red when it is defective. Next, the probe 6 is moved to another module for testing and judgment, and the status of that module is displayed replacing the above display. Displaying the elapsed time since the start of the test can be done using a simple timer.

[発明が解決しようとする課題〕 被試験モジュールをプリント基板に搭載したとき、モジ
ュールの数量は一定せず、プリント基板の種類によって
定まっている。また類似プリント基板であっても、搭載
するモジュールの構成・個数を変更することがある。そ
のためモジュールの試験項目によって要試験時間が一定
せず、プリント基板上のモジュール数が同じであっても
要試験時間に長短を生じる。そのため試験開始時からの
経過時間は判っても、終了時刻または残りの試験。に要
する時間は、オペレータの勘に頼って判断するか、モジ
ュールテスト用のプログラムを人手によって詳細に調査
して見当を付けることか出来るのみである。このため、
次の試験に対する準備が遅れたり、他の作業に取り掛か
って集中的に実行することが困難となった。
[Problems to be Solved by the Invention] When modules to be tested are mounted on a printed circuit board, the number of modules is not constant and is determined by the type of printed circuit board. Furthermore, even if the printed circuit board is similar, the configuration and number of modules installed may be changed. Therefore, the required test time is not constant depending on the module test item, and even if the number of modules on the printed circuit board is the same, the required test time will be longer or shorter. Therefore, even if you know the elapsed time from the start of the exam, you will not know the end time or the remaining exam time. The time required for this can only be estimated by relying on the operator's intuition or by manually examining the module test program in detail. For this reason,
You may be delayed in preparing for your next exam, or you may find it difficult to concentrate on other tasks.

本発明の目的は前述の欠点を改善し、複数の被試験モジ
ュールに対し、試験開始時と試験中にグラフィック表示
のような表示手段を使用して効果的に時間管理を行うこ
との出来る表示方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned drawbacks and to effectively manage time for multiple modules under test by using display means such as graphic displays at the start and during the test. Our goal is to provide the following.

[課題を解決するための手段] 第1図は本発明の原理構成を示す図である。第1図にお
いて、lはプロセッサ、2は試験結果を表示する表示装
置、4−1.4−2−は被試験モジュール、7はモジュ
ール全数を表示する手段、8は次に試験すべきモジュー
ルの表示変更手段、9は試験済みモジュールの個別表示
手段を示す。
[Means for Solving the Problems] FIG. 1 is a diagram showing the basic configuration of the present invention. In FIG. 1, l is a processor, 2 is a display device for displaying test results, 4-1.4-2- is a module to be tested, 7 is means for displaying the total number of modules, and 8 is a module to be tested next. Display changing means 9 indicates means for individually displaying tested modules.

複数の被試験モジュール4−1.4−2−の電気的特性
を個別に試験するためのプログラムにより制御されるプ
ロセッサ1と、試験結果を表示する表示装置2とを具備
し、前記プログラム処理により各被試験モジュール4−
L4−2−の状態を表示する方法において、本発明は下
記の構成とする。即ち、前記プロセッサには必要な試験
の対称となるモジュール全数について試験開始時にその
モジュールを表示する手段7と、次に試験すべきモジュ
ールに対してのみ前記表示を変更する手段8と、試験済
みモジュールに対してのみ前記個別表示を行う手段9と
を具備し、前記手段?、8..9により被試験モジュー
ルの試験を順次に実行し、結果を表示することで構成す
る。
It comprises a processor 1 controlled by a program for individually testing the electrical characteristics of a plurality of modules under test 4-1, 4-2-, and a display device 2 for displaying test results, and the program processing Each module under test 4-
In the method of displaying the status of L4-2-, the present invention has the following configuration. That is, the processor includes means 7 for displaying all the modules to be tested at the start of the test, means 8 for changing the display only for the module to be tested next, and tested modules. means 9 for performing the individual display only for said means ? , 8. .. 9 to sequentially execute tests on the modules under test and display the results.

[作用] 被試験モジュール4−1 、4−2・・−と、処理プロ
グラムが定まって試験を開始するとき、モジュール全数
を表示する手段7により試験プログラムを読出す。その
結果モジュール全数に対する表示を、試験結果を表示す
る表示装置2に表示することが出来る。このとき、モジ
ュール配列に表示配列を対応する画面を使用し、モジュ
ール存在位置に対応させ、例えば水色に着色して置くと
見易い。次にプロセッサ(中央処理装置)1により試験
プログラムを動作させモジュールを順次に試験する。最
初に試験すべきモジュールについてプロセッサは水色の
表示を変更する手段8を動作させて、水色から例えば黄
色に変更させる。試験プログラムは当該モジュールにつ
いて試験を行い、その結果データはプロセッサ1に伝送
され判断される。試験の結果について「試験済みモジュ
ールの個別表示手段9」により良品・不良品に応じて色
を変え当該モジュールのみの表示をする。例えば良品の
とき黄色が緑となるように変更する。そして次に試験す
べきモジエールについて例えば水色から黄色に変更する
。このように色を変えることにより、表示装置2を見る
だけで、試験済みと未試験のモジュール数を色分けして
判断でき、しかも試験済みのものの良否も直ぐ判る。こ
の表示はリアルタイムで行われる。そしてプログラムが
所定数のモジュールを当初に設定表示するから、その表
示数は試験が全部路わるまで当然変更されない。
[Operation] When the processing program for the modules to be tested 4-1, 4-2, . . . is determined and a test is started, the test program is read out by means 7 for displaying the total number of modules. As a result, a display for all the modules can be displayed on the display device 2 that displays the test results. At this time, it is easier to see by using a screen whose display arrangement corresponds to the module arrangement, and by coloring it in light blue, for example, to correspond to the module location. Next, a test program is run by the processor (central processing unit) 1 to sequentially test the modules. For the module to be tested first, the processor operates the means 8 for changing the display of light blue to change it from light blue to, for example, yellow. The test program tests the module and the resulting data is transmitted to the processor 1 for judgment. Regarding the test results, the ``tested module individual display means 9'' displays only the module in question by changing the color depending on whether it is a good product or a defective product. For example, when the product is in good condition, yellow is changed to green. Next, the mosier to be tested is changed from light blue to yellow, for example. By changing the colors in this manner, the number of tested and untested modules can be determined by color-coding by simply looking at the display device 2, and the quality of the tested modules can also be immediately determined. This display is performed in real time. Since the program initially sets and displays a predetermined number of modules, the displayed number will of course not be changed until all tests have passed.

[実施例] 第2図は本発明についての動作フローチャートを示す。[Example] FIG. 2 shows an operational flowchart for the present invention.

第2図において、処理開始後ステップ■において、試験
プログラムを読み全試験対象モジュールを水色に着色す
る。次にステップ■において、試験プログラムより次に
試験すべきモジュールを獲得する。ステップ■において
、試験が終了するかどうかを判断する。終了していると
きはステップ■に進み、いないときはステップ■に進ん
で終了する。ステップ■においては、次に試験すべきモ
ジュールを黄色に着色する。そしてステップ■に進み、
1モジユールの試験を行う。次にステップ■において測
定値を取得する。ステップ■においてモジュールの良否
の判定を行う。ステ・7プ■において良と判断したとき
ステップ[相]に進み、不良のときはステップ■に進む
。ステップ[相]では該当モジュールを緑色に着色する
。またステップ■では、該当モジュールを赤色に着色す
る。そしてステップ[相]またはステップ■が終了した
とき、ステップ■へ進み、処理を繰り返す。
In FIG. 2, in step (2) after the start of processing, the test program is read and all test target modules are colored light blue. Next, in step (3), the next module to be tested is obtained from the test program. In step (2), it is determined whether the test is finished. If it is finished, proceed to step ■; otherwise, proceed to step ■ and finish. In step (2), the next module to be tested is colored yellow. Then proceed to step ■,
1 module is tested. Next, in step (2), measured values are obtained. In step (3), it is determined whether the module is good or bad. If step 7 is determined to be good, proceed to step [phase], and if it is defective, proceed to step ■. In step [phase], the corresponding module is colored green. Further, in step (2), the corresponding module is colored red. Then, when step [phase] or step ■ is completed, the process proceeds to step ■ and the process is repeated.

第3図は試験結果を表示する表示装置3の画面の一例を
示す図である。第3図において、IOはCRTのような
表示装置の画面、1)は被試験モジュール64個をプリ
ント基板などに搭載したときの状態を示す区画で、試験
すべきモジュールを搭載した小区画を例えば水色で表示
する。プリント基板の配線回路の都合などで、モジュー
ルを基板上に搭載していてもその時の試験プログラムで
は試験処理を行わないこともあり、更に試験途中での残
時間を把握するために、この所定数の着色表示は有効で
ある。
FIG. 3 is a diagram showing an example of the screen of the display device 3 that displays the test results. In Fig. 3, IO is the screen of a display device such as a CRT, 1) is a section showing the state when 64 modules under test are mounted on a printed circuit board, etc., and a small section with modules to be tested is shown, for example. Display in light blue. Due to the wiring circuit of the printed circuit board, even if the module is mounted on the board, the test program at that time may not perform the test process. The colored display is valid.

なお、当初のモジュール試験処理において、不良と判断
されたものを、半田付けの不良のように容易に対処でき
るときは、その処理を行った後、「リトライ試験」を行
うことがあり、その場合に本発明を応用することが有効
である。即ち、当初の試験における不良モジュールのみ
を試験対象モジュールとして選択する処理プログラムを
含ませる。次にリトライ用試験プログラムは通常の試験
プログラムと同様に動作を開始する。そのため例えば水
色に着色表示したモジュールは再試験により緑、または
赤色に再表示がなされる。ここで赤色に表示されたもの
は、半田付は不良のうよな簡易な不良でなく、大きな障
害のあることが判る。
In addition, if something determined to be defective in the initial module test process can be easily dealt with, such as a soldering defect, a "retry test" may be conducted after that process. It is effective to apply the present invention to. That is, a processing program is included that selects only defective modules in the initial test as modules to be tested. Next, the retry test program starts operating in the same way as a normal test program. Therefore, for example, a module displayed in light blue will be re-displayed in green or red upon retesting. It can be seen that what is displayed in red here is not a simple defect such as a soldering defect, but a major problem.

以上の説明はプリント基板に搭載したモジュールの試験
についての説明であったが、本発明はそれに限らず、区
画の枠内に単独に存在するもの、または筐体に直接組込
んだものであっても、同様に適用することが出来る。
Although the above explanation was about testing a module mounted on a printed circuit board, the present invention is not limited to this, and the present invention is not limited to testing a module that exists alone within the frame of a compartment or is directly incorporated into a casing. can also be applied in the same way.

し発明の効果] このようにして本発明によると、被試験モジュ−ルにつ
いて試験開始時における総モジュール数と、試験中の試
験対象残モジュール数が、表示装置を一見するだけで明
確に判り、試験総時間・試験残時間を容易に把握するこ
とが出来る。そのため数時間を要するような大量のモジ
ュールを試験するときも、試験装置の稼動効率や作業者
の作業効率の向上に大きく寄与することが出来る。
[Effects of the Invention] Thus, according to the present invention, the total number of modules to be tested at the start of the test and the number of remaining modules to be tested during the test can be clearly seen with just a glance at the display device. You can easily understand the total exam time and remaining exam time. Therefore, even when testing a large number of modules that takes several hours, it can greatly contribute to improving the operating efficiency of the testing equipment and the work efficiency of the operator.

・−個別表示手段・-Individual display means

Claims (1)

【特許請求の範囲】 複数の被試験モジュール(4−1)(4−2)……の電
気的特性を個別に試験するためのプログラムにより制御
されるプロセッサ(1)と、試験結果を表示する表示装
置(2)とを具備し、前記プログラム処理により各被試
験モジュール(4−1)(4−2)……の状態を表示す
る方法において、 前記プロセッサ(1)には必要な試験の対称となるモジ
ュール全数について試験開始時にそのモジュールを表示
する手段(7)と、 次に試験すべきモジュールに対してのみ前記表示を変更
する手段(8)と、 試験済みモジュールに対してのみ前記個別表示を行う手
段(9)とを具備し、 前記手段(7)(8)(9)により被試験モジュールの
試験を順次に実行し、結果を表示すること を特徴とする被試験モジュールの表示方法。
[Claims] A processor (1) controlled by a program for individually testing the electrical characteristics of a plurality of modules under test (4-1), (4-2), and displaying test results. a display device (2), the method for displaying the status of each module under test (4-1) (4-2)... by the program processing, wherein the processor (1) includes a necessary test target; means (7) for displaying the entire number of modules at the start of the test; means (8) for changing the display only for the next module to be tested; and the individual display only for the tested modules. A method for displaying a module under test, comprising: means (9) for performing the following: sequentially executing tests on the module under test using the means (7), (8), and (9) and displaying the results.
JP1039767A 1989-02-20 1989-02-20 How to display the module under test Expired - Fee Related JPH0792393B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1039767A JPH0792393B2 (en) 1989-02-20 1989-02-20 How to display the module under test

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1039767A JPH0792393B2 (en) 1989-02-20 1989-02-20 How to display the module under test

Publications (2)

Publication Number Publication Date
JPH02218919A true JPH02218919A (en) 1990-08-31
JPH0792393B2 JPH0792393B2 (en) 1995-10-09

Family

ID=12562087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1039767A Expired - Fee Related JPH0792393B2 (en) 1989-02-20 1989-02-20 How to display the module under test

Country Status (1)

Country Link
JP (1) JPH0792393B2 (en)

Also Published As

Publication number Publication date
JPH0792393B2 (en) 1995-10-09

Similar Documents

Publication Publication Date Title
US7690573B2 (en) Alternator and starter tester with bar code functionality and method
US7212911B2 (en) Alternator and starter tester apparatus and method
JPS6120816B2 (en)
KR940004058B1 (en) Waveform adjustment and motion inspection device of printed wiring board
US3946310A (en) Logic test unit
JP6644577B2 (en) Testing system
JPH0792393B2 (en) How to display the module under test
CN215641579U (en) Photoelectric display device measuring device
JP3570547B2 (en) Line interface card tester
Serban et al. Universal platform for functional testing of printed circuit boards
GB2192464A (en) Wound component tester
JP3247196U (en) Circuit Inspection Equipment
JPH05264650A (en) Burn-in board test device
CN119472581B (en) A test platform and test method for scalable circuit control components
JPH0470572A (en) Method for inspecting printed circuit board
JPH1068753A (en) Radio testing device
JPH05190637A (en) Test method of semiconductor integrated circuit
JP2976686B2 (en) IC test method and IC tester
JPS61243372A (en) Ic test method and apparatus therefor
AU624385B2 (en) Programmable test system
KR0149609B1 (en) Test point measuring signal control apparatus of printed circuit board
JPH0511022A (en) Circuit board inspecting device
JPH05315414A (en) Probe card and inspecting method for its specification
JPH0449590Y2 (en)
JPH07134163A (en) Test cell control device for semiconductor test device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees