JPH02218919A - 被試験モジュールの表示方法 - Google Patents
被試験モジュールの表示方法Info
- Publication number
- JPH02218919A JPH02218919A JP3976789A JP3976789A JPH02218919A JP H02218919 A JPH02218919 A JP H02218919A JP 3976789 A JP3976789 A JP 3976789A JP 3976789 A JP3976789 A JP 3976789A JP H02218919 A JPH02218919 A JP H02218919A
- Authority
- JP
- Japan
- Prior art keywords
- modules
- test
- tested
- module
- displaying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Calibration Of Command Recording Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
本発明は複数の被試験モジュールをプローブを使用する
などして電気的特性を試験するとき、モジュールの状態
を表示する方法に関し、複数の被試験モジュールに対し
、試験開始時と試験中にグラフインク表示のような表示
手段を使用して効果的に時間管理を行うことの出来る表
示方法を提供することを目的とし、 複数の被試験モジュールの電気的特性を個別に試験する
ためのプログラムにより制御されるプロセッサと、試験
結果を表示する表示装置とを具備し、前記プログラム処
理により各試験モジュールの状態を表示する方法におい
て、前記プロセッサには必要な試験の対称となるモジュ
ール全数について試験開始時にモジュール表示する手段
と、次に試験すべきモジュールに対してのみ前記表示を
変更する手段と、試験済みモジュールに対してのみ前記
個別表示を行う手段を具備し、前記手段により被試験モ
ジュールの試験を順次に実行し、結果を表示することで
構成する。
などして電気的特性を試験するとき、モジュールの状態
を表示する方法に関し、複数の被試験モジュールに対し
、試験開始時と試験中にグラフインク表示のような表示
手段を使用して効果的に時間管理を行うことの出来る表
示方法を提供することを目的とし、 複数の被試験モジュールの電気的特性を個別に試験する
ためのプログラムにより制御されるプロセッサと、試験
結果を表示する表示装置とを具備し、前記プログラム処
理により各試験モジュールの状態を表示する方法におい
て、前記プロセッサには必要な試験の対称となるモジュ
ール全数について試験開始時にモジュール表示する手段
と、次に試験すべきモジュールに対してのみ前記表示を
変更する手段と、試験済みモジュールに対してのみ前記
個別表示を行う手段を具備し、前記手段により被試験モ
ジュールの試験を順次に実行し、結果を表示することで
構成する。
[産業上の利用分野]
本発明は複数の被試験モジュールをプローブを使用する
などして電気的特性を試験するとき、モジュールの状態
を表示する方法に関する。
などして電気的特性を試験するとき、モジュールの状態
を表示する方法に関する。
従来、プリント基板上に搭載した集積回路のような複数
の被試験モジュールについて、プロセッサを使用してブ
ロービングにより電気的試験を行っていた。そのとき、
試験開始時からの時間経過を表示することは実行されて
いるが、モジュールと試験項目が複数あるため、要試験
時間に対し残時間を把握することは難しかった。そのた
め試験残時間を知ることの出来る技術を開発することが
要求された。
の被試験モジュールについて、プロセッサを使用してブ
ロービングにより電気的試験を行っていた。そのとき、
試験開始時からの時間経過を表示することは実行されて
いるが、モジュールと試験項目が複数あるため、要試験
時間に対し残時間を把握することは難しかった。そのた
め試験残時間を知ることの出来る技術を開発することが
要求された。
[従来の技術]
第4図に示すように、プリント基板上に搭載した集積回
路のような複数の被試験モジュールについて、電気的試
験を行いその結果を表示することは公知である。第4図
において、■は中央処理装置(プロセッサ)、2はグラ
フィックデイスプレィ装置、3はプローブなどの機構制
御部、4−1.42・−は複数の被試験モジュール、5
はプリント基板、6はプローブ、7−1 、7−2・−
はプローブビンを示す。プリント基板5に搭載した被試
験モジュール4−1.4−2−・について個別にプロー
ブ6のピンを接触させる。機構制御部3により所定の順
序に従ってモジュールを試験する。例えば直流電圧印加
時の各部の電圧、次に微小振幅交流電圧を印加したとき
の各部の電圧のように測定し、結果はその都度中央処理
装置1に伝送する。中央処理装置1では結果データによ
りモジュールの良否を判断し、デイスプレィ装W2に対
し良のときは緑に、不良のときは赤のように個別に表示
する。次いで、他のモジュールに対しプローブ6を移動
させて試験・判断を行い、そのモジュールの状態を前記
表示と入れ換えて表示する。試験を開始したときからの
経過時間を表示することは、簡単なタイマを使用するこ
とで可能となる。
路のような複数の被試験モジュールについて、電気的試
験を行いその結果を表示することは公知である。第4図
において、■は中央処理装置(プロセッサ)、2はグラ
フィックデイスプレィ装置、3はプローブなどの機構制
御部、4−1.42・−は複数の被試験モジュール、5
はプリント基板、6はプローブ、7−1 、7−2・−
はプローブビンを示す。プリント基板5に搭載した被試
験モジュール4−1.4−2−・について個別にプロー
ブ6のピンを接触させる。機構制御部3により所定の順
序に従ってモジュールを試験する。例えば直流電圧印加
時の各部の電圧、次に微小振幅交流電圧を印加したとき
の各部の電圧のように測定し、結果はその都度中央処理
装置1に伝送する。中央処理装置1では結果データによ
りモジュールの良否を判断し、デイスプレィ装W2に対
し良のときは緑に、不良のときは赤のように個別に表示
する。次いで、他のモジュールに対しプローブ6を移動
させて試験・判断を行い、そのモジュールの状態を前記
表示と入れ換えて表示する。試験を開始したときからの
経過時間を表示することは、簡単なタイマを使用するこ
とで可能となる。
[発明が解決しようとする課題〕
被試験モジュールをプリント基板に搭載したとき、モジ
ュールの数量は一定せず、プリント基板の種類によって
定まっている。また類似プリント基板であっても、搭載
するモジュールの構成・個数を変更することがある。そ
のためモジュールの試験項目によって要試験時間が一定
せず、プリント基板上のモジュール数が同じであっても
要試験時間に長短を生じる。そのため試験開始時からの
経過時間は判っても、終了時刻または残りの試験。に要
する時間は、オペレータの勘に頼って判断するか、モジ
ュールテスト用のプログラムを人手によって詳細に調査
して見当を付けることか出来るのみである。このため、
次の試験に対する準備が遅れたり、他の作業に取り掛か
って集中的に実行することが困難となった。
ュールの数量は一定せず、プリント基板の種類によって
定まっている。また類似プリント基板であっても、搭載
するモジュールの構成・個数を変更することがある。そ
のためモジュールの試験項目によって要試験時間が一定
せず、プリント基板上のモジュール数が同じであっても
要試験時間に長短を生じる。そのため試験開始時からの
経過時間は判っても、終了時刻または残りの試験。に要
する時間は、オペレータの勘に頼って判断するか、モジ
ュールテスト用のプログラムを人手によって詳細に調査
して見当を付けることか出来るのみである。このため、
次の試験に対する準備が遅れたり、他の作業に取り掛か
って集中的に実行することが困難となった。
本発明の目的は前述の欠点を改善し、複数の被試験モジ
ュールに対し、試験開始時と試験中にグラフィック表示
のような表示手段を使用して効果的に時間管理を行うこ
との出来る表示方法を提供することにある。
ュールに対し、試験開始時と試験中にグラフィック表示
のような表示手段を使用して効果的に時間管理を行うこ
との出来る表示方法を提供することにある。
[課題を解決するための手段]
第1図は本発明の原理構成を示す図である。第1図にお
いて、lはプロセッサ、2は試験結果を表示する表示装
置、4−1.4−2−は被試験モジュール、7はモジュ
ール全数を表示する手段、8は次に試験すべきモジュー
ルの表示変更手段、9は試験済みモジュールの個別表示
手段を示す。
いて、lはプロセッサ、2は試験結果を表示する表示装
置、4−1.4−2−は被試験モジュール、7はモジュ
ール全数を表示する手段、8は次に試験すべきモジュー
ルの表示変更手段、9は試験済みモジュールの個別表示
手段を示す。
複数の被試験モジュール4−1.4−2−の電気的特性
を個別に試験するためのプログラムにより制御されるプ
ロセッサ1と、試験結果を表示する表示装置2とを具備
し、前記プログラム処理により各被試験モジュール4−
L4−2−の状態を表示する方法において、本発明は下
記の構成とする。即ち、前記プロセッサには必要な試験
の対称となるモジュール全数について試験開始時にその
モジュールを表示する手段7と、次に試験すべきモジュ
ールに対してのみ前記表示を変更する手段8と、試験済
みモジュールに対してのみ前記個別表示を行う手段9と
を具備し、前記手段?、8..9により被試験モジュー
ルの試験を順次に実行し、結果を表示することで構成す
る。
を個別に試験するためのプログラムにより制御されるプ
ロセッサ1と、試験結果を表示する表示装置2とを具備
し、前記プログラム処理により各被試験モジュール4−
L4−2−の状態を表示する方法において、本発明は下
記の構成とする。即ち、前記プロセッサには必要な試験
の対称となるモジュール全数について試験開始時にその
モジュールを表示する手段7と、次に試験すべきモジュ
ールに対してのみ前記表示を変更する手段8と、試験済
みモジュールに対してのみ前記個別表示を行う手段9と
を具備し、前記手段?、8..9により被試験モジュー
ルの試験を順次に実行し、結果を表示することで構成す
る。
[作用]
被試験モジュール4−1 、4−2・・−と、処理プロ
グラムが定まって試験を開始するとき、モジュール全数
を表示する手段7により試験プログラムを読出す。その
結果モジュール全数に対する表示を、試験結果を表示す
る表示装置2に表示することが出来る。このとき、モジ
ュール配列に表示配列を対応する画面を使用し、モジュ
ール存在位置に対応させ、例えば水色に着色して置くと
見易い。次にプロセッサ(中央処理装置)1により試験
プログラムを動作させモジュールを順次に試験する。最
初に試験すべきモジュールについてプロセッサは水色の
表示を変更する手段8を動作させて、水色から例えば黄
色に変更させる。試験プログラムは当該モジュールにつ
いて試験を行い、その結果データはプロセッサ1に伝送
され判断される。試験の結果について「試験済みモジュ
ールの個別表示手段9」により良品・不良品に応じて色
を変え当該モジュールのみの表示をする。例えば良品の
とき黄色が緑となるように変更する。そして次に試験す
べきモジエールについて例えば水色から黄色に変更する
。このように色を変えることにより、表示装置2を見る
だけで、試験済みと未試験のモジュール数を色分けして
判断でき、しかも試験済みのものの良否も直ぐ判る。こ
の表示はリアルタイムで行われる。そしてプログラムが
所定数のモジュールを当初に設定表示するから、その表
示数は試験が全部路わるまで当然変更されない。
グラムが定まって試験を開始するとき、モジュール全数
を表示する手段7により試験プログラムを読出す。その
結果モジュール全数に対する表示を、試験結果を表示す
る表示装置2に表示することが出来る。このとき、モジ
ュール配列に表示配列を対応する画面を使用し、モジュ
ール存在位置に対応させ、例えば水色に着色して置くと
見易い。次にプロセッサ(中央処理装置)1により試験
プログラムを動作させモジュールを順次に試験する。最
初に試験すべきモジュールについてプロセッサは水色の
表示を変更する手段8を動作させて、水色から例えば黄
色に変更させる。試験プログラムは当該モジュールにつ
いて試験を行い、その結果データはプロセッサ1に伝送
され判断される。試験の結果について「試験済みモジュ
ールの個別表示手段9」により良品・不良品に応じて色
を変え当該モジュールのみの表示をする。例えば良品の
とき黄色が緑となるように変更する。そして次に試験す
べきモジエールについて例えば水色から黄色に変更する
。このように色を変えることにより、表示装置2を見る
だけで、試験済みと未試験のモジュール数を色分けして
判断でき、しかも試験済みのものの良否も直ぐ判る。こ
の表示はリアルタイムで行われる。そしてプログラムが
所定数のモジュールを当初に設定表示するから、その表
示数は試験が全部路わるまで当然変更されない。
[実施例]
第2図は本発明についての動作フローチャートを示す。
第2図において、処理開始後ステップ■において、試験
プログラムを読み全試験対象モジュールを水色に着色す
る。次にステップ■において、試験プログラムより次に
試験すべきモジュールを獲得する。ステップ■において
、試験が終了するかどうかを判断する。終了していると
きはステップ■に進み、いないときはステップ■に進ん
で終了する。ステップ■においては、次に試験すべきモ
ジュールを黄色に着色する。そしてステップ■に進み、
1モジユールの試験を行う。次にステップ■において測
定値を取得する。ステップ■においてモジュールの良否
の判定を行う。ステ・7プ■において良と判断したとき
ステップ[相]に進み、不良のときはステップ■に進む
。ステップ[相]では該当モジュールを緑色に着色する
。またステップ■では、該当モジュールを赤色に着色す
る。そしてステップ[相]またはステップ■が終了した
とき、ステップ■へ進み、処理を繰り返す。
プログラムを読み全試験対象モジュールを水色に着色す
る。次にステップ■において、試験プログラムより次に
試験すべきモジュールを獲得する。ステップ■において
、試験が終了するかどうかを判断する。終了していると
きはステップ■に進み、いないときはステップ■に進ん
で終了する。ステップ■においては、次に試験すべきモ
ジュールを黄色に着色する。そしてステップ■に進み、
1モジユールの試験を行う。次にステップ■において測
定値を取得する。ステップ■においてモジュールの良否
の判定を行う。ステ・7プ■において良と判断したとき
ステップ[相]に進み、不良のときはステップ■に進む
。ステップ[相]では該当モジュールを緑色に着色する
。またステップ■では、該当モジュールを赤色に着色す
る。そしてステップ[相]またはステップ■が終了した
とき、ステップ■へ進み、処理を繰り返す。
第3図は試験結果を表示する表示装置3の画面の一例を
示す図である。第3図において、IOはCRTのような
表示装置の画面、1)は被試験モジュール64個をプリ
ント基板などに搭載したときの状態を示す区画で、試験
すべきモジュールを搭載した小区画を例えば水色で表示
する。プリント基板の配線回路の都合などで、モジュー
ルを基板上に搭載していてもその時の試験プログラムで
は試験処理を行わないこともあり、更に試験途中での残
時間を把握するために、この所定数の着色表示は有効で
ある。
示す図である。第3図において、IOはCRTのような
表示装置の画面、1)は被試験モジュール64個をプリ
ント基板などに搭載したときの状態を示す区画で、試験
すべきモジュールを搭載した小区画を例えば水色で表示
する。プリント基板の配線回路の都合などで、モジュー
ルを基板上に搭載していてもその時の試験プログラムで
は試験処理を行わないこともあり、更に試験途中での残
時間を把握するために、この所定数の着色表示は有効で
ある。
なお、当初のモジュール試験処理において、不良と判断
されたものを、半田付けの不良のように容易に対処でき
るときは、その処理を行った後、「リトライ試験」を行
うことがあり、その場合に本発明を応用することが有効
である。即ち、当初の試験における不良モジュールのみ
を試験対象モジュールとして選択する処理プログラムを
含ませる。次にリトライ用試験プログラムは通常の試験
プログラムと同様に動作を開始する。そのため例えば水
色に着色表示したモジュールは再試験により緑、または
赤色に再表示がなされる。ここで赤色に表示されたもの
は、半田付は不良のうよな簡易な不良でなく、大きな障
害のあることが判る。
されたものを、半田付けの不良のように容易に対処でき
るときは、その処理を行った後、「リトライ試験」を行
うことがあり、その場合に本発明を応用することが有効
である。即ち、当初の試験における不良モジュールのみ
を試験対象モジュールとして選択する処理プログラムを
含ませる。次にリトライ用試験プログラムは通常の試験
プログラムと同様に動作を開始する。そのため例えば水
色に着色表示したモジュールは再試験により緑、または
赤色に再表示がなされる。ここで赤色に表示されたもの
は、半田付は不良のうよな簡易な不良でなく、大きな障
害のあることが判る。
以上の説明はプリント基板に搭載したモジュールの試験
についての説明であったが、本発明はそれに限らず、区
画の枠内に単独に存在するもの、または筐体に直接組込
んだものであっても、同様に適用することが出来る。
についての説明であったが、本発明はそれに限らず、区
画の枠内に単独に存在するもの、または筐体に直接組込
んだものであっても、同様に適用することが出来る。
し発明の効果]
このようにして本発明によると、被試験モジュ−ルにつ
いて試験開始時における総モジュール数と、試験中の試
験対象残モジュール数が、表示装置を一見するだけで明
確に判り、試験総時間・試験残時間を容易に把握するこ
とが出来る。そのため数時間を要するような大量のモジ
ュールを試験するときも、試験装置の稼動効率や作業者
の作業効率の向上に大きく寄与することが出来る。
いて試験開始時における総モジュール数と、試験中の試
験対象残モジュール数が、表示装置を一見するだけで明
確に判り、試験総時間・試験残時間を容易に把握するこ
とが出来る。そのため数時間を要するような大量のモジ
ュールを試験するときも、試験装置の稼動効率や作業者
の作業効率の向上に大きく寄与することが出来る。
・−個別表示手段
Claims (1)
- 【特許請求の範囲】 複数の被試験モジュール(4−1)(4−2)……の電
気的特性を個別に試験するためのプログラムにより制御
されるプロセッサ(1)と、試験結果を表示する表示装
置(2)とを具備し、前記プログラム処理により各被試
験モジュール(4−1)(4−2)……の状態を表示す
る方法において、 前記プロセッサ(1)には必要な試験の対称となるモジ
ュール全数について試験開始時にそのモジュールを表示
する手段(7)と、 次に試験すべきモジュールに対してのみ前記表示を変更
する手段(8)と、 試験済みモジュールに対してのみ前記個別表示を行う手
段(9)とを具備し、 前記手段(7)(8)(9)により被試験モジュールの
試験を順次に実行し、結果を表示すること を特徴とする被試験モジュールの表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039767A JPH0792393B2 (ja) | 1989-02-20 | 1989-02-20 | 被試験モジュールの表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039767A JPH0792393B2 (ja) | 1989-02-20 | 1989-02-20 | 被試験モジュールの表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02218919A true JPH02218919A (ja) | 1990-08-31 |
| JPH0792393B2 JPH0792393B2 (ja) | 1995-10-09 |
Family
ID=12562087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1039767A Expired - Fee Related JPH0792393B2 (ja) | 1989-02-20 | 1989-02-20 | 被試験モジュールの表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0792393B2 (ja) |
-
1989
- 1989-02-20 JP JP1039767A patent/JPH0792393B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0792393B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7690573B2 (en) | Alternator and starter tester with bar code functionality and method | |
| US7212911B2 (en) | Alternator and starter tester apparatus and method | |
| JPS6120816B2 (ja) | ||
| KR940004058B1 (ko) | 인쇄배선판의 파형조정 및 동작검사장치 | |
| JPH02218919A (ja) | 被試験モジュールの表示方法 | |
| US3946310A (en) | Logic test unit | |
| JP6644577B2 (ja) | 試験システム | |
| JPH03148067A (ja) | 臨床検査システム | |
| CN215641579U (zh) | 一种光电显示器件测量装置 | |
| JP3570547B2 (ja) | 回線インタフェースカードテスター | |
| Serban et al. | Universal platform for functional testing of printed circuit boards | |
| GB2192464A (en) | Wound component tester | |
| JP3247196U (ja) | 回路検査装置 | |
| JPH05264650A (ja) | バーンインボード試験装置 | |
| CN119472581B (zh) | 一种可扩展电路控制组件测试平台及测试方法 | |
| JPH0470572A (ja) | プリント基板の検査方法 | |
| JPH1068753A (ja) | 無線機検査装置 | |
| JP2976686B2 (ja) | Ic試験方法及びicテスタ | |
| JPS61243372A (ja) | Icテスト方法及びicテスト装置 | |
| AU624385B2 (en) | Programmable test system | |
| KR0149609B1 (ko) | 인쇄회로기판의 테스트포인트 측정용 자동신호절환 및 제어장치 | |
| JPH05315414A (ja) | プローブカード及びその仕様検査方法 | |
| JPH0449590Y2 (ja) | ||
| JPH04270978A (ja) | Icテスタ | |
| JPH07134163A (ja) | 半導体試験装置用テスト・セル制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |