JPH02219095A - 電子楽器の入力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子ギター等の電子楽器の入力制御装置に係
り、更に詳しくは演奏操作に基づいて生成される波形信
号からピッチ情報を抽出し、その情報に基づいて楽音を
制御する電子楽器の入力制御装置に関する。

（従来の技術〕 従来より、自然楽器の演奏操作によって発生する入力波
形信号（以下、単に波形信号と呼ぶ）からピッチ周期（
ピッチ周波数）を抽出し、それによって電子回路で構成
された音源装置を制御して、人工的に楽音等の音響を得
るようにしたものが種々開発されている。

この種の電子楽器では、波形信号のピッチ周期を抽出し
てから、音源装置に対し当該ピッチに対応する音高の楽
音を発生するよう指示するのが一般的である。

このような制御を行う第１の従来例としては、特開昭５
５−１５９４９５号公報に開示される技術がある。

この先行技術にあっては、波形信号の隣接するピッチ周
期を検知するようにし、各ピッチ周期が略一致したこと
により、音源回路に対して発音開始を指示するものであ
る。

また、第２の従来例として、特開昭６３−１３６０８８
号公報に開示される技術がある。この従来例では、波形
信号の最大ピーク点と最小ピーク点、又は最大ピーク点
と最小ピーク点の直後若しくは直前のゼロクロス点間の
時間間隔を計測し、波形信号の２ピッチ周期未満の時間
長のなかで、波形信号のピッチ周期を２つ検知して、こ
の２つのピッチ周期が略一致すれば、発音開始の指示を
行うようにしたものである。

〔発明が解決しようとする課題〕

しかし、上記第１の従来例では、２ピッチ周期以上の波
形信号を検知した上でしか発音開始の指示がなされず、
音源装置から楽音の発生を開始するに至るまでの応答速
度が悪くなるという問題がある。

また、第２の従来例は第１の従来例を改良したものであ
るが、例えば波形信号が正弦波に近い場合を基準にして
考えると、第１５図に示されるように、条件が良くても
波形信号の入力開始時点から略１．７５ピッチ周期経過
した時点、即ち２つの時間間隔Ｔ１とＴ２が略一致した
時点ＭＩＮ２にならないと発音が開始されず、応答速度
の点で依然として十分とはいえない。

上記問題点は、特に、低音になればなるほど波形信号の
ピッチ周期が長くなるため、ピッチ抽出に時間がかかる
ということになり、上記問題点が顕著に現れることにな
る。

本発明の課題は、波形信号が入力されてから実際に音響
を発生するまでの時間を更、に短縮でき、応答性が良好
で演奏時に不自然さを惑しさせないようにすることにあ
る。

〔課題を解決するための手段〕

本発明は、例えば金属弦振動をピックアップによって入
力波形信号として検出し、これからピッチ周期データを
抽出し、該ピッチ周期データに基づいて、内部の音源手
段又は音源モジュール等の外部に接続される音源手段か
ら発音される楽音の発音制御、主に音高の制御を行う電
子弦楽器（電子ギター）等の入力制御装置として実現さ
れる。

そして、まず、前記入力波形信号の立ち上がり時点を検
出する立ち上がり検出手段を有する。同手段は、例えば
予め求めた入力波形信号をデジタル化し、楽音が消音中
に一定レベル以上のデジタル波形信号が入力したと判別
された時点として入力波形信号の立ち上がり時点を検出
する手段である。

次に、上記立ち上がり検出手段により前記入力波形信号
の立ち上がり時点が検出された後、該入力波形信号から
１ピッチ周期あたり少な（とも３つのピッチ周期データ
を検出するピッチ検出手段を有する。同手段は、例えば
各ピッチ周期毎に１つの有効な最大値の位置を検出して
１ピッチ周期前の最大値の位置との間隔として第１のピ
ッチ周期データを検出し、また、各ピッチ周期毎に前記
最大値の検出後の最初のゼロクロス点の位置を検出して
１ピッチ周期前の前記最大値の検出後の最初のゼロクロ
ス点の位置との間隔として第２のピッチ周期データを検
出し、加えて、各ピッチ周期毎に１つの有効な最小値の
位置を検出して１ピッチ周期前の最小値の位置との間隔
として第３のピッチ周期データを検出し、更に、例えば
各ピッチ周期毎に前記最小値の検出後の最初のゼロクロ
ス点の位置を検出して１ピッチ周期前の前記最小値の検
出後の最初のゼロクロス点の位置との間隔として第４の
ピッチ周期データを検出する手段である。

そして、前記入ノコ波形信号の立ち上がり時点から前記
ピッチ検出手段で順次検出されるピッチ周期データのう
ち、少なくとも２つの連続するピッチ周期データの差が
所定の閾値以下であると判別された最初のピッチ周期デ
ータに基づいて楽音の発音開始を指示する発音開始指示
手段を有する。

同手段は、例えば前記第１のピッチ周期データとそれに
連続して検出される第２のピッチ周期データ、第２のピ
ッチ周期データとそれに連続して検出される第３のピッ
チ周期データ、第３のピッチ周期データとそれに連続し
て検出される第４のピッチ周期データ及び第４のピッチ
周期データとそ。

れに連続して検出される次の第１のピッチ周期データの
差を順次計算し、その差が所定の閾値以下であると判別
された立ち上がり時点からみて最初のピッチ周期データ
に基づいて、内部又は外部の音源手段に対して発音開始
指示と音高指定を行う手段である。

〔作　　用〕

ピッチ検出手段は、立ち上がり検出手段により前記入力
波形信号の立ち上がり時点が検出された後、該入力波形
信号から１ピッチ周期あたり少なくとも３つ、例えば前
記第１〜第４の４つのピッチ周期データを検出する。こ
れにより、例えば第１５図に示すような正弦波に近い入
力波形信号を基準にして考えた場合、条件が良ければ入
力波形信号の入力開始時点から略１．５ピッチ周期経過
した時点、即ち２つの時間間隔ｔ１とＬ２が略−敗した
時点Ｚｅｒｏ３で楽音の発音開始を指示することができ
、応答性の良い電子楽器の入力制御装置を実現できる。

〔実　　施　　例］ 以下、図面を参照しながら本発明の実施例につき説明す
る。

（ｍの　Ｌ　１の　　） まず、本発明の実施例の構成を説明する。

金体構成・ 第１図は、本発明の一実施例の全体的な回路構成を示し
ている。本実施例は、電子ギターに本発明を適用したも
のであり、６つの入力端子ｌに入力する各入力波形信号
（以下、単に波形信号と呼ぶ）は、電子ギター本体上に
張設された６本の弦の各々に対応して設けられた、弦の
振動を電気信号に変換するピックアップから検出された
各弦の振動波形を表し、ている。

入力端子１−１〜１−６から入力する各波形信号は、各
ピッチ抽出回路２−１〜２−６に入力する。以下、第１
図では、ピッチ抽出回路２−１についてのみその内部構
成を示して説明を行うが、他のピッチ抽出回路２−２〜
２−６も同様である。

まず、入力端子１−１から入力した第１弦対応の波形信
号はアンプ２０１で増幅された後、ローパスフィルタ（
ＬＰＦ）２０２で高周波成分がカットされて基本波形が
抽出され、最大ピーク検出回路（ＭＡＸ）２０３、最小
ピーク検出回路（ＭＩＮ）２０４とゼロクロス点検出回
路（Ｚｅｒｏ）２０５に与えられる。

ローパスフィルタ２０２は、第２図に示すように各弦の
開放弦のピッチ周波数ｆの４倍の周波数４ｆにカットオ
フ周波数ｒｃが設定されている。

これは、各弦の出力音のピッチ周波数が２オクタ一ブ以
内であることより、サンプリング周波数は「の４倍まで
とればよいことに基づくものである。

最大ピーク検出回路２０３では波形信号の入力開始後の
各最大ピーク点が検出され、該検出パルス信号をインバ
ータ２１４で反転して得た信号が割り込み指令信号ｌＮ
Ｔａ１としてＣＰＵ３に与えられる。他のピッチ抽出回
路２−２〜２−６からも同様の割り込み指令信号ｌＮＴ
ａ２〜ｌＮＴａ６がＣＰＵ３に与えられる。

また、上記最大ピーク検出回路２０３からの検出パルス
信号をインバータ２１４で反転して得た信号がローレベ
ルからハイレベルに変化するタイミングで、後段に接続
されているフリップフロップ２０７がセットされてその
正論理出力Ｑがハイレベルとなり、ゼロクロス点検出回
路２０５の出力をインバータ２１３で反転した出力と上
記正論理出力Ｑのアンド出力が、アンドゲート２１０を
介して割り込み指令信号ｌＮＴｂ１としてＣＰＵ３に与
えられる。他のピッチ抽出回路２−２〜２−６からも同
様の割り込み指令信号ｒＮＴｂ２〜ｌＮＴｂ６がＣＰＵ
３に与えられる。

一方、最小ピーク検出回路２０４では波形信号の入力開
始後の各最小ピーク点が検出され、該検出パルス信号が
割り込み指令信号ｌＮＴｅ１としてＣＰＵ３に与えられ
る。他のピッチ抽出回路２−２〜２−６からも同様の割
り込み指令信号ｌＮＴｃ２〜ｌＮＴｃ６がＣＰＵ３に与
えられる。

更に、上記最小ピーク検出回路２０４からの検出パルス
信号カローレベルからハイレベルに変化するタイミング
で、後段に接続されているフリップフロップ２０８がセ
ットされてその正論理出力Ｑがハイレベルとなり、この
出力とゼロクロス点検出回路２０５の出力とのアンド出
力がアントゲ−１−２１１を介して割り込み指令信号Ｉ
ＮＴｄｌとしてＣＰＵ３に与えられる。他のピッチ抽出
回路２−２〜２−６からも同様の割り込み指令信号ｒＮ
Ｔｄ２〜ＩＮＴｄ６がＣＰＵ３に与えられる。

即ち、最大ピーク点が検出される毎に割り込み指令信号
ｌＮＴａ１〜ｌＮＴａ６がＣＰＵ３に与えられ、逆に、
最小ピーク点が検出される毎に割り込み指令信号ｌＮＴ
ｅ１　＝ＩＮＴｃ６がＣＰＵ３に与えられる。

また、最大ピーク点が検出されてフリップフロップ２０
７がハイレベルになっている時に波形信号が正から負へ
横切ると、割り込み指令信号ｌＮＴｂ１〜ｌＮＴｂ６が
ＣＰＵ３に与えられ、逆に、最小ピーク点が検出されて
フリップフロップ２０８がハイレベルの時に、波形信号
が負から正に変化すると、割り込み指令信号ＩＮＴｄｌ
〜ＩＮＴｄ６がＣＰＵ３に与えられる。

そしてＣＰＵ３では、割り込み指令信号ｌＮＴｂ１〜ｌ
ＮＴｂ６又はＩＮＴｄｌ〜ＩＮＴｄ６を受付けた直後に
、対応するフリップフロップ２０７．２０８に対してク
リア信号ＣＬｂｌ〜ＣＬｂ６又はＣＬｄ　１〜ＣＬｄ６
を発生して、各フリップフロップをリセットする。従っ
て、次に最大ピーク点あるいは最小ピーク点を検出する
まで何度ゼロクロス点を通過しても、フリシブフロップ
２０７．２０８はリセット状態であるので、ＣＰＵ３に
はゼロクロスに基づく割り込みはかからないことになる
。

次に、ＣＰ　ｔＪ　３では、後に詳述するが、発音開始
時に当該弦の振動出力に基づいて割り込み指令信号ｌＮ
Ｔａ１〜ｌＮＴａ６　、ｌＮＴｂ１〜ｌＮＴｂ６　、ｌ
ＮＴｃ１〜ｌＮＴｃ６及びＩＮＴｄｌ−ＩＮＴｄ６が順
次与えられて、各々対応する時間間隔（第１３図り９、
Ｌ２、ｔ３．１．）とが順次求まると、隣りあう時間間
隔がほぼ等しければ、その値に従った音高の楽音を出力
開始するよう周波数ＲＯＭＢ及び音源回路９へ指示する
。

これらの各時間間隔は、後に詳述するように、カウンタ
３０１、最大時メモリ３０２．３０３、最小時メモリ３
０４．３０５を使用して求める。

そして、発音開始後は、上記と同様にして順次求まる時
間間隔Ｄ＋、Ｌ２、Ｌ３、ｔｎ）に従って、発音中の楽
音の周波数を可変制御してゆく。即ち、ＣＰＵ３より上
記各時間間隔のデータが周波数ＲＯＭ４へ送出され、こ
れにより対応する周波数を示す周波数データが音源回路
５に出力されて楽音信号が生成され、サウンドシステム
６より放音出力される。

一方、前記ローパスフィルタ２０２からの波形信号は、
Ａ／Ｄコンバータ２０６に与えられ、その波形レベルに
応じたデジタルデータに変換される。そして、このＡ／
Ｄコンバータ２０６の出力はラッチ２０９にラッチされ
る。このラッチ２０９に対するラッチ信号は、前記フリ
ップフロップ２０７．２０８を入力とするオアゲート２
１２の出力として生成され、最大ピーク点もしくは最小
ピーク点を通過する都度、ラッチ２０９にはそのときの
波形のレベルを示す信号が記憶される。また、上記オア
ゲート２１２からのラッチ信号はＣＰＵ３にも与えられ
る。

ラッチ２０９の出力はＣＰＵ３へ与えられ、発音開始、
停止、更には出力される楽音の放音レベル（音量）等の
制御に使用される。即ち、ＣＰＵ３では、Ａ／Ｄコンバ
ータ２０６からラッチ２０９を介して与えられる波形レ
ベルを示すデータの絶対値が、予め決められた一定値以
上になった時に楽音の発音を開始させ、このデータが一
定値以下になった時に消音指示をして放音を終了させる
。

なお、第１図の実施例では、Ａ／Ｄコンバータ２０６が
、ピッチ抽出回路２−１〜２−６に各々独立に設けであ
るが、１個のＡ／Ｄコンバータを時分割的に使用するこ
とも勿論可能である。

そして、上記最大時メモリ３０２．３０３、最小時メモ
リ３０４．３０５、並びに周波数ＲＯＭ４、音源回路５
が時分割動作することにより、６本の弦に対応する６チ
ヤンネルの楽音生成系が構成されている。

ピーク　　　　　　　ハピーク　　　　　　びゼ第３図
は、第１図の最大ピーク検出回路２０３の具体的な回路
構成を示すものである。

第１図のローパスフィルタ２０２からの楽音信号は、オ
ペアンプ２０３１の十端子（非反転入力端子）に入力さ
れる。オペアンプ２０３１の出力端子は、ダイオードＤ
１のアノード側に接続され、ダイオードＤＩのカソード
側は並列に接続された容量Ｃ及び抵抗Ｒ１を介して接地
されると共に、オペアンプ２０３１の一端子（反転入力
端子）に接続される。

そして、オペアンプ２０３１の出力は抵抗Ｒ２からバッ
ファアンプ２０３２を介して出力され、回出ツノを第１
図のインバータ２１４で反転した信号が、最大ピーク点
検出時の割り込み指令信号ｌＮＴａ　（Ｉ　ＮＴａ　１
〜ｌＮＴａ６）として第１図のＣＰＵ３に与えられる。

今、オペアンプ２０３１の十端子に、第４図（ａ）のよ
うな波形信号が与えられたとすると、容量Ｃは波形レベ
ルが上昇する時に充電され、波形レベルが下降する時に
は放電されるため、第４図■）のような波形がオペアン
プ２０３１の一端子に入力され、波形レベルの上昇の時
のみ、十端子と一端子の差分値が出力され、これをイン
バータ２１４（第１図）で反転した信号が第４図（Ｃ）
に示す割り込み指令信号ｌＮＴａとして第１図のＣＰＵ
３に与えられ、この信号のパルスがローレベルからハイ
レベルに変化するタイミングで割り込み処理が開始され
る。

また、最大ピーク検出回路の他の実施例として、第５図
のような回路でもよい。同図では、第３図の回路と同一
の構成のものには同一の符号が付しである。そして同図
では、第３図のダイオードＤ１とは逆の向きに接続され
たダイオードＤ２があり、また、オペアンプ２０３１の
十端子には、オペアンプ２０３３が接続され、第１図の
ローパスフィルタ２０２からの波形信号は抵抗Ｒ４を介
してオペアンプ２０３３の一端子に入力し、また、一端
子には、オペアンプ２０３３の出力が抵抗Ｒ３を介して
帰還している。

第５図の最大ピーク検出回路の動作は、次の第６図で説
明する最小ピーク検出回路２０４（第１図）の動作とほ
ぼ同じであり、第６図に対して入力側に信号反転のため
のオペアンプ２０３３が接続されているだけであるので
、詳細な説明は省略する。

第６図は、第１図の最小ピーク検出回路２０４の具体的
な回路構成を示すものである。

この最小ピーク検出回路の構成は第３図の最大ピーク検
出回路とほぼ同じであり、ここでも第３図の回路と同一
の構成のものには同一の符号が付しである。そして同図
では、第３図のダイオードＤ１とは逆の向きに接続され
たダイオードＤ２があり、容量Ｃは、第４図（ｄ）に示
すように同図（１））とは逆向きの充放電を繰り返し、
同図（ｅ）に示す信号がバッファアンプ２０３２の出力
として得られ、最小ピーク点検出時の割り込み指令信号
ＩＮＴｂ（ＩＮＴｂｌ〜ｌＮＴｂ６の何れか）として第
１図のＣＰＵ３に与えられる。

第７図は、第１図のゼロクロス点検出回路２０５の具体
的な回路構成を示すものである。

オペアンプ２０５１の十端子には第１図のローパスフィ
ルタ２０２からの楽音信号が与えられ、一端子は接地さ
れる。そして、このオペアンプ２０５１の出力は抵抗Ｒ
５、バッファアンプ２０５２を介して第１図のインバー
タ２１３又はアンドゲート２１１に出力される。

従って、正レベルの波形信号が入力したときは、オペア
ンプ２０５２の出力がハイレベルとなり、負レベルの波
形信号が入力したときには、オペアンプ２０５２の出力
がローレベルとなる。即ち、ゼロクロス点を通過する都
度その出力レベルが反転する。

（本尖血尉夏待作） 上記構成の本実施例の動作について以下に説明する。

基本軌作 第８図は、第１図のＣＰＵ３によって実行されるメイン
動作フローである。なお、以下第８図〜第１２図に示さ
れる動作フローチャートは、ＣＰＵ３が特には図示しな
いＲＯＭに記憶されたプログラムを動作させることによ
り実行される。また、第８図は１本の弦についての処理
のみ示しであるが、６本の各弦についての処理は全く同
じなので、ＣＰＵ３が各々の弦について、第８図の動作
フローを時分割的に実行する。

第８図において、まず、電源が投入されると、ステップ
Ｍ１で初期設定を行った後、ステップＭ２で第１図のＡ
／Ｄコンバータ２０６の値を読み込んで、その絶対値が
一定レベルに達しない限り、楽音の消音状態に維持する
（ステップＭ３−Ｍ４→Ｍ５→Ｍ２の繰り返し）。

そして、何れかの弦が演奏操作され（ピッキングされ）
、ステップＭ３で第１３図（ａ）に示すような一定レベ
ル以上の波形信号がＡ／Ｄコンバータ２０６に入力した
と判別されると、ステップＭ６に進み、既に抽出された
時間間隔Ｌ１とＬ２とが一敗するか否かジャッジする。

しかし、いままだ両持間間隔は検知されていないので、
ステップＭ６ではＮＯの判別をし、Ｍ３の処理へ戻る。

また、後述するように、発音を開始する際には、ステッ
プＭ７に進んで時間間隔１＋　（，Ｌ２）に基づく音高
の楽音を発音開始する。

その後は、ステップＭ３→Ｍ４→Ｍ８へ進み、ステップ
Ｍ８において周波数制御処理を行う。即ち、そのとき検
出された時間間隔Ｌ１、Ｌ２、Ｌ、又はＬ４を周波数Ｒ
ＯＭ４に与え、これにより得られる音高データを音源回
路５に入力させることにより、発音中の楽音の音高を制
御する。

そして、楽音波形レベルが一定レベル以上である限り、
上記発音側１１１１を繰り返す（ステップＭ２→Ｍ３→
Ｍ４→Ｍ８）。

Ａ／Ｄコンバータ２０６の出力レベルが一定値以下にな
ると、ステップＭ５を実行して発音中の楽音を消音する
。

続いて、ある弦に対して弦操作がなされたときの動作を
更に詳述すると以下のようになる。

弦操作によって波形信号が立ち上り、第１３図（ａ）に
示す最初の最大ピーク時点ＭＡＸＩに波形レベルが達す
ると、第１図の最大ピーク検出回路２０３より第１３図
＠）に示すような検出信号のパルスが発生し、インバー
タ２１４を介して第１３図（ｅ）　ニ示す割り込み指令
信号ｌＮＴａ　（ＩＮＴａｌ　−ＩＮＴａ６の何れか）
のパルスが出力される。これによりＣＰＵ３は、割り込
み指令信号ｌＮＴａがローレベルからハイレベルに変化
するタイミングで、第９図の割り込み処理の動作フロー
チャートを実行する。

なお、上記変化と同時に、第１図のフリップフロップ２
０７がセットされ、その正論理出力Ｑが第１３図（ｆ）
のようにハイレベルとなる。この信号の働きについては
、後述する。

第９図の動作フローチャートの実行が開始されると、ま
ず、ステップＡｌにおいて、第１図のカウンタ３０１の
カウント値を読み込む。

次のステップＡ２では、第１３図（ａ）の波形信号が１
波目か否かを判別する。今、波形信号は立ち上がったば
かりで１波目であるためステップＡ５に進む。なお、１
波目か否かの判別方法は後述する。ここでは、フラグａ
に論理値「１」をセットすると共に、第１図の最大時メ
モリ３０２に前記ステップＡｌで読み出したカウンタ３
０１のカウント値をセットする。このフラグａの「１」
は、最大ピーク点が既に検出されたことを示すフラグで
あり、このフラグがクリアされていると、最小ピーク点
が検出されたことを示すことになる。なお、このフラグ
の機能は後述するとおりである。

次に、第１図のゼロクロス点検出回路２０５からの検出
出力が、第１３図（ｄ）に示すように同図のＺｅｒｏｌ
の時点でハイレベルからローレベルに変化すると、イン
バータ２１３の出力がハイレベルとなり、また、第１図
のフリップフロップ２゜７が第１３図（ｆ）のようにハ
イレベルとなっているため、アンドゲート２１ＯよりＣ
ＰＵ３に出力される割り込み指令信号ＩＮＴｂ（ＩＮＴ
ｂｌ〜ｌＮＴｂ６の何れカリが第１３図（匂のようにハ
イレベルに立ち上がる。これにより、ＣＰＵ３は第１０
図の割り込み処理を開始する。

第１Ｏ図の動作フローチャートの実行が開始されると、
まず、ステップＢ１で、第１図のフリップフロップ（Ｆ
／Ｆ）２０７をリセットする。これにより、割り込み指
令信号ｌＮＴｂは、第１３図（掲のようにすぐにローレ
ベルに戻る。これと共に、第１図のカウンタ３０１のカ
ウント値を読み込む。

次にステップＢ２では、第１３図（ａ）の波形信号がｌ
波目か否かを判別する。今、波形信号はまだ立ち上った
ばかりで１波目なので、ステップＢ５に進む。なお、１
波目か否かの判別方法は後述する。ここでは、フラグｂ
に論理値「１」をセットすると共に、第１図の最大時メ
モリ３０３に前記ステップＢｌで読み出しだカウンタ３
０１のカウント値をセットする。このフラグｂの「１」
は、最大ピーク点の次のゼロクロス点が既に検出された
ことを示すフラグであり、このフラグがクリアされてい
ると、最小ピーク点の次のゼロクロス点が検出されたこ
とを示すことになる。なお、このフラグの機能は後述す
るとおりである。

ここで、第１３図（ａ）のような波形信号が入力された
場合は、ゼロクロス点Ｚｅｒｏ２、Ｚｅｒ。

３が検知される都度、第１図のゼロクロス点検出回路２
０５からは同図（ｄ）に示すように反転出力が得られる
。しかしながら、フリップフロップ２０７は前記ステッ
プＢｌにてリセットされており、その正論理出力Ｑはロ
ーレベルとなっているため、何ら割り込み指令信号ｌＮ
Ｔｂのパルスは発生しない。

勿論フリップフロップ２０８もリセットされたままであ
るから、割り込み指令信号ＩＮＴｄのパルスも発生しな
い。

続いて、第１３図（ａ）のＭＩＮＩに示す最小ピーク点
に波形レベルが達すると、今度は第１図の最小ピーク検
出回路２０４より第１３図（ｂ）に示すようなピーク検
出信号が発生し、そのまま第１３図（ハ）に示す割り込
み指令信号ＩＮＴｃ（ＩＮＴｃｌ　〜ｌＮＴｃ６の何れ
か）のパルスとなる。これにより、第１図のＣＰＵ３は
、割り込み指令信号ｌＮＴｃがローレベルからハイレベ
ルに変化するタイミングで、第１１図の割り込み処理の
動作フローチャートを実行する。なお、上記変化と同時
に、第１図のフリップフロップ２０８がセットされ、そ
の正論理出力Ｑが第１３図（ｉ）のようにハイレベルと
なる。この信号の働きについては、後述する。

第１１図の動作フローチャートの実行が開始されると、
まず、ステップＣ１において、第１図のカウンタ３０１
のカウント値を読み込む。

次のステップＣ２では、第１３図（ａ）の波形信号が１
波目か否かを判別する。今、波形信号は依然として１波
目であるためステップＣ５に進む。なお、１波目か否か
の判別方法は後述する。ここでは、フラグａの論理値を
「０」にリセットすると共に、第１図の最小時メモリ３
０４に前記ステップＣＩで読み出したカウンタ３０１の
カウント値をセットする。このフラグａが「０」にリセ
・ノドされることにより最小ピーク点が検出されたこと
が示される。なお、このフラグの機能は後述する。

上記状態に更に続いて、第１図のゼロクロス点検出回路
２０５からの検出出力が、第１３図（ｄ）に示スように
同図のＺｅｒ０４の時点でローレベルからハイレベルに
変化すると、第１図のフリップフロップ２０８が第１３
図（１）のようにハイレベルとなっているため、アンド
ゲート２１１よりＣＰＵ３に出力される割り込み指令信
号ＩＮＴｄ（ＩＮＴｄｌ〜ＩＮＴｄ６の何れか）がハイ
レベルに立ち上がる。これにより、ＣＰＵ３は第１２図
の割り込み処理を開始する。

第１２図の動作フローチャートの実行が開始されると、
まず、ステップＤＩで、第１図のフリップフロップ（Ｆ
／Ｆ）２０８をリセットする。これにより、割り込み指
令信号ＩＮＴｄは、第１３図（ｊ）のようにすぐにロー
レベルに戻る。これと共に、第１図のカウンタ３０１の
カウント値を読み込む。

次にステップＤ２では、第１３図（ａ）の波形信号が１
波目か否かを判別する。今、波形信号はまだ立ち上った
ばかりで１波目なので、ステップＤ５に進む。なお、１
波目か否かの判別方法は後述する。ここでは、フラグｂ
の論理値を「０」にリセットすると共に、第１図の最小
時メモリ３０５に前記ステップＤ１で読み出したカウン
タ３０１のカウント値をセットする。このフラグｂが「
０」にリセットされることにより、最小ピーク点の次の
ゼロクロス点が検出されたことが示される。なお、この
フラグの機能は後述するとおりである。

ここで、第１３図（ａ）の波形信号には表れないが、前
記ゼロクロス点Ｚｅｒｏ２、Ｚｅｒｏ３の場合と同様、
上記状態の後に有効でないゼロクロス点が検知されたと
すると、第１図のゼロクロス点検出回路２０５からは同
図（ｄ）と同様の反転出力が得られる。しかしながら、
フリップフロップ２０８は前記ステップＤＩにてリセッ
トされており、その正論理出力Ｑはローレベルとなって
いるため、何ら割り込み指令信号ＩＮＴｄのパルスは発
生しない。

ここまでの動作において、前記ステップＡ２、Ｂ２、Ｃ
２又はＢ２における１波目か否かの判断は、例えば第１
図のＡ／Ｄコンバータ２０６からの波形レベルデータが
一定以上となった時に、各状態に対応する１波目フラグ
ＦＡ、ＦＢ、ＦＣ及びＦＤを立てる。そして、最初の最
大ピーク点検出時に割り込み指令信号ｒＮＴａが与えら
れた時に第９図のステップＡ２の後ステップＡ５の前に
１波目フラグＦＡをクリアし、最初の最大ピーク点検出
直後のゼロクロス時に割り込み指令信号ｌＮＴｂが与え
られたときに第１０図のステップＢ２の後ステップＢ５
の前に１波目フラグＦＢをクリアする。

更に、最初の最小ピーク点検出時に割り込み指令信号ｌ
ＮＴｃが与えられた時に第１１図のステップＣ２の後ス
テップＣ５の前に１波目フラグＦＣをクリアし、最初の
最小ピーク点検出直後のゼロクロス時に割り込み指令信
号ＩＮＴｄが与えられたときに第１２図のステップＤ２
の後、ステップＤ５の前に１波目フラグＦＤをクリアす
る。そして、ステップＡ２、Ｂ２、Ｃ２及びＢ２で、各
１波目フラグＦＡ、ＦＢ、ＦＣ又はＦＤが立っているが
否かを判別するようにすればよい。

上記状態に続き、第１３図（ａ）のＭＡＸ２に示す最大
ピーク点に到達すると、第１図の最大ピーク検出回路２
０３より再び第１３図（ｂ）に示すような検出信号のパ
ルスが発生し、第１３図（ｅ）に示す割り込み指令信号
ｌＮＴａのパルスが出力され、第９図の割り込み処理の
動作フローチャートが再び実行されると同時に、第１図
のフリップフロップ２゜７の正論理出力Ｑが第１３図（
ｆ）のようにハイレベルとなる。

第９図の動（７フローチヤートの実行が再び開始される
と、まず、ステップＡ１において、第１図のカウンタ３
０１のカウント値を読み込む。

次のステップＡ２では、第１３図（ａ）の波形信号が１
波目か否かを判別するが、今、波形信号は２波になって
いるためステップＡ３に進む。

ここでは、フラグａがｒＱ、か否かを判別する。

フラグａは第１３図（ａ）の例では、直前の最小ピーク
点ＭＩＮＩで「０」にされているため、ステップＡ４に
進む。なお、「０」でない場合については後述する。

ステップＡ４では、１周期前の最大ピーク点ＭＡＸＩで
最大時メモリ３０２にセットした前回のカウント値を読
み出して、前記ステップＡＩで読み出した今回のカウン
ト値から減算し、第１３図（ｅ）に示される時間間隔デ
ータ１．を計算する。

これに続くステップＡ５では、フラグａに論理値「１」
をセットして最大ピーク点が検出されたことを示すと共
に、第１図の最大時メモリ３０２に前記ステップＡＩで
読み出しだカウンタ３０１のカウント値をセットする。

続く、ゼロクロス点Ｚｅｒｏ５、最小ピーク点ＭＩＮ２
及びゼロクロス点Ｚｅｒｏ８に対応して、前記ゼロクロ
ス点ＺｅｒｏＬ最小ピーク点ＭｌＮ１及びゼロクロス点
Ｚｅｒｏ４の場合と全く同様にして、割り込み指令信号
［ＮＴｂ、ｌＮＴｃ及びＩＮＴｄが出力され、第１Ｏ図
〜第１２図の各動作フローチャートが実行される。そし
て、前記第９図のＡ２−Ａ３→Ａ４−Ａ３の処理と同様
に、Ｂ２−Ｂ５→Ｂ４→Ｂ５、Ｃ２→Ｃ３→Ｃ４→Ｃ５
及びＤ２−Ｄ　３−Ｄ　４−Ｄ　５の処理が実行され、
第１図の最大時メモリ３０３、最小時メモリ３０４及び
最大時メモリ３０５を用いて、第１３図（樽、（ハ）及
び（ｊ）に示される各時間間隔データｔ２、ｔ：ｌ及び
Ｌ４が計算される。

なお、ゼロクロス点Ｚｅｒｏ６及びＺｅｒｏ７は、前記
ゼロクロス点Ｚ　ｅ　ｒ　ｏ　、２及びＺｅｒｏ３の場
合と同様にして無視される。

上記動作において、２回目の最大ピーク点直後のゼロク
ロス点Ｚｅｒｏ５の検出後、初めて第８図のメイン動作
フローに戻り、ステップＭ３に続けてステップＭ６を実
行する。ここで、上記時間データｔ１とＬ２とが所定の
許容範囲内で一致しているときは、ステップＭ６の判別
はＹＥＳとなり、ステップＭ７において、時間間隔Ｌ２
の長さに対応する周波数の楽音を、第１３回虫）のよう
に発音開始する。

そして、もし時間間隔ｔ１とＬ２が所定の許容範囲内で
不一致で、ステップＭ６の判別がＮＯとなった場合は、
発音を開始せず、次の割り込み処理を待って行う。即ち
、割り込み処理によりＬ２に続いて検出される時間間隔
Ｌ３とその直前の時間間隔Ｌ２とが略一致するか否かを
再びステップＭ６で判別し、ＹＥＳならばステップＭ７
に進んで、当該音高の楽音の発音を指示するようになる
。

そして１．それ以後は、順次検出される隣接する時間間
隔Ｄ＋と１．ｚ、　１２とＬ３、Ｌ３とｔ４、Ｌ４と１
．）を求めて、必要に応じて周波数変更の処理を行う。

これにより、弦の演奏操作に対応して入力する波形信号
の周波数変化に応答することができる。

なお、第１３図の例では、波形信号が最初に立ち上がる
、即ちゼロレベルから振幅値が正方向に増加して入力さ
れる場合であったが、波形信号が最初に立下る、即ちゼ
ロレベルから振幅値が負方向に増加する場合も同様な動
作をする。この場合は、最初に第１図の最小ピーク検出
回路２０４が働いて割り込み指令信号ｌＮＴｃが最初に
ＣＰＬＪ３に入力し、その後は、割り込み指令信号ＩＮ
Ｔｄ、ｌＮＴａ、ｌＮＴｂの順にＣＰＵ３に入力する。

従って、ＣＰＵ３では、第１１図、第１２図、第９図、
第１０図の動作フローが順に実行されることになる。そ
れ以後も同様である。これにより、計算される時間間隔
は、Ｅ３、Ｌ４、ｔ、、　ｔｚの順になり、第８図のメ
イン動作フローのステップＭ６では、ｒＬ、＃Ｌ、Ｊの
代わりにｒｔｉ＃ｔ４」が判別されることになる。

以上の説明かられかるように、本実施例ではゼロクロス
点間の時間間隔のみならず、最大ピーク点間の時間間隔
及び最小ピーク点間の時間間隔も計算しているため、波
形信号の立ち上がりから早い時点で発音開始を指示でき
、特に波形信号のピッチ周期が長く低い音高の楽音を発
音する場合に、応答性の良い電子楽器を実現できる。

第１５図に、本実施例と従来例とを比較した図を示す。

なお、従来例としては、前記「従来の技術」の項で説明
した第２の従来例を示しである。

同図では、正弦波に近い波形信号を基準として説明する
。

まず、上側の’Ｉ’＋、Ｔｚ等で示される時間間隔は、
第２の従来例において最大ピーク点ＭＡＸ　ＩＭＡＸ２
間及び最小ピーク点Ｍ　Ｉ　Ｎ　１−Ｍ　Ｉ　Ｎ２間等
の時間間隔を計測することにより得られるものである。

また、下側のむ２、Ｌ２、し、及びＬ４等示される時間
間隔は、本実施例において、最大ピーク点ＭＡＸＩ−Ｍ
ＡＸ２間、最大ピーク点直後のゼロクロス点Ｚｅｒｏｌ
−Ｚｅｒｏ３間、最小ピーク点ＭＩＮＩ−ＭＴＮ２間、
及び最小ピーク点直後のゼロクロス点Ｚｅｒｏ２−Ｚｅ
ｒｏ４間等の時間間隔を計測することにより得られるも
のである。

同図の場合、第２の従来例では、波形信号の入力開始時
点から最初に検出される２つの時間間隔Ｔ＋　とＴ２が
略一致した時点（ＭＩＮ２）で、楽音の発音開始が指示
される。この時点は、入力開始時点から略１．７５ピッ
チ周期だけ経た時点である。これに対して、本実施例で
は、波形信号の入力開始時点から最初に検出される２つ
の時間間隔Ｌ１とｔ２が略−敗した時点（Ｚｅｒｏ３）
で、楽音の発音開始が指示される。この時点は、入力開
始時点から略１．５ピッチ周期だけ経た時点である。こ
のように本実施例では、従来例より更に早い時点で楽音
の発音開始を指示できる。

゛　ノテｅ″Ｉｌ、の重 次に、本実施例においては、前記第９図又は第１１図の
フラグａ及び第１Ｏ図又は第１２図のフラグｂの機能に
より、倍音成分を含むような異常な波形信号が入力して
も、誤った時間間隔が検出されてしまうのを防ぐことが
できる。この動作を、第１４図を例に説明する。なお、
第１４図は、楽音発音中の動作例を示すため、第１３図
（２）に対応するタイミングは図示していない。

第１４図（ａ）のような倍音成分を含む波形信号が入力
した場合、第１図の最大ピーク検出回路２゜３は、１ピ
ッチ周期内に２つある最大ピーク点ＭＡＸＩとＭＡＸ２
を第１４図（ロ）のように連続して検出してしまい、こ
れにより第１４図（ｅ）のように割り込み指令信号ｌＮ
Ｔａが連続して出力される（その間に割り込み指令信号
ｌＮＴｂが出力されない）。

これにより、第９図の動作フローが連続して実行される
が、このような場合には、まず、最大ピーク点ＭＡＸＩ
の検出時点で実行される第９図のステップＡ５で、フラ
グａが「１」にセットされるため、次の最大ピーク点Ｍ
ＡＸ２の検出時点で実行されるＭ９図のステップＡ３の
判別結果はＮ。

となり、周期計算は実行されない。従って、最大ピーク
点ＭＡＸ２とＭＡＸＩとの差として、誤ったピッチ周期
の時間圃隔が検出されてしまうのを防ぐことができる。

なお、正常な波形信号の場合は、既に説明したように第
１１図のステップＣ５でフラグａが「０」に戻されるた
め、第９図のステップＡ３の判別結果はＹＥＳとなって
、周期計算が行われる。最大ピーク点ＭＡＸ３とＭＡＸ
４の場合も全く同様である。

また、第１４図（ａ）の波形信号の場合、第１図のゼロ
クロス点検出回路２０５、フリップフロップ２０７、イ
ンバータ２１３及びアンドゲート２１０を介して、ゼロ
クロス点ＺｅｒｏｌとＺｅｒ。

３に対応する割り込み指令信号ｌＮＴｂも、第１４図（
＠（同図（ｄ）及び（ｆ）も参照）のように連続して出
力されてしまう（その間に割り込み指令信号ＴＮＴｄが
出力されない）。これにより、第１０図の動作フローが
連続して実行されるが、このような場合には、まず、ゼ
ロクロス点Ｚｅｒｏｌの検出時点で実行される第１０図
のステップＢ５で、フラグｂが「１」にセットされるた
め、次のゼロクロス点Ｚｅｒｏ３の検出時点で実行され
る第９図のステップＢ３の判別結果はＮＯとなり、周期
計算は実行されない。従って、ゼロクロス点Ｚｅｒｏ３
とＺｅｒｏｌとの差として、誤ったピッチ周期の時間間
隔が検出されてしまうのを防ぐことができる。

なお、正常な波形信号の場合は、既に説明したように第
１２図のステップＤ５でフラグｂが「Ｏ」に戻されるた
め、第１０図のステップＢ３の判別結果はＹＥＳとなっ
て、周期計算が行われる。ゼロクロス点Ｚｅｒｏ５とＺ
ｅｒｏ７の場合も全く同様である。

一方、倍音成分が最小ピーク点として表れた場合にも、
第１１図のステップＣ３と０５及び第１２図のステップ
Ｄ３とＤ５によって全く同様の動作が実行され、誤った
ピッチ周期の時間間隔が検出されてしまうのを防ぐこと
ができる。

皿ｑ実施■ 上記実施例においては、第８図のステップＭ８では、そ
の時点で計算されている時間間隔のデータに基づく音高
で楽音の周波数制御が行われるようにしたが、ここでの
処理として、発音開始後は例えば前回の記憶されている
時間間隔のデータと今回上た時間間隔のデータとの平均
値をとって出力するようにしてもよい。

また、前回との時間間隔のデータ差が大きい場合例えば
２０％以上の差があれば、前回のものを出力するように
してもよい。

以上のような制御により、楽音の周波数の安定化が図れ
る。

また、上記実施例では、第９図〜第１２図のステップＡ
４、Ｂ４、Ｃ４及びＤ４にて周期計算をし、この周期計
算に基づく発音制御や楽音周波数の制御は第８図のメイ
ン動作、フロー内のステップＭ７もしくはＭ８で行って
いるが、この処理は各割り込み処理中に行うようにして
、応答性を更に早めるようにしてもよい。

更に、上記実施例においては、本発明を電子ギターに適
用したものであったが、必ずしもそれに限られるもので
はなく、マイクロフォン等から入力される音声信号ある
いは電気的振動信号からピッチ抽出を行って、原音声信
号とは別の音響信号を、対応するピッチもしくは音高周
波数にて発生するシステムであれば、どのような形態の
ものであってもよい。具体的には、鍵盤を有するもの例
えば電子ピアノ、管楽器を電子化したもの、弦楽器、例
えばバイオリンや琴などを電子化したものにも同様に適
用できる。

〔発明の効果〕

本発明によれば、ピッチ検出手段が、立ち上がり検出手
段により前記入力波形信号の立ち上がり時点が検出され
た後、該入力波形信号から１ピッチ周期あたり少なくと
も３つのピッチ周期データを検出できるため、入力波形
信号が入力開始してから実際に楽音の発音が開始される
までの時間を短縮でき、応答性を向上させ、自然な演奏
操作を実現することが可能となる。

【図面の簡単な説明】

第１図は、本発明の実施例の構成図、 第２図は、ローパスフィルタのカットオフ周波数の説明
図、 第３図は、最大ピーク検出回路の構成図、第４図は、最
大ピーク検出回路と最小ピーク検出回路の動作タイミン
グチャート、 第５図は、最大ピーク検出回路の他の実施例の構成図、 第６図は、最小ピーク検出回路の構成図、第７図は、ゼ
ロクロス点検出回路の構成図、第８図は、メイン動作フ
ローチャート、第９図は、最大ピーク点検出時の割り込
み処理の動作フローチャート、 第１０図は、最大ピーク点後のゼロクロス点検出時の割
り込み処理の動作フローチャート、第１１図は、最小ピ
ーク点検出時の割り込み処理の動作フローチャート、 第１２図は、最小ピーク点後のゼロクロス点検出時の割
り込み処理の動作フローチャート、第１３図（ａ）〜（
ト）は、本実施例の基本動作タイミングチャート、 第１４図（ａ）〜（ｊ）は、異常波形入力時の動作タイ
ミングチャート、 第１５図は、本実施例と従来例とを比較した図である。 ２−１〜２−６・・・ピッチ抽出回路、３・・・ＣＰ　
Ｕ。 ４・・・周波数ＲＯＭ、 ５・・・音源回路、 ６・・・サウンドシステム、 ２０１・・・アンプ、 ２０２・・・ローパスフィルタ（ＬＰＦ）、２０３・・
・最大ピーク検出回路（ＭＡχ）、２０４・・・最小ピ
ーク検出回路（ＭＩＮ）、２０５・・・ゼロクロス点検
出回路 （Ｚｅｒｏ） ２０６・・・Ａ／Ｄコンバータ、 ２０７．２０８・・・フリップフロップ、２０９・・・
ラッチ、 ２１０．２１１・・・アンドゲート、 ２１２・・・オアゲート、 ２１３．２１４・・　・インバータ、 ３０１・・・カウンタ、 ３０２．３０３・・・最大時メモリ、 ３０４．３０５・・・最小時メモリ。

Claims (2)

【特許請求の範囲】
1. （１）入力波形信号から抽出されるピッチ周期データに
   基づいて、内部又は外部に接続された音源手段から発音
   される楽音の発音制御を行う電子楽器の入力制御装置に
   おいて、 前記入力波形信号の立ち上がり時点を検出する立ち上が
   り検出手段と、 該立ち上がり検出手段により前記入力波形信号の立ち上
   がり時点が検出された後、該入力波形信号から１ピッチ
   周期あたり少なくとも３つのピッチ周期データを検出す
   るピッチ検出手段と、前記入力波形信号の立ち上がり時
   点から前記ピッチ検出手段で順次検出されるピッチ周期
   データのうち、少なくとも２つの連続するピッチ周期デ
   ータの差が所定の閾値以下であると判別された最初のピ
   ッチ周期データに基づいて楽音の発音開始を指示する発
   音開始指示手段と、 を有することを特徴とする電子楽器の入力制御装置。
2. （２）前記ピッチ検出手段は、前記立ち上がり検出手段
   により前記入力波形信号の立ち上がり時点が検出された
   後、該入力波形信号から、 各ピッチ周期毎に１つの有効な最大値の位置を検出して
   １ピッチ周期前の最大値の位置との間隔として第１のピ
   ッチ周期データを検出し、 各ピッチ周期毎に前記最大値の検出後の最初のゼロクロ
   ス点の位置を検出して１ピッチ周期前の前記最大値の検
   出後の最初のゼロクロス点の位置との間隔として第２の
   ピッチ周期データを検出し、各ピッチ周期毎に１つの有
   効な最小値の位置を検出して１ピッチ周期前の最小値の
   位置との間隔として第３のピッチ周期データを検出し、 各ピッチ周期毎に前記最小値の検出後の最初のゼロクロ
   ス点の位置を検出して１ピッチ周期前の前記最小値の検
   出後の最初のゼロクロス点の位置との間隔として第４の
   ピッチ周期データを検出することを特徴とする請求項１
   記載の電子楽器の入力制御装置。