JPH02219214A - Soi膜の形成方法 - Google Patents

Soi膜の形成方法

Info

Publication number
JPH02219214A
JPH02219214A JP4127689A JP4127689A JPH02219214A JP H02219214 A JPH02219214 A JP H02219214A JP 4127689 A JP4127689 A JP 4127689A JP 4127689 A JP4127689 A JP 4127689A JP H02219214 A JPH02219214 A JP H02219214A
Authority
JP
Japan
Prior art keywords
film
thin film
exposed surface
amorphous silicon
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4127689A
Other languages
English (en)
Other versions
JP2762097B2 (ja
Inventor
Kiyoshi Yoneda
清 米田
Junichi Sano
純一 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1041276A priority Critical patent/JP2762097B2/ja
Publication of JPH02219214A publication Critical patent/JPH02219214A/ja
Application granted granted Critical
Publication of JP2762097B2 publication Critical patent/JP2762097B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、単結晶シリコン基板とに絶縁膜を形成し、さ
らにこの絶縁膜上に単結晶シリコン膜を成長させてSO
I C5ilicon On In5ulator)膜
を形成するSOI膜の形成方法に関する。
〔従来の技術〕
一般に、SOI膜は、集積回路の高速化、高密度化を図
れるだけでなく、ソフトエラーやラッチアップを防ぐこ
とが可能であり、信頼性の向上を図れるという優れた特
徴を有するため、集積回路。
特に3次元回路素子の材料として注目され、近年盛んに
研究開発が進められている。
ところで、このようなSOI膜を形成する技術として、
例えば結晶性絶縁膜上に単結晶シリコンを気相エピタキ
シャル成長させる方法やレーザアニルによる再結晶化法
或いは固相エピタキシャル成長(以下SPEという)法
などがあり、このうちSPE法は、比較的低温でSOI
膜の形成が可能であるため、3次元回路素子の形成技術
として研究が行われている。
そして、このSPE法によりSOX膜を形成する方法を
簡単に説明すると、単結晶シリコン基板(以下Si基板
という)上に絶縁膜として例えば酸化シリコン[510
2)膜を形成し、このS io2膜の一部を除去してS
i基板に露出面を形成し、5iOz膜上及びこの露出面
上に非晶質シリコン(以下a−5iという)薄膜を形成
したのち、約600℃でアニールし、露出面上では縦方
向の5PE(以下V−5PEという)。
S i02膜上では横方向の5PE(以下L−3PEと
いう)により、a−3i薄膜を単結晶化し、SOX膜を
形成するものである。
しかし、この場合、V−5PEがSi基板の露出面をシ
ートとして進行し、このときS ioz膜とSi基板の
露出面との段差が大きいため、この段差部分で残留応力
が発生し、S iOzとsl’の界面に歪が生じ、L−
3PEのファセットが形成されて成長が妨げられ、十分
なL−8PE距離が得られないという不都合が生じる。
そこで従来、このような不都合を解消する手法として、
81基板の露出面上に単結晶Siのシートを予め形成す
る方法が提案されており、この方法(こよるSOX膜の
形成は第4図に示す手順によってなされる。
即ち、第4図(a)に示すように、51基板ill上に
3102膜(2)をパターン形成し、Si基板f1+の
露出面(3)を形成し、同図(b)に示すように、51
02膜(2)上及び露出面(3)上にa−5i薄膜(4
)を形成し、同図(C)に示すように、1〜1.5時間
程度のアニールを行い、露出面(3)上のa−8i薄膜
(4)をV−3pF、により単結晶化してシート部(5
)を形成したのち、同図(d) iこ示すようにa−5
1薄膜(4)を選択エツチングにより除去する。
つぎに、第4図(e)に示すように、S iOz膜(2
)上及びシート部(5)上にa−5i薄膜(6)を形成
し、同図(f)に示すように、このa−5l薄膜(6)
に活性不純物であるリンCP) kイオン注入したのち
、同図(g)に示すように、アニールを行ってa−31
薄膜(6)をL−8PEにより単結晶化し、単結晶S1
薄膜(以下C−5l薄膜という) (6)’を形成し、
SOX膜を形成する。
このように、Si基板(1)の露出面(3)上に予め単
結晶Siのシート部(5)を形成することによって、5
iOz膜(2)が数μmと厚い場合であっても、V−8
PE工程で従来のような残留応力が発生することがなく
、L−5PEのファセットの形成も抑えられ、L−5P
E距離の拡大を図ることができ、大面積のc−5i薄膜
(6)′を得ることが可能となる。
〔発明が解決しようとする課題〕
従来の場合、Si基板(1〕の露出面+31上のa−5
i薄膜(4)をV−5PHにより単結晶化してシート部
(5)を形成するため、シート部(5)のS iOz膜
(2)の段差部上に凸状の盛り上がりが生じ、この盛り
上がりによってSol膜の平坦性が損われ、積層構造の
3次元回路素子を作製する上で大きな支障となり、良好
な素子を作製することができないという問題点がある。
本発明は、前記の点に留意してなされ、平坦性の優れた
501膜を形成できるようにし、良好な3次元回路素子
の作製を可能にすることを目的とする。
〔課題を解決するための手段〕
前記目的を達成するために、本発明のSOX膜の形成方
法では、単結晶シリコン基板とに絶縁膜を形成し、前記
絶縁膜の一部を除去して前記基板に露出面を形成し、前
記絶縁膜上及び前記露出面上に第1の非晶質シリコン薄
膜を形成し、前記第1の非晶質シリコン薄膜の表層部に
アルゴン、ネオン、酸素、窒素などの不活性不純物をイ
オン注入したのち、前記露出面上の前記第1の非晶質シ
リコン薄膜を固相エピタキシャル成長法をこより単結晶
化し、前記露出面上に単結晶シリコンのシート部を形成
し、選択エツチングにより前記シート部を残して前記第
1の非晶質シリコン薄膜を除去し、前記絶縁膜上及び前
記シート部上に%2の非晶質シリコン薄膜を形成し、前
記第2の非晶質シリコン薄膜にリンをイオン注入したの
ち、前記第2の非晶質シリコン薄膜を固相エピタキシャ
ル成長法により単結晶化することを特徴としている。
〔作用〕
以上のような構成において、第1の非晶質シリコン薄膜
の表層部にアルゴン、ネオン、酸素、窒素などの不活性
不純物をイオン注入したのち、露出面上の第1の非晶質
シリコン薄膜をV−3PEにより単結晶化してシート部
を形成したため、シト部に従来のような盛り上がりの生
じることが防止され、平坦性の優れたSOI膜が形成さ
れる。
ところで、非晶質シリコンに不活性不純物をイオン注入
すると、例えばJournal of Applied
Physics 、 Vol ・43 、 No −1
0,0ctorber 1977、P4241−424
6において、非晶質シリコンのアニールの際、再結晶化
率の抑制効果が得られることが報告され、Journa
l of Vacuum 5cience Techn
ology 、 1515)。
5ept、10ct、 1978 、 P1656−1
661では、不活性不純物のイオン注入によって、a−
3lの注入領域中に気泡の存在が認められ、600°C
のアニールを行っても、注入領域中では約200大のS
iの微結晶粒の堆積が見られるだけで、再結晶化が強く
抑制されることが報告されている。
これらの結果から、不活性不純物のイオン注入によって
、第1の非晶質シリコン薄膜の表層部が微結晶化し、そ
の後アニールによって単結晶化しても、露出面上の第1
の非晶質シリコン薄膜の上方への単結晶化の進行が微結
晶の表層部によって抑えられるため、露出面上の単結晶
シリコンのシト部の盛り上がりの防止が可能となる。
〔実施例〕
実施例についてi1図ないし第3図を参照して説明する
まず、第1図(a)に示すように、第4図の場合と同様
に、(100) Sl基板(7)上に、ウェット法によ
り絶縁膜としての厚さ1μmのS ioz膜(8)を形
成し、これを(100)方向にパターニングし、溝(9
)を形成して31基板(7)の露出面(10)を形成す
る。
つぎに、5 X 1O−7Torrの高真空中でsi基
板(7)ヲ800°Cに加熱し、1503CCM、分圧
55mTo r rのArガスを通流し、31基板(7
)に−50Vの直流バイアスをかけ、1 a、56 M
Hz s 70’Wの高周波を印加しテArイオンを生
成し、ArイオンのスパッタリングによりSi基板i7
) 、 5i02膜(8)の表面を5分間クリーニング
し、その後Arガス、高周波、直流バイアスを止め、S
i基板(7)を550°Cまで降温し、5iH4(モノ
シラン)ガスを200SCCMの流量で流し、第1図(
1))に示すように、5i02膜(8)上及び露出面皿
上に第1の非晶質シリコン薄膜(以下第1のa−3i薄
膜という)(11)を堆積形成する。
なお、S iH4ガスの分圧を6”rorrとし、堆積
速度を200人/minで、1時間の堆積を行い、厚さ
1.2μmの第1のa−5i薄膜(1すを形成する。
そして、第1図(c)に示すように、第1のa−5i薄
膜(1りの表層部にArのイオン注入を行い、このとき
のイオン注入条件は、 ところで、Arイオンの注入深さは第2図に示すようを
こなり、ピーク濃度はほぼ3×1020(cln−3)
であり、第1のa−3i薄膜(II)の表面から約35
0OAの深さまでほぼ均一に注入されることがわかる。
つぎに、Arイオンの注入後、N2雰囲気中において約
600°Cで2時間のアニールを行い、第1図(d)に
示すように、露出面(10)上の第1のa−8i薄膜(
11)をV−8PHにより単結晶化し、露出面(IO)
上に単結晶Siのシート部(12)を形成する。
このとき、アニール時間とV−8PE距離との関係は第
3図(こ示すようになり、2時間のアニールで0.9μ
mのV−3PE距離が得られる。
さらに、V−5PEの終了後、酢酸 フッ酸 硝酸、水
−160: 70 : 4.5 、10の割合のエツチ
ング液ヲ用い、約10分間のエツチングにより、第1図
(e)に示すように、S io2膜(8)上の第1のa
−5i薄膜(11)及びArイオン注注入−を除去し、
充分に洗浄したのち、同図(a)のArイオンのスパッ
タクリーニングと同じ条件でクリーニングを行い、その
後同図(f)に示すように、550°Cの基板温度で8
102膜(8)上及びシト部(12)上に厚さ3000
 ’hの第2の非晶質シリコン薄膜(以下第2のa−8
i薄膜という) (+3)を形成する。
つぎに、第1図(g)に示すように、第2のと51薄膜
(13)に活性不純物であるPをイオン注入し、こので
あり、その後600℃でアニールを行い、同図(h)に
示すように、第2のa−8i薄膜θ3)をL−8PHに
より単結晶化して単結晶S1薄膜(以下c−3i薄膜と
いう) (14+を形成し、soi膜を形成する。
このように、第1のa−3i薄膜(11)の表層部に不
活性不純物をイオン注入することをこより、@1のa−
si薄膜(11)の表層部が微結晶化し、この表層部に
よってV−3PHの進行を抑えることができるため、そ
の後露出面(10)上の第1のa−8i薄膜(1りをV
−3PEにより単結晶化してシート部(12)を形成し
ても、シト部(12)に従来のような盛り上がりが生じ
ることを防止でき、従来より平坦性の優れたSOI膜を
形成することができ、2層以上の積層構造の良好な3次
元回路素子の作製が可能になる。
また、露出面(10j上に予め平坦なシート部(12)
を形成するため、従来の場合と同様、残留応力の発生を
FJ止でき、L−3PEのファセットの形成を抑制でき
、L−5PE距離の拡大を図ることが可能となり、例え
ば1μmの厚さのS io2膜(8)上に形成したC−
3i薄膜(14)のL−3PE距離として、従来と同程
度の20μmを達成することができ、大面積のc−5i
薄膜(I4)の形成が可能となる。
〔発明の効果〕
本発明は、以北説明したように構成されているので、以
下に記載する効果を奏する。
第1の非晶質シリコン薄膜の表層部にアルゴン。
ネオン、酸素、窒素などの不活性不純物をイオン注入し
たのち、露出面上の第1の非晶質シリコン薄膜をV−5
PEにより単結晶化してシート部を形成したため、シー
ト部(こ従来のような盛りとがりが生じることを防止で
き、平坦性の優れたSol膜を形成することができ、2
層以上の積層構造の良好な3次元回路素子を作製するこ
とが可能となる。
【図面の簡単な説明】
第1図ないし%3図は本発明のSOI膜の形成方法の1
実施例を示し、第1図(a)〜(h)は形成工程を示す
断面図、第2図は注入深さとAr+濃度との関係図、第
3図はアニール時間とV−5PE距離との関係図、第4
図(a)〜(g)は従来例の形成工程を示す断面図であ
る。 (7)−・51基板、+8) −S I02膜、(10
)・露出面、(ll)−第1のa−8i薄膜、(121
シート部、(+3)−第2のa−5i薄膜、(14)・
・・c−5i薄膜。

Claims (1)

    【特許請求の範囲】
  1. (1)単結晶シリコン基板上に絶縁膜を形成し、前記絶
    縁膜の一部を除去して前記基板に露出面を形成し、前記
    絶縁膜上及び前記露出面上に第1の非晶質シリコン薄膜
    を形成し、前記第1の非晶質シリコン薄膜の表層部にア
    ルゴン、ネオン、酸素、窒素などの不活性不純物をイオ
    ン注入したのち、前記露出面上の前記第1の非晶質シリ
    コン薄膜を固相エピタキシャル成長法により単結晶化し
    、前記露出面上に単結晶シリコンのシート部を形成し、
    選択エッチングにより前記シート部を残して前記第1の
    非晶質シリコン薄膜を除去し、前記絶縁膜上及び前記シ
    ート部上に第2の非晶質シリコン薄膜を形成し、前記第
    2の非晶質シリコン薄膜にリンをイオン注入したのち、
    前記第2の非晶質シリコン薄膜を固相エピタキシャル成
    長法により単結晶化することを特徴とするSOI膜の形
    成方法。
JP1041276A 1989-02-20 1989-02-20 Soi膜の形成方法 Expired - Fee Related JP2762097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1041276A JP2762097B2 (ja) 1989-02-20 1989-02-20 Soi膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1041276A JP2762097B2 (ja) 1989-02-20 1989-02-20 Soi膜の形成方法

Publications (2)

Publication Number Publication Date
JPH02219214A true JPH02219214A (ja) 1990-08-31
JP2762097B2 JP2762097B2 (ja) 1998-06-04

Family

ID=12603922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1041276A Expired - Fee Related JP2762097B2 (ja) 1989-02-20 1989-02-20 Soi膜の形成方法

Country Status (1)

Country Link
JP (1) JP2762097B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60152018A (ja) * 1984-01-20 1985-08-10 Agency Of Ind Science & Technol 半導体薄膜結晶層の製造方法
JPS6158879A (ja) * 1984-08-29 1986-03-26 Nec Corp シリコン薄膜結晶の製造方法
JPS62239520A (ja) * 1986-04-11 1987-10-20 Nec Corp Soi膜の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60152018A (ja) * 1984-01-20 1985-08-10 Agency Of Ind Science & Technol 半導体薄膜結晶層の製造方法
JPS6158879A (ja) * 1984-08-29 1986-03-26 Nec Corp シリコン薄膜結晶の製造方法
JPS62239520A (ja) * 1986-04-11 1987-10-20 Nec Corp Soi膜の形成方法

Also Published As

Publication number Publication date
JP2762097B2 (ja) 1998-06-04

Similar Documents

Publication Publication Date Title
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
US5767020A (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JPH05175469A (ja) 半導体基材の作製方法
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
US7910455B2 (en) Method for producing SOI wafer
CA2059368C (en) Method of producing semiconductor substrate
US6254794B1 (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JPH02191320A (ja) 結晶物品及びその形成方法
JPH0475649B2 (ja)
JPH04346418A (ja) 半導体基材の作製方法
JP2762097B2 (ja) Soi膜の形成方法
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JP2762103B2 (ja) Soi膜の形成方法
JP2756320B2 (ja) 結晶の形成方法
JP2755653B2 (ja) Soi構造の形成方法
JPH04206932A (ja) 半導体装置及びその製造方法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JP2698147B2 (ja) Soi構造の形成方法
JPH02105517A (ja) 半導体装置の製造方法
JPS59134819A (ja) 半導体基板の製造方法
JPS61295624A (ja) 半導体基板の製造方法
JPH07183372A (ja) 半導体基板の作成方法
JPH07211602A (ja) 半導体基体の製造方法
JP2664460B2 (ja) Soi薄の製造方法
JPH02302024A (ja) 固相エピタキシャル成長方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees