JPH02219466A - サイリスタ装置の制御回路 - Google Patents
サイリスタ装置の制御回路Info
- Publication number
- JPH02219466A JPH02219466A JP3491089A JP3491089A JPH02219466A JP H02219466 A JPH02219466 A JP H02219466A JP 3491089 A JP3491089 A JP 3491089A JP 3491089 A JP3491089 A JP 3491089A JP H02219466 A JPH02219466 A JP H02219466A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- pulse
- phase control
- control device
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はサイリスタ整流器の位相制御装置に関するもの
で、特にその信頼性を考慮した位相制御装置に関するも
のである。
で、特にその信頼性を考慮した位相制御装置に関するも
のである。
（従来の技術）
サイリスタ整流器は交流電源を制御整流して直流負荷へ
の供給電力を制御する目的で広い産業分野で応用されて
いる。
の供給電力を制御する目的で広い産業分野で応用されて
いる。
サイリスタ整流器の出力電力を制御するためには、交流
電源電圧の位相角と同期したサイリスタ点弧パルスを発
生する位相制御装置が用いられるが、高い信頼性が求め
られる場合は位相制御装置の２重化が行なわれている。
電源電圧の位相角と同期したサイリスタ点弧パルスを発
生する位相制御装置が用いられるが、高い信頼性が求め
られる場合は位相制御装置の２重化が行なわれている。
これは、２個の位相制御装置のうち一方を常用系、他方
を待機系とし、通常時は常用系を使用し、常用系が故障
した場合は待機系に切り替えるものである。
を待機系とし、通常時は常用系を使用し、常用系が故障
した場合は待機系に切り替えるものである。
第６図に従来用いられていた２重化した位相制御装置の
構成図を示す。サイリスタ整流器１は三相交流電源２を
制御整流して負荷３へ直流電力を供給するものであり、
６個のサイリスタ素子１ｕ。
構成図を示す。サイリスタ整流器１は三相交流電源２を
制御整流して負荷３へ直流電力を供給するものであり、
６個のサイリスタ素子１ｕ。
ｌｖ、１ｗ、１ス、ｌｙ、ｌｚにより三相均一ブリッジ
結線されている。制御表Ｗ４は負荷３へ供給する直流電
力を制御する目的で設けられ、位相制御装置５ａ、５ｂ
に対して位相制御指令θＳを与える。
結線されている。制御表Ｗ４は負荷３へ供給する直流電
力を制御する目的で設けられ、位相制御装置５ａ、５ｂ
に対して位相制御指令θＳを与える。
位相制御装置５ａは位相検出部６ａ、比較部７ａ、パル
ス幅限定部８ａから成る。位相検出部６ａは三相交流電
源２の電圧位相を検出して、サイリスタ素子ｌｕ、ｌｖ
、１ｗ、ｌｘ、ｌｙ、ｌｚに対応した、すなわち６０°
づつ位相差のある位相角信号ｏｕ＆＋ θＶａ＋θＶａ
＋ θＸａ＋ θｙａｔ θ２ａを出力し、比較
部７ａは位相角信号θｕａと位相制御指令Ｏ５を比較し
て、位相角信号θｕａが上回った時に有効なパルス出力
条件Ｆ’ｕａを出力し、位相角信号θ１．θｖａ、θｘ
ａ。
ス幅限定部８ａから成る。位相検出部６ａは三相交流電
源２の電圧位相を検出して、サイリスタ素子ｌｕ、ｌｖ
、１ｗ、ｌｘ、ｌｙ、ｌｚに対応した、すなわち６０°
づつ位相差のある位相角信号ｏｕ＆＋ θＶａ＋θＶａ
＋ θＸａ＋ θｙａｔ θ２ａを出力し、比較
部７ａは位相角信号θｕａと位相制御指令Ｏ５を比較し
て、位相角信号θｕａが上回った時に有効なパルス出力
条件Ｆ’ｕａを出力し、位相角信号θ１．θｖａ、θｘ
ａ。
Ｏｙａ＋ ０２ａに対しても同様に位相制御指令Ｏ８と
比較して、パルス出力条件ＦＶａｒ ＦＷａｔ ＦＸａ
ｔＦｙａ＋ Ｆ’ｚａを出力する。
比較して、パルス出力条件ＦＶａｒ ＦＷａｔ ＦＸａ
ｔＦｙａ＋ Ｆ’ｚａを出力する。
パルス幅限定部８ａはパルス出力条件Ｆｕａが無効から
有効に変化した時に、所定の幅のパルスＰｕ＆を出力し
、パルス出力条件ＦＶａ、Ｆ Ｖａｔ Ｆ Ｘａ＋Ｆｙ
ａ＋ Ｆ’ｚａに対しても同様にパルスＰ Ｖａｔ Ｐ
ＶａｔＰ Ｗａｓ Ｐ ｙａｔ Ｐ １つを出力する
。位相制御装置５ｂは位相制御装置５ａと同一の構成で
、同一の作用を行なうものである。
有効に変化した時に、所定の幅のパルスＰｕ＆を出力し
、パルス出力条件ＦＶａ、Ｆ Ｖａｔ Ｆ Ｘａ＋Ｆｙ
ａ＋ Ｆ’ｚａに対しても同様にパルスＰ Ｖａｔ Ｐ
ＶａｔＰ Ｗａｓ Ｐ ｙａｔ Ｐ １つを出力する
。位相制御装置５ｂは位相制御装置５ａと同一の構成で
、同一の作用を行なうものである。
故障検出器９は位相制御装置５ａの出力であるパルスＰ
ｕａ＊ ＦＶａｔ ＰＷａｐ ＰＸａｔ ＦＶａｔ ｐ
ｚａのうちいずれかひとつ以上が停止したことを検出し
た場合、切替接点１０を切替える。切替接点１０は、通
常は位相制御装置５ａの出力をサイリスタ整流器１へ伝
達し、故障検出器９が異常を検出した場合は位相制御装
置５ｂの出力をサイリスタ整流器１へ伝達するように構
成されている。
ｕａ＊ ＦＶａｔ ＰＷａｐ ＰＸａｔ ＦＶａｔ ｐ
ｚａのうちいずれかひとつ以上が停止したことを検出し
た場合、切替接点１０を切替える。切替接点１０は、通
常は位相制御装置５ａの出力をサイリスタ整流器１へ伝
達し、故障検出器９が異常を検出した場合は位相制御装
置５ｂの出力をサイリスタ整流器１へ伝達するように構
成されている。
第７図は位相制御装置５ａの動作を説明するための波形
図であり、説明を明瞭にするためにサイリスタ素子１ｕ
に関する信号についてのみ表わしである。同図に示した
交流電源電圧Ｅｕ、サイリスタ素子１ｕが通電した際に
負荷３に印加される線間電圧波形であり、位相検出部６
ａから出力される位相角信号θｕａはＥｕの１周期の位
相角Ｏ°〜３６０°と比例した値を示す。
図であり、説明を明瞭にするためにサイリスタ素子１ｕ
に関する信号についてのみ表わしである。同図に示した
交流電源電圧Ｅｕ、サイリスタ素子１ｕが通電した際に
負荷３に印加される線間電圧波形であり、位相検出部６
ａから出力される位相角信号θｕａはＥｕの１周期の位
相角Ｏ°〜３６０°と比例した値を示す。
比較部７ａは位相制御指令θ８と位相角信号θｕａとを
比較してθｓくθｕａの時に有効となるパルス出力条件
Ｆ’ｕａを出力するため、同図に示すように位相制御指
令θＳの変化に応じてパルス出力条件Ｆ’ｕａの有効期
間を変化させる作用を行なう。
比較してθｓくθｕａの時に有効となるパルス出力条件
Ｆ’ｕａを出力するため、同図に示すように位相制御指
令θＳの変化に応じてパルス出力条件Ｆ’ｕａの有効期
間を変化させる作用を行なう。
パルス幅限定部８ａはパルス出力条件Ｆｕａが有効とな
った時、すなわち位相角信号θｕａと位相制御指令θＳ
が一致した時にサイリスタ素子１ｕが点弧するために必
要充分な幅のパルスＰｕａを出力する。
った時、すなわち位相角信号θｕａと位相制御指令θＳ
が一致した時にサイリスタ素子１ｕが点弧するために必
要充分な幅のパルスＰｕａを出力する。
（発明が解決しようとする課ｍ＞
以上説明した従来の位相制御装置では、常用系である位
相制御袋［５ａの故障によりパルスＰｕａ＋Ｐ Ｖａｔ
Ｐ Ｗａｓ Ｐ Ｗａｓ Ｐ ｙａｔ Ｐ Ｚａのう
ちいずれかひとつ以上が停止した場合に、故障検出器９
が動作して切替接点１０の切替を完了するまでには時間
遅れが存在するため、その間サイリスタ整流器１の制御
が不能となるため、負荷３へ供給される直流電力に動揺
が生ずるという欠点がある。また、故障検出器９は、パ
ルスＰ Ｌｌａｔ Ｐ Ｉ／ａ＋ Ｐ Ｖａｔ Ｐ Ｗ
ａｓＰ Ｖａｔ Ｐ Ｚａの停止については検出できる
が、例えば位相検出部６ａの故障により位相°角信号θ
ｕａ。
相制御袋［５ａの故障によりパルスＰｕａ＋Ｐ Ｖａｔ
Ｐ Ｗａｓ Ｐ Ｗａｓ Ｐ ｙａｔ Ｐ Ｚａのう
ちいずれかひとつ以上が停止した場合に、故障検出器９
が動作して切替接点１０の切替を完了するまでには時間
遅れが存在するため、その間サイリスタ整流器１の制御
が不能となるため、負荷３へ供給される直流電力に動揺
が生ずるという欠点がある。また、故障検出器９は、パ
ルスＰ Ｌｌａｔ Ｐ Ｉ／ａ＋ Ｐ Ｖａｔ Ｐ Ｗ
ａｓＰ Ｖａｔ Ｐ Ｚａの停止については検出できる
が、例えば位相検出部６ａの故障により位相°角信号θ
ｕａ。
θＶａｔ θＷａｒ θＸａｅ θｙａ、θｚａが異常
値を示した場合や、比較部７ａの故障によりパルス出力
条件Ｆｕａ＋ ＦＶａｔ ＦＶａｔ ＰＸａｔ ＦＶａ
ｔ Ｆｚａが異常値を示した場合に起こるパルスＰ ｕ
ａｙ Ｐ Ｖａｔ ＰＶａｔＰ Ｘａｙ Ｐ ｙａｙ
Ｐ Ｚａの誤位相に対しては検出することは不可能であ
り、この際にサイリスタ整流器１の制御異常を防ぐこと
ができないという欠点があった・ 本発明は、上記従来の欠点を除去するためになされたも
のであり、位相制御装置が故障してもサイリスタ整流装
置に対して継続して正常なパルス出力が可能な信頼性の
高い位相制御装置を提供することを目的とする。
値を示した場合や、比較部７ａの故障によりパルス出力
条件Ｆｕａ＋ ＦＶａｔ ＦＶａｔ ＰＸａｔ ＦＶａ
ｔ Ｆｚａが異常値を示した場合に起こるパルスＰ ｕ
ａｙ Ｐ Ｖａｔ ＰＶａｔＰ Ｘａｙ Ｐ ｙａｙ
Ｐ Ｚａの誤位相に対しては検出することは不可能であ
り、この際にサイリスタ整流器１の制御異常を防ぐこと
ができないという欠点があった・ 本発明は、上記従来の欠点を除去するためになされたも
のであり、位相制御装置が故障してもサイリスタ整流装
置に対して継続して正常なパルス出力が可能な信頼性の
高い位相制御装置を提供することを目的とする。
（１１１１題を解決するための手段）
上記発明の目的を達成するために、本発明はＮ台（但し
、Ｎは３以上の整数）の位相制御装置を設け、各位相制
御装置の比較部とパルス幅限定部の間に多数決回路を設
け、これによってＮ個のパルス出力条件の多数決結果に
基づいてパルスを出力するようにする。
、Ｎは３以上の整数）の位相制御装置を設け、各位相制
御装置の比較部とパルス幅限定部の間に多数決回路を設
け、これによってＮ個のパルス出力条件の多数決結果に
基づいてパルスを出力するようにする。
（作用）
これにより、Ｎ台の位相制御装置の内、その半数以下が
故障しても、サイリスタ整流器に対して正常な位相のパ
ルスを継続して出力することができる。
故障しても、サイリスタ整流器に対して正常な位相のパ
ルスを継続して出力することができる。
（実施例）
以下、本発明の実施例を添付図を用いて説明する。第１
図は本発明の一実施例を示し、同図において第６図と同
一の構成、作用の部分には、同一符号を付してその説明
を省略する。また、説明の簡便化のため、第１図におい
ては第６図で示した位相各信号θｕａ＋ θＶａ＋
θＶａｔ θＸａｔ θＶａ＋ ０２ａをひとつにまと
めてθっと表わし、パルス出力条件Ｆｕａ＋ Ｆｙａｔ
Ｆｙａｔ ＦＸａ＋ Ｆｙａｔ Ｆｚａをひとつにま
とめてＦａと表わし、パルスＰ ｕａ＋ Ｐ ＹａｐＰ
Ｉ＋ｌａｔ Ｐ Ｘａｔ Ｐ Ｙａｐ Ｐ Ｚａをひ
とつにまとめてＰａと表おす。
図は本発明の一実施例を示し、同図において第６図と同
一の構成、作用の部分には、同一符号を付してその説明
を省略する。また、説明の簡便化のため、第１図におい
ては第６図で示した位相各信号θｕａ＋ θＶａ＋
θＶａｔ θＸａｔ θＶａ＋ ０２ａをひとつにまと
めてθっと表わし、パルス出力条件Ｆｕａ＋ Ｆｙａｔ
Ｆｙａｔ ＦＸａ＋ Ｆｙａｔ Ｆｚａをひとつにま
とめてＦａと表わし、パルスＰ ｕａ＋ Ｐ ＹａｐＰ
Ｉ＋ｌａｔ Ｐ Ｘａｔ Ｐ Ｙａｐ Ｐ Ｚａをひ
とつにまとめてＰａと表おす。
同図において、第６図の従来例と異なる点は、位相制御
装置１１ａ、 ｌｌｂ、 ｌｌｃの比較部７ａ、 ７ｂ
、 ７ｃとパルス幅限定部８ａ、 ８ｂ、 ８ｃとの間
に各々多数決回路１２ａ 、 １２ｂ 、 １２ｃを設
けると共に１位相制御装置１１ａ、 ｌｌｂ、 ｌｌｃ
を３重化し、故障検出器９と切替接点１０を取り除き、
パルスＰａ、Ｐｂ、Ｐｃをワイヤードオアで結合してサ
イリスタ整流器１にパルスを与えた点である。多数決回
路１２ａ、 １２ｂ。
装置１１ａ、 ｌｌｂ、 ｌｌｃの比較部７ａ、 ７ｂ
、 ７ｃとパルス幅限定部８ａ、 ８ｂ、 ８ｃとの間
に各々多数決回路１２ａ 、 １２ｂ 、 １２ｃを設
けると共に１位相制御装置１１ａ、 ｌｌｂ、 ｌｌｃ
を３重化し、故障検出器９と切替接点１０を取り除き、
パルスＰａ、Ｐｂ、Ｐｃをワイヤードオアで結合してサ
イリスタ整流器１にパルスを与えた点である。多数決回
路１２ａ、 １２ｂ。
１２ｃは各々３つのパルス出力条件Ｆａ、Ｆｂ、Ｆｃの
多数決結果Ｇａｓ Ｇｂ＊ Ｇｅをパルス幅限定部８ａ
。
多数決結果Ｇａｓ Ｇｂ＊ Ｇｅをパルス幅限定部８ａ
。
８ｂ、８ｃに対して出力する。
第２図は多数決回路１２ａ、 １２ｂ、 １２ｃの詳細
図であり、 ３個の論理積１４ａ、 １４ｂ、 １４ｃ
と論理和１５とから成る多数決論理回路１３ｕ、 １３
ｖ、 １３ｗ、 １３ｘ。
図であり、 ３個の論理積１４ａ、 １４ｂ、 １４ｃ
と論理和１５とから成る多数決論理回路１３ｕ、 １３
ｖ、 １３ｗ、 １３ｘ。
１３Ｖ＋ １３ｚにて構成されている。
多数決論理回路１３ｕは比較部７ａ、 ７ｂ、 ７ｃが
出力するパルス出力条件Ｆｕａｙ Ｆｕｂｔ Ｆｕｃの
うちいずれか２個以上が有効となると、論理積１４ａ
＊ １４ｂ ｔ１４ｃのいずれか１個以上が成立するの
で論理和１５が成立し、多数決結果Ｇｕａが有効となる
。
出力するパルス出力条件Ｆｕａｙ Ｆｕｂｔ Ｆｕｃの
うちいずれか２個以上が有効となると、論理積１４ａ
＊ １４ｂ ｔ１４ｃのいずれか１個以上が成立するの
で論理和１５が成立し、多数決結果Ｇｕａが有効となる
。
第３図は位相制御装置１１ａの動作を説明するための波
形図であり、説明を明瞭にするために、サイリスタ素子
１ｕに関する信号についてのみ表わしである。また第７
１図と同一部分同一符号を付してその説明を省略する。
形図であり、説明を明瞭にするために、サイリスタ素子
１ｕに関する信号についてのみ表わしである。また第７
１図と同一部分同一符号を付してその説明を省略する。
同図においてパルス出力条件Ｆ ｕａ＋ Ｆ ｕｂ＋
Ｆ ｕｅが正常な値を示している期間をｔｌ、位相検出
部６ａか比較部７ａが故障し、パルス出力条件Ｆｕａが
異常に有効値を示している期間をｔ２、同様にパルス出
力条件Ｆ’ｕａが異常に無効値を示している期間をｔ、
に示した。多数決結果Ｇｕａは異常値を示すパルス出力
条件Ｆｕａに影響されることなく、正常値を示すパルス
出力条件Ｆｕｂ＋ Ｆ’ｕｃと同様の波形を示し、正常
な位相のパルスＰｕ＆を出力することができる。
Ｆ ｕｅが正常な値を示している期間をｔｌ、位相検出
部６ａか比較部７ａが故障し、パルス出力条件Ｆｕａが
異常に有効値を示している期間をｔ２、同様にパルス出
力条件Ｆ’ｕａが異常に無効値を示している期間をｔ、
に示した。多数決結果Ｇｕａは異常値を示すパルス出力
条件Ｆｕａに影響されることなく、正常値を示すパルス
出力条件Ｆｕｂ＋ Ｆ’ｕｃと同様の波形を示し、正常
な位相のパルスＰｕ＆を出力することができる。
以上の説明により、３個のパルス出力条件ＦａｒＦｂ＋
Ｆｃの内のいずれかひとつが異常値を示した場合でも多
数決結果Ｇａ、Ｇｂ、Ｇ、は常に正常値を保つことが解
る。また、多数決回路１２ａ、 １２ｂ。
Ｆｃの内のいずれかひとつが異常値を示した場合でも多
数決結果Ｇａ、Ｇｂ、Ｇ、は常に正常値を保つことが解
る。また、多数決回路１２ａ、 １２ｂ。
１２ｃは各々が同じパルス出力条件Ｆａ、Ｆｂ＋ Ｆｃ
を入力として動作しているため、位相制御装置１１ａ。
を入力として動作しているため、位相制御装置１１ａ。
１１ｂ、 ｌｌｃは、正常で同一位相のパルスＰａ、
Ｐｂ。
Ｐｂ。
Ｐｏをサイリスタ整流装置１へ出力することができる。
以上説明した実施例によれば、位相制御装置の３重化を
行なうと共に、３個のパルス出力条件の多数決に基づい
てパルスを出力することにより。
行なうと共に、３個のパルス出力条件の多数決に基づい
てパルスを出力することにより。
１台の位相制御装置が異常なパルス出力条件を示しても
、サイリスタ整流装置に対して正常な位相パルスを継続
して出力することができる。
、サイリスタ整流装置に対して正常な位相パルスを継続
して出力することができる。
第４図は本発明の他の実施例を示し、同図において、第
１図と同一の構成、作用の部分には同一符号を付してそ
の説明を省略する。同図において第１図と相違する点は
１位相制御装置１１ａ、 ｌｌｂ。
１図と同一の構成、作用の部分には同一符号を付してそ
の説明を省略する。同図において第１図と相違する点は
１位相制御装置１１ａ、 ｌｌｂ。
１１ｃと共に、制御装置４ａ、 ４ｂ、 ４ｃも３重化
している点である。このように構成することによって制
御装置４ａ、 ４ｂ、 ４ｃのうちの１台が故障して位
相制御指令θＳａｐ θ８ｂ＋ θ８゜のいずれかひと
つが異常値を示しても１位相制御装置１１ａ、 Ｌｌｂ
、 ｌｌｃは、パルス出力条件Ｆａ＋ Ｆｂ＊ ＦＣの
多数決によりパルスＰ ａ、Ｐ ｂ＋ Ｐ Ｃを出力す
るため、 サイリスタ整流器１には正常な位相のパルス
を出力することができる。
している点である。このように構成することによって制
御装置４ａ、 ４ｂ、 ４ｃのうちの１台が故障して位
相制御指令θＳａｐ θ８ｂ＋ θ８゜のいずれかひと
つが異常値を示しても１位相制御装置１１ａ、 Ｌｌｂ
、 ｌｌｃは、パルス出力条件Ｆａ＋ Ｆｂ＊ ＦＣの
多数決によりパルスＰ ａ、Ｐ ｂ＋ Ｐ Ｃを出力す
るため、 サイリスタ整流器１には正常な位相のパルス
を出力することができる。
第５図は本発明のさらに別の他の実施例を示し、第１図
と同一の構成、作用の部分には同一符号を付してその説
明を省略する。
と同一の構成、作用の部分には同一符号を付してその説
明を省略する。
同図において、第１図と相違する点は、パルスＰａｔ
Ｐｂ＋ ｐｏをワイヤードオアするのではなく、多数決
回路１２ａ、 １２ｂ、 １２ｃと同一作用の多数決回
路１６により、パルスＰ ａ、Ｐ ｂ＋ Ｐ Ｃの多数
決結果Ｐをサイリスタ整流器１に供給するようにした点
である。
Ｐｂ＋ ｐｏをワイヤードオアするのではなく、多数決
回路１２ａ、 １２ｂ、 １２ｃと同一作用の多数決回
路１６により、パルスＰ ａ、Ｐ ｂ＋ Ｐ Ｃの多数
決結果Ｐをサイリスタ整流器１に供給するようにした点
である。
このように構成することによって多数決回路１２ａ、
１２ｂ、 １２ｃとパルス幅限定部８ａ、 ８ｂ、 ８
ｃのうちのいずれかひとつが故障して、パルスＰａ＋Ｐ
ｂｔＰｏのいずれかひとつが異常値を示しても、サイリ
スタ整流器１に対して正常な位相のパルスＰを継続して
出力することができる。
１２ｂ、 １２ｃとパルス幅限定部８ａ、 ８ｂ、 ８
ｃのうちのいずれかひとつが故障して、パルスＰａ＋Ｐ
ｂｔＰｏのいずれかひとつが異常値を示しても、サイリ
スタ整流器１に対して正常な位相のパルスＰを継続して
出力することができる。
なお、本発明は以上に説明した実施例、応用例に限定さ
れるものではない。
れるものではない。
例えば、多数決回路１２ａ、 １２ｂ、 １２ｃを位相
制御装置１１ａ、 ｌｌｂ、 ｌｌｃに各々備えたが、
１個の多数決回路により、その多数決結果をパルス幅
限定回路８ａ、 ８ｂ、 ８ｃに供給するようにしても
良い。
制御装置１１ａ、 ｌｌｂ、 ｌｌｃに各々備えたが、
１個の多数決回路により、その多数決結果をパルス幅
限定回路８ａ、 ８ｂ、 ８ｃに供給するようにしても
良い。
また、パルス幅限定部８ａ、 ８ｂ、 ８ｃの後に、サ
イリスタ整流器１のゲートパルス容量に応じたパルス増
幅を設けたり、位相制御装置１１ａ、 ｌｌｂ、 ｌｌ
ｃの内部や出力に、故障検出手段を追加することにより
本発明の主旨が変更されるものではない。
イリスタ整流器１のゲートパルス容量に応じたパルス増
幅を設けたり、位相制御装置１１ａ、 ｌｌｂ、 ｌｌ
ｃの内部や出力に、故障検出手段を追加することにより
本発明の主旨が変更されるものではない。
以上説明したように、本発明によれば、サイリスタ整流
器の電源電圧位相と、制御装置から与えられる位相制御
指令との比較により得られたパルス出力条件が有効とな
った時にサイリスタ整流器にパルスを出力する位相制御
装置を３台以上設け、各位相制御装置のパルス出力条件
の多数決結果に基づいてパルスを出力するようにしたの
で、従来位相制御装置の単一故障により発生していたサ
イリスタ整流器の負荷に対する供給電力の動揺や制御異
常を防止できる極めて信頼性の高い位相制御装置を得る
ことができる。
器の電源電圧位相と、制御装置から与えられる位相制御
指令との比較により得られたパルス出力条件が有効とな
った時にサイリスタ整流器にパルスを出力する位相制御
装置を３台以上設け、各位相制御装置のパルス出力条件
の多数決結果に基づいてパルスを出力するようにしたの
で、従来位相制御装置の単一故障により発生していたサ
イリスタ整流器の負荷に対する供給電力の動揺や制御異
常を防止できる極めて信頼性の高い位相制御装置を得る
ことができる。
第１図は本発明の一実施例を示す構成図、第２図は多数
決回路の構成図、第３図は位相制御装置の動作を説明す
る波形図、第４図は本発明の他の実施例を示す構成図、
第５図は本発明の応用例を示す構成図、第６図は従来の
位相制御装置を示す構成図、第７図は従来の位相制御装
置の動作を説明する波形図である。 １・・・サイリスタ整流器 １１ａ、 ｌｌｂ、 １ｌｃ−位相制御装置１２ａ、
１２ｂ、 １２ｃｍ多数決回路代理人 弁理士 則 近
憲 佑 同 第子丸 健 第１図 第 図 第 図
決回路の構成図、第３図は位相制御装置の動作を説明す
る波形図、第４図は本発明の他の実施例を示す構成図、
第５図は本発明の応用例を示す構成図、第６図は従来の
位相制御装置を示す構成図、第７図は従来の位相制御装
置の動作を説明する波形図である。 １・・・サイリスタ整流器 １１ａ、 ｌｌｂ、 １ｌｃ−位相制御装置１２ａ、
１２ｂ、 １２ｃｍ多数決回路代理人 弁理士 則 近
憲 佑 同 第子丸 健 第１図 第 図 第 図
Claims (1)
- 交流電源を入力として位相角信号を出力する位相検出部
と、位相制御指令よりも前記位相角信号が大きい時にパ
ルス出力条件を有効とする比較部と、前記パルス出力条
件が無効から有効に変化した時に所定の幅を持つパルス
を出力するパルス幅限定部とを有し前記位相制御指令に
応じた位相のパルスを出力する位相制御装置において、
前記位相制御装置を３個以上設けると共に前記比較部と
前記パルス幅限定部との間に前記比較部から出力される
３個以上のパルス出力条件の多数決演算結果を出力する
多数決回路を設けたことを特徴とする位相制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034910A JP2716778B2 (ja) | 1989-02-16 | 1989-02-16 | サイリスタ装置の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034910A JP2716778B2 (ja) | 1989-02-16 | 1989-02-16 | サイリスタ装置の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02219466A true JPH02219466A (ja) | 1990-09-03 |
| JP2716778B2 JP2716778B2 (ja) | 1998-02-18 |
Family
ID=12427359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1034910A Expired - Lifetime JP2716778B2 (ja) | 1989-02-16 | 1989-02-16 | サイリスタ装置の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2716778B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191414A (en) * | 1990-03-27 | 1993-03-02 | Victor Company Of Japan, Ltd. | Interfield predictive encoder and decoder for reproducing a signal subjected to predictive encoding by encoder into an image signal |
| US5200691A (en) * | 1990-03-16 | 1993-04-06 | Kabushiki Kaisha Toshiba | Control system for excitation of synchronous machine |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979158A (ja) * | 1972-12-01 | 1974-07-31 | ||
| JPS5911782A (ja) * | 1982-07-12 | 1984-01-21 | Kansai Electric Power Co Inc:The | 交直変換器の制御装置 |
-
1989
- 1989-02-16 JP JP1034910A patent/JP2716778B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979158A (ja) * | 1972-12-01 | 1974-07-31 | ||
| JPS5911782A (ja) * | 1982-07-12 | 1984-01-21 | Kansai Electric Power Co Inc:The | 交直変換器の制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200691A (en) * | 1990-03-16 | 1993-04-06 | Kabushiki Kaisha Toshiba | Control system for excitation of synchronous machine |
| US5191414A (en) * | 1990-03-27 | 1993-03-02 | Victor Company Of Japan, Ltd. | Interfield predictive encoder and decoder for reproducing a signal subjected to predictive encoding by encoder into an image signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2716778B2 (ja) | 1998-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122726A (en) | Overvoltage protection for redundant power supplies | |
| US9625894B2 (en) | Multi-channel control switchover logic | |
| US4826110A (en) | Oscillatory failure monitor | |
| KR101702935B1 (ko) | 이중화 제어기의 운전방법 | |
| US6850807B2 (en) | Triple redundant control device and method | |
| US11834193B2 (en) | Dual pole switch detection circuit | |
| US5200691A (en) | Control system for excitation of synchronous machine | |
| JP2716778B2 (ja) | サイリスタ装置の制御回路 | |
| US10014714B2 (en) | System and method for uninterruptible power supply intelligent transfer | |
| JP6308551B2 (ja) | 電動機の制御装置 | |
| US6278597B1 (en) | Conditional over-voltage protection for redundant phase-shift converters | |
| JPH04150776A (ja) | サイリスタブリッジのバイパスペア制御回路 | |
| US3548289A (en) | Apparatus for supervising the current supplied to loads via antiparallel-connected thyristors | |
| JPH02254968A (ja) | 電圧検出方式 | |
| JP7035758B2 (ja) | 電源システム | |
| JP3245728B2 (ja) | 電力変換装置 | |
| JPH0231888Y2 (ja) | ||
| JPH0564548B2 (ja) | ||
| JPH0340057Y2 (ja) | ||
| JPH07152705A (ja) | フェール・セーフプロセッサを用いたデータ転送システム | |
| JPH03244001A (ja) | ３重化制御装置 | |
| JPS60257798A (ja) | 同期発電機用励磁制御装置 | |
| JP2736709B2 (ja) | 交流電源方式の負荷駆動制御装置 | |
| JPH05866Y2 (ja) | ||
| JPS59139872A (ja) | 電力変換装置のゲ−ト信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |