JPH0221983B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、車両のアンチスキツド制御に適用し
て最適な車輪回転速度演算回路、特に、演算回路
の故障を判別する機能を有する車輪回転速度演算
回路に関する。

最近、自動車にいかなる路面においても、より
効果的で、かつ安全なブレーキ作用を行わせるた
めのブレーキ装置として種々のアンチスキツド制
御装置が開発されている。これらアンチスキツド
制御装置においてはいづれも車輪の回転状態もし
くはスキツド状態が演算され、この結果に応じて
車輪のブレーキ装置のホイールシリンダに伝達さ
れるブレーキ液圧が制御されるのであるが、上述
の回転状態もしくはスキツド状態の演算において
は、車輪回転速度、すなわち車輪速度が必要とさ
れる。例えば、回転状態の演算においては、車輪
速度から減速度が演算され、スキツド状態の演算
においては車輪速度から近似車体速度が演算さ
れ、この結果によりスリツプ率が演算される。車
輪の減速度は所定の減速度基準値と比較され、車
輪のスリツプ率は所定のスリツプ率と比較され、
これらの結果によりブレーキ液圧が制御されるの
であるが、制御の基本となるのはいづれの場合に
おいても車輪速度である。

最近のアンチスキツド制御はデジタル制御の傾
向にあり、車輪の回転速度に比例するデジタル値
を得る車輪回転速度演算回路として、車輪の回転
速度に比例する周波数の車輪速度信号の周期又は
周期に関連する期間内に発生するパルス発生器の
パルス数と車輪の所定の回転速度での予め決めら
れた基準パルス数とを比較する比較器と、該比較
器から前記パルス数の前記基準パルス数に対する
大小に応じて前記所定の回転速度に対応したデジ
タル値を減少・増加させる減算信号・加算信号を
うけ車輪の回転速度に比例した信号を出力する演
算器とを備え、前記演算器の出力と前記基準パル
ス数に比例した一定の周波数のクロツクパルス信
号とを前記パルス発生器に入力して前記パルス発
生器のパルスの周波数を前記演算器の出力に比例
して変化させるようにしたものが、本出願人によ
つてすでに出願されている。（特願昭55−88193
号）（特開昭57−15046号公報） ところで、この種の車輪回転速度演算回路にお
いて回路に故障を生じ、正しいデジタル値を出力
しなくなると、アンチスキツド装置によるブレー
キ液圧の制御に異常をきたし、ブレーキ距離が延
びるのみでなく、ノーブレーキになる危険性があ
る故障検出が必要である。この種の回路での車輪
回転速度演算は加算・減算信号に応じて演算器の
出力を変化させているので、特に演算器の故障は
致命的である。

一般にこの種の車輪回転速度演算回路の故障検
出回路としては、車輪速度信号の入力部に特定の
速度の車輪速度信号を模した擬似車輪速度信号を
入力し、その演算結果を入力した擬似車輪速度信
号の速度に相当する正しいデジタル値と比較する
ことによつて故障検出をするが、入力された擬似
車輪速度信号を演算するのに車輪回転速度演算の
１サイクルにデジタル値を“１”しか加算しない
為、擬似車輪速度信号の速度に相当するデジタル
値まで加算するのに演算を何サイクルか行わなけ
ればならず、故障検出に時間がかかるという問題
点がある。

本発明は上述の問題点に鑑みてなされたもので
あつて、故障検出にあたつて電源電圧印加時から
短時間で故障信号を発生する車輪回転速度演算回
路を提供することを目的とする。この目的は本発
明によれば車輪の回転速度に比例する周波数の車
輪速度信号の周期又は周期に関連する期間内に発
生するパルス発生器のパルス数と車輪の所定の回
転速度での予め決められた基準パルス数とを比較
する比較器と、該比較器から前記パルス数の前記
基準パルス数に対する大小に応じて前記所定の回
転速度に対応したデジタル値を減少・増加させる
減算信号・加算信号をうけ車輪の回転速度に比例
した信号を出力する演算器とを備え、前記演算器
の出力と前記基準パルス数に比例した一定の周波
数のクロツクパルス信号とを前記パルス発生器に
入力して前記パルス発生器のパルスの周波数を前
記演算器の出力に比例して変化させるようにした
車輪回転速度演算回路によつて達成される。

以下、本発明の詳細につき図面を参照して説明
する。

第１図は本発明の実施例による自動車のアンチ
スキツド制御用車輪回転速度演算回路を示す。こ
の回路は主として、２進カウンターによつて構成
される計数器１と、プリセツタブル・アツプ・ダ
ウン・２進カウンターによつて構成される修正回
路２と比較器３とプリセツタブル・アツプ・ダウ
ン・２進カウンターによつて構成される車輪速演
算器４と２進レートマルチプライヤーによつて構
成されるパルス発生器５とフリツプフロツプ３２
と２進カウンターによつて構成される第２の計数
器３３と第２の比較器３４とから成る。

クリア信号入力端子６には第２図Ｄに示すよう
なクリア信号CLRが供給され、この入力端子６
は計数器１の入力端子CLRに接続される。また
入力端子７には第２図Ｂに示す車輪速パルスRI
が供給され、この端子７はAND素子３１、
NAND素子１２を介して計数器１の入力端子CP
に接続される。計数器１の出力端子Oo〜Omはそ
れぞれ修正回路２のプリセツト入力端子Po〜Pm
に接続され、入力端子CPU及びCPDにはそれぞ
れ後述するようなパルスが供給されるUP端子８
及びDWN端子９が接続される。なお、計数器１
の最上位のピツト（MSB）の出力端子Omはイ
ンバータ１３を介して上述のNAND素子１２の
入力端子に接続される。

入力端子１０には第２図Ｃに示すようなラツチ
信号LTが供給され、この端子１０は修正回路２
のラツチ信号入力端子Ｌに接続される。修正回路
２の出力端子Oo〜Omはそれぞれ比較器３の比較
入力端子Ao〜Amに接続される。比較器３の基
準入力端子Bo〜Bmには所定のデジタル値“Ｍ”
が印加されている。

比較器３の第１比較出力端子Ａ＜Ｂ及び第２比
較出力端子Ａ＞ＢはそれぞれNAND素子１４，
１５、NOR素子１９，２０及びインバータ２３，
２４を介して車輪速演算器４の入力端子CPU及
びCPDに接続される。演算器４の入力端子Po〜
Pnには演算器４の電源電圧印加時における初期
設定値を設定するデジタル値Noが印加されてい
る。この値Noは後述する設定最低値より大きい
値に選定されている。また演算器４の入力端子Ｌ
には、第１図の回路全体の電源がオンされたとき
に負方向パルスが入力端子３０を介して印加され
る。従つて、電源のオン時に演算器４にはNoな
るデジタル値がプリセツトされる。

車輪速演算器４の出力端子Oo〜Onはそれぞれ
パルス発生器５の入力端子Ａ、Ｂ、Ｃ……に接続
され、また出力端子Oo〜Onの出力が所定の設定
最低値Nminになつたとき“１”となる端子を除
いてすべての端子は更に最低速度検知用のNOR
素子２５の入力端子にそれぞれ接続される。な
お、本実施例ではこの設定最低値Nminは５Km／
Ｈの車輪速度に相当する値に選定される。

また、出力端子Oo〜Onは図示せずとも、それ
ぞれ最高速度検知用のNAND素子２８の入力端
子に接続される。NOR素子２５はNOR素子２
１、インバータ１７を介して上述のNOR素子２
０の他入力端子に接続され、NAND素子２８は
インバータ２７、NOR素子２２及びインバータ
１８を介して上述のNOR素子１９の他入力端子
に接続される。

パルス発生器５の入力端子CPには周波数foの
クロツクパルスが入力端子２９を介して供給さ
れ、出力端子OUTは上述のNAND素子１２の一
入力端子に接続される。そして、上記クロツクパ
ルスの周波数foは、入力端子７に供給される車輪
速パルスRIの最高周波数をfri maxとすると、fri
max×Ｍに設定されている。ここで、“Ｍ“は比
較器３に印加される所定のデジタル値である。

上述の入力端子３０は、インバータ２６を介し
てNOR素子２１，２２のそれぞれの他入力端子
に接続されると共に、インバータ３５を介してフ
リツプフロツプ３２のセツト端子Ｓに接続され
る。また最低速度検知用のNOR素子２５の出力
端子はフリツプフロツプ３２のリセツト端子Ｒに
接続されると共に、AND素子３７の入力端子に
接続される。

フリツプフロツプ３２の出力端子Ｑはインバー
タ３６を介してAND素子３１の他入力端子に接
続されると共に、比較器３の最上位のビツト
（MSB）の入力端子Am＋１に接続される。そし
て、比較器３の最上位のビツトの入力端子Bm＋
１はアースされているため、出力端子Ｑの出力が
“１”になると強制的にＡ＞Ｂとなり、比較器３
の第２の比較出力端子Ａ＞Ｂの出力は“１”にな
る。また、出力端子ＱはAND素子３８の入力端
子に接続される。

入力端子１１には図示しないタイミング・パル
ス発信器から例えば2KHZのタイミング・パルス
が供給され、インバータ１６を介して上述の
NAND素子１４及び１５の他入力端子に供給さ
れる。更に、このタイミング・パルスはAND素
子３８を介して第２の計数器３３の入力端子CP
に供給される。第２の計数器３３の出力端子Oo
〜Olは第２の比較器３４の比較入力端子Ao〜Al
に接続され、第２の比較器３４の基準入力端子
Bo〜Blには所定のデジタル値“Ｌ”が印加され
ている。比較器３４の出力端子Ａ＝ＢはAND素
子３７の論理否定入力端子に接続される。

なお、車輪速演算器４の出力端子Oo〜Onは図
においてＣで示すように、図示せずとも近似車体
速度演算回路やスリツプ率演算回路に接続されて
いるものとする。また、AND素子３７の出力端
子は図示せずとも故障表示回路等に接続されてい
るものとする。

更に、比較器３の出力に応じてNAND素子１
４及び１５から得られるパルスはそれぞれ上述の
UP端子８及びDWN端子９に供給される。

本発明の実施例による車輪速度演算回路は以上
のように構成されるが、次にこの作用につき説明
する。

車輪速度センサーは図示しないが、車輪に設け
られており、車輪の回転により正弦状の信号がこ
れから得られる、この信号を波形整形することに
よつて、第２図Ａに示すような車輪速度信号が得
られる。車輪速度信号はその周波数が車輪の回転
速度に比例する矩形状の信号であるが、その立上
がりによつて上述に車輪速パルスRIが負方向に
形成される。また、この車輪速パルスRIの立下
がり及び立上りによつてそれぞれ第２図Ｃ及びＤ
に示すようなラツチ信号LT及びクリア信号CLR
が形成される。このようなクリア信号CLR、車
輪速パルスRI及びラツチ信号LTがそれぞれ自動
車の走行中に入力端子６，７，１０に供給される
のであるが、今、説明をわかりやすくするため、
自動車が停止の状態から加速してこの回路の設定
最高速度に達したとする。

まず、走行開始に先だち回路全体用電源がオン
されると、入力端子３０に負方向パルスが加えら
れる。この負方向パルスにより車輪速演算器４に
は第１の設定値としての初期設定値Noなるデジ
タル値がプリセツトされる。それと同時に、フリ
ツプフロツプ３２のセツト端子Ｓに“１”の信号
が供給されてその出力端子Ｑの出力が“１”にな
る。この“１”の信号は比較器３の比較入力端子
Am＋１に供給されて出力端子Ａ＞Ｂの出力が
“１”になり、NAND素子１５の一入力端子に
“１”が供給される。また、出力端子Ｑの出力
“１”はAND素子３８の一入力端子に供給され
る。その結果、入力端子１１に供給されるタイミ
ング・パルスが、インバータ１６、NAND素子
１５、NOR素子２０、インバータ２４を介して
車輪速演算器４の入力端子CPDに供給されて、
車輪速演算器４が設定初期値Noから減算を開始
する。また、タイミング・パルスはAND素子３
８を介して第２の計数器３３の入力端子CPに供
給され、計数器３３がタイミング・パルスの計数
を開始する。

車輪速演算器４の減算が進み、そのデジタル出
力が設定最低値Nminに達すると、最低速度検知
用のNOR素子２５のすべての入力端子への入力
信号が“０”になるので、NOR素子２５の出力
は“１”になる。そのため、NOR素子２０の他
入力端子が“１”になり、車輪速演算器４の入力
端子CPDへのタイミング・パルスの伝達が遮断
され、車輪速演算器４はそれ以上減算することは
ない。すなわち、最低速度検知用のNOR素子２
５、NOR素子２１、インバータ１７、NOR素子
２０によつて減算信号を遮断するための遮断回路
を構成している。

最低速度検知用のNOR素子２５の出力信号
“１”は、AND素子３７の一入力端子に供給され
ると共に、フリツプフロツプ３２のリセツト端子
Ｒに供給されその出力Ｑが“０”になる。そうす
ると、AND素子３８の一入力端子の入力が“０”
になり、第２の計数器３３の入力端子CPへのタ
イミング・パルスの供給が遮断され、それ以上の
タイミング・パルスの計数が中止される。

この計数器３３の計数結果は、第２の比較器３
４によつて、所定の基準値Ｌと比較されるが、そ
の基準Ｌは、車輪速演算器４にプリセツトされる
初期設定値Noから第２の設定値としての設定最
低値Nminを差し引いた値に予め設定されている
ので、車輪速演算器４が正常に作動している場合
には、比較器３４に供給される比較入力端子Ao
〜Alのデジタル値と基準入力端子Bo〜Blの基準
値Ｌは等しく、出力端子Ａ＝Ｂに“１”の出力を
発生する。従つて、AND素子３７の出力信号は
“０”のままであり故障信号を発生することはな
い。

もし、車輪速演算器４に故障を生じ、回路全体
の電源がオンされてから、車輪速演算器４の値が
設定最低値Nminになるまでの間に計数器３３に
よつて計数される計数値が所定の基準値より大き
いか又は小さいと、比較器３４の出力端子Ａ＝Ｂ
の出力は“０”となり、AND素子３７の出力信
号は“１”になり、故障信号が発生する。この故
障信号はアンチスキツド制御回路に送られて、ア
ンチスキツド装置の制御機能を停止し、また、運
転者に車輪回転速度演算回路が故障していること
を通報するために用いられる。

フリツプフロツプ３２の出力端子Ｑの出力が
“０”になると、この信号はインバータ３６を介
してAND素子３１の他入力端子に“１”の信号
を供給し、入力端子７に供給される車輪パルス信
号RIをNAND素子１２を介して計数器１に供給
可能にする。また、比較器３の最上位のビツトの
比較入力端子Am＋１に供給されている信号が
“０”になるので、比較器３は、比較入力端子Ao
〜Amに供給されるデジタル値と基準入力端子
Bo〜Bmに供給される基準値“Ｍ”とを比較する
機能を回復する。

従つて、フリツプフロツプ３２がリセツトされ
その出力端子Ｑの出力が“０”になることによつ
て車輪回転速度演算回路の故障チエツクが終了
し、車輪の回転速度の演算が可能になる。

この時、レートマルチプライヤーによつて構成
されるパルス発生器５の出力端子OUTからは、 ｆ＝fo×Nmin／2ⁿ⁺¹ なる周波数、すなわち演算器４のデジタル出力に
比例する周波数のパルス列が得られる。ここでfo
は入力端子CPに加えられるクロツクパルスの周
波数であり、2ⁿ⁺¹の“ｎ＋１”はレートマルチプ
ライヤーの入力端子Ａ、Ｂ……のビツト数に１を
加えた数である。

車両が走行開始の際この周波数のパルス列が
NAND素子１２の一入力端子に加えられており、
NAND素子１２の他の２つの入力端子にはそれ
ぞれ第２Ｂ図に示す信号及びインバータ１３の出
力が加えられているので、パルス発生器５の出力
パルス列が計数器１によりカウントされ始める。
すなわち、車輪速パルスRIの発生と共に第２図
Ｃ、Ｄに示すラツチ信号LT及びクリア信号CLR
が形成され、これらが修正回路２及び計数器１に
加えられるので、修正回路２にはこのときの計数
器１の出力（電源オン時にはＯとする）がラツチ
され、次いで計数器１の内容がクリアされる。イ
ンバータ１３は計数器１のMSBである端子Om
に接続され、この端子Omの出力は“０”である
ので、インバータ１３からは“１”なる出力が
NAND素子１２に加えられている。従つて、車
輪速パルスRIが“０”から“１”となると共に、
パルス発生器５からのパルス列がカウント開始さ
れる。

ところで、車輪の走行開始時には、車輪速度Ｖ
は設定最低速度Vminより低いので演算器４の出
力はNminであり、このときの車輪速パルスRI間
の間隔、すなわち周期１／friには、fo×Nmin／2ⁿ⁺¹× １／friのパルスが計数器１によりカウントされる。

そして、次の車輪速パルスRIが発生すると、上
述したように計数器１の出力が修正回路２にラツ
チされる。このデジタル値が比較器３の入力端子
Ao〜Amに加えられ、上述の所定のデジタル値
“Ｍ”と比較されるが、車輪速度は設定最低速度
より低く、入力端子Ao〜Amに加えられデジタ
ル値の方が大きいので、比較器３の出力端子Ａ＞
Ｂから“１”なる信号が発生する。これは
NAND素子１５の一方の入力端子に加えられ、
他方の入力端子には本実施例では2KHZのタイミ
ング・パルスがインバータ１６から加えられてい
るので、この2KHZの周波数のパルスがNAND
素子１５、を介してNOR素子２０の一入力端子
に加えられる。なおこのとき演算器４の出力が
Nminであり、従つて最低速度検出用のNOR素
子２５の出力が“１”であるためNOR素子２０
の他入力端子にはインバータ１７から“１”なる
出力が加えられており、NOR素子２０はパルス
の非導通状態になつている。そのため、インバー
タ１６からのパルスが演算器４のCPD端子に伝
達されず、演算器４の出力はNminのままであ
る。

なお、インバータ２６には入力端子３０から電
源オン時には負方向パルスが加えられるが、その
後は、その出力は“０”になつている。

また、比較器３の基準端子に印加される所定の
デジタル値“Ｍ”の値は、車輪速度が設定最低速
度Vminのときの車輪速パルスRIの一周期にカウ
ントされるパルス発生器５のパルス列の数に等し
く設定されているため、設定最低速度Vminに対
応する車輪速パルスRIの周波数をfri minとする
と、 Ｍ＝Nmin／2ⁿ⁺¹・fo×１／fri minである。

ここでNminは設定最低速度Vminに対応する
演算器４のデジタル値、foは入力端子２９に供給
されるクロツクパルスの周波数である。

車輪の速度が増加してVminに達し、これを越
えても車輪速パルスRIの周期内にカウントされ
るパルス列の数が“Ｍ”である限り、車輪速演算
器４の出力が変わらないが、車輪の速度がVmin
＋△Ｖ（但し△Ｖは１ビツトもしくはデジタル値
“１”に対応する速度差とする）を越えてから最
初の車輪速パルスRIと次のパルスRIとの間の期
間内にカウントされる列は、車輪速パルスRIの
周期が△Ｖに相当する大きさだけ短かくなつたに
もかゝわらず、パルス発生器５から発生するパル
ス列の周波数は車輪速パルスRIの前周期に対す
るものと同じであるので、前周期とは一つ減り
“Ｍ−１”となる。これにより比較器３の出力端
子Ａ＜Ｂの出力信号は“１”となり、インバータ
１６から供給される2KHZの負方向パルスが
NOR素子１９及びインバータ２３を介して車輪
速演算器４のCPU端子に一個供給される。すな
わち、2KHZのパルスはNAND素子１４から修
正回路２のCPU端子にも加えられ、修正回路２
の内容が一つカウントアツプされ、その出力が
“Ｍ”となり比較器３の出力端子Ａ＜Ｂの出力信
号が再び“０”になつて、これ以上のパルス列を
NAND素子１４が通さなくなるからである。

以上のようにして車輪速演算器４の出力値が
NminからNmin＋１になると共に、パルス発生
器５からはfo×Nmin＋１／2ⁿ⁺¹なる周波数のパルス 列が発生することになる。すなわち前車輪速パル
スRIの周期におけるパルス列の周波数より、
Nmin＋１／Nmin倍大きい周波数のパルス列が計数器 １に供給される。

以上を更に詳しく説明すれば次のようになる。
すなわち、第３図Ａで示すように車輪速度が
Vminのときの車輪速パルスの周期RI₁〜RI₂をT₁
とすれば、以後の車輪速パルスの周期RI₂〜RI₃
（T₂）、……、RIn〜RIn＋₁（Tn）、RIn＋₁〜RIn
＋₂（Tn＋₁）……は車輪の加速度に応じて短かく
なつて行く（T₁＞T₂＞……＞Tn＞Tn＋₁……）。
そして車輪速度がVmin＋△Ｖ＝Vmを越えた後、
最初の車輪速パルスをRInとすれば、このときの
周期TnはVminのときの周期T₁より、Nmin／2ⁿ⁺¹× foの周波数のパルス一個分短かい、換言すれば、
Tnにおけるパルス列のカウント数は“Ｍ−１”
となる。これにより車輪速演算器４の出力は
“１”だけ増加し、パルス発生器５の発生パルス
列の周波数はNmin＋₁／2ⁿ⁺¹×foと高くなり、このパ ルス列が次の周期Tn＋₁においてカウントされ
る。従つて、車輪速パルスRIの周期内のパルス
カウント数は再び“Ｍ”となる。

更に車輪速度が増加してVm＋△Ｖ＝Vrを越え
るまでは、車輪速パルスRIがNAND素子１２に
印加される毎に、上述のようにクリア、ラツチ、
比較がくり返されるが、比較器３の出力端子Ａ＜
Ｂ、Ａ＞Ｂの出力信号は“０”のまゝであるの
で、車輪速演算器４の内容は変わらない。然るに
車輪速度がVrを越えてから最初の車輪速パルス
RIがNAND素子１２に加えられ、次の車輪速パ
ルスRIが加えられるまでの期間、すなわちこの
ときのパルスRIの周期は上述のVmを越えてから
最初のパルスRIの周期Tnに比べ更に△Ｖに相当
する大きさだけ小さくなつており、パルス発生器
５から発生しているパルス列の周波数は車輪速度
がVrに達する前の大きさであるので、この周期
内に計数器１でカウントされるパルス列は“Ｍ−
１”となり、比較器３の出力端子Ａ＜Ｂの信号が
“１”となり、車輪速演算器４の出力は１だけ大
きくなる。

車輪速度の増大と共に以上のようにして車輪速
演算器４のデジタル出力は増大し、車輪速度が設
定最高速度のVmaxに達すると演算器４の出力端
子Oo〜Onの出力信号はすべて“１”となる。上
述したように演算器４の出力端子Oo〜Onはすべ
てNAND素子２８に接続されているので、これ
によりNAND素子２８の出力は“０”となり、
従つて、インバータ１８の出力は“１”となり、
NOR素子１９はパルス列に対して非導通の状態
になる。すなわち、NAND素子１４からパルス
列を供給されても、NOR素子１９は非導通の状
態にあるので、車輪速演算器４の内容はカウント
アツプされない。これにより、次のパルスが
CPU端子に加えられて出力端子Oo〜Onの信号が
すべて“０”となることが防止されている。

実際には車輪回転速度が設定最高速度Vmaxに
達することはほとんどないが、以上のようにして
常に確実で信頼のできる車輪速度が得られるよう
にしている。仮に車輪速度がVmaxを越したとし
た場合には、2ⁿ⁺¹−１に対応する一定の速度値
Vmaxが得られる。

以上説明したように、車輪が停止の状態から設
定最高車輪速度にまで加速された場合に車輪速演
算器４のデジタル出力が変化するのであるが、こ
のデジタル出力と車輪速度との関係は、任意の車
輪速度をVi、その時の車輪速パルスRIの周波数
をfri ｉ、演算器４の出力をNiとすると、車輪速
パルスRIの一周期に計数器１によつてカウント
されるカウント数M′は M′＝Ni／2ⁿ⁺¹×fo×１／fri ｉ＝fo／2ⁿ⁺¹×Ni／fri
ｉ となり、このM′が常に所定のデジタル値“Ｍ”
に一致するよう修正されるため Ｍ＝fo／2ⁿ⁺¹×Ni／fri ｉ ∴Ni＝2ⁿ⁺¹／fo×Ｍ×fri ｉ また、車輪速度Viは車輪速パルスRIの周波数
fri ｉに比例するため、その比例定数をｋとする
と、fri ｉ＝kVi 従つてNi＝Ｍ×2ⁿ⁺¹／fo・ｋ・Vi（但しNi＞ Nmin）上式において、Ｍ、fo、2ⁿ⁺¹、は定数で
あるので、演算器４の出力Niは車輪速度Viに比
例して変化することは明らかである。また、演算
器４の出力１ビツトの速度値は、上記の定数を適
宜に設定することによつて任意に選ぶことができ
る。

次に、自動車が等速度で走行しているときに、
すなわち車輪が等速度で回転しているときにブレ
ーキをかけた場合について説明する。

例えば、今、車輪速度がVm′の等速度状態にあ
るとすれば、このときの車輪速パルスRIの周期
内にカウントされるパルス列のパルス数は上述と
同様に“Ｍ”であつて、演算器４の出力は一定で
ある。然るにブレーキをかけて車輪速度を低下さ
せると車輪速パルスRIの周期は第３図Ｂに示す
ようにTm＜Tm＋₁＜……＜Tp＜Tp＋₁と長くな
つて行く。今、第３図Ｂにおいて車輪速パルス
RIm〜RIm＋₁間は等速度状態にあり、RIm＋₁〜
RIm＋₂間でブレーキをかけたとすると、周期
Tm＋₁はTmより長くなるが、計数器１でのカウ
ント数が増えるほど長くはならない。車輪速度が
Vm′−△Ｖ＝Vp以下になる車輪速パルスRIp〜
RIp＋₁間の周期Tpにおいては、周期Tmよりパ
ルス１個分長くなり、計数器１の出力は“Ｍ”か
ら“Ｍ＋１”となる。これにより、比較器３の出
力端子Ａ＞Ｂの信号が“１”となり演算器４の内
容が１だけカウントダウンされる。これと共にパ
ルス発生器５の発生パルス列の周波数がこれに比
例して減少し、次の周期Tp＋₁での計数器１のパ
ルスカウント数は再び“Ｍ”となる。次いで車輪
速パルスRIの数サイクル〜数＋サイクル（ブレ
ーキのかけ方により変わる）を経て車輪速度が
Vp−△Ｖと更に小さくなると計数器１のパルス
カウント数が再び“Ｍ＋１”となり演算器４の内
容は更に１だけカウントダウンされる。以上のよ
うにして演算器４の内容がカウントダウンされて
行き、所望の車輪速度が得られ、ブレーキをゆる
めると、このときの車輪速度に相当するデジタル
出力が一定値として演算器４から得られる。車輪
を停止させた場合には演算器４のデジタル出力は
Nminと残るが、回路全体の電源をオフすること
により各回路はすべて初期の状態に戻る。

本発明の実施例は以上述べたように、回路全体
の電源がオンになると同時に、AND素子３１を
遮断して車輪速信号RIの供給を停止し、タイミ
ングパルスにより正常に作用するか否かをチエツ
クし、もし故障していれば故障信号を発生するよ
うにしているので、故障をいち早く検知すること
ができる。また回路全体の電源をオンにする度に
自動的にチエツクが行なわれるので、確実に故障
を検知することができる。更に、車輪回転速度演
算に用いるタイミング・パルスを計数することに
より故障を検出するようにしているので、故障を
検出するための回路構成が非常に簡単である。

なお、本発明は上記の実施例に限定されるもの
ではなく、本発明の技術的思想に基づいて種々の
変形が可能である。

例えば、本実施例においては、比較器３の最上
位のビツトの比較入力端子に１を加え、タイミン
グ・パルス信号を車輪速演算器４に伝達するよう
にしているが、フリツプフロツプ３２の出力信号
が“１”になると比較器３の出力に関係なく、タ
イミングパルスを車輪速演算器４に伝達するよう
回路構成してもよい。

また、本実施例においては、計数器３３の計数
結果が所定の基準値“Ｌ”と異なるとき故障信号
を発生するようにしているが、計数結果と比較す
る所定の基準値を上記基準値“Ｌ”より大きく又
は小さく設定し、計数器３３の測定結果がその基
準値以上に又は以下になると故障信号を発生する
ようにしてもよく、また、電源オン時における過
渡的なノイズ信号などを考慮して所定の基準値に
巾をもたせてもよい。

以上のような場合、種々の態様が考えられる
が、例えばAND素子３８と計数器３３との間に
分周器を接続し、この分周期器の分周率をｓと
し、基準値ＬをsL（ｓは１より小）とすることに
より故障検出の感度を落とすようとしてもよい
し、あるいは基準値を２つのL₁とL₂（L₁＞L₂とす
る）に設定し、この各々に対して比較器を設け
L₁に対してはＢ＞Ａ（実施例と同様にＢをこれら
比較器の基準入力、Ａを比較入力とする）で
“１”なる出力を発生し、他方L₂に対してはＢ＜
Ａで“１”なる出力を発生し、これらをAND素
子に供給し、このAND素子の出力を実施例の
AND素子３７の論理否定の入力端子に供給する
ようにしてもよい。このようにすれば計数器３３
の最終計数値ＷがL₁＞Ｗ＞L₂の範囲内にある限
り車輪回転速度演算回路は正常であると判断され
る。

本発明の車輪回転速度演算回路は演算器に所定
期間供給されるタイミング・パルスと計数器が計
数するタイミング・パルスと比較する１つのサイ
クルだけで故障検出できるので短時間で故障を検
出でき、車輪回転速度演算に用いるタイミング・
パルスにより故障検出を行うようにしているの
で、簡単な構成で回路の故障を検出できるという
顕著な効果を奏するものである。

【図面の簡単な説明】

第１図は本発明の実施例による車輪速度演算回
路の回路図、第２図及び第３図は同回路の作用を
説明するための波形図及びタイムチヤートであ
る。 なお、図において、１…計数器、２…修正回
路、３…比較器、４…車輪速演算器、５…パルス
発生器、１１…タイミングパルス入力端子、１
７，２０，２１，２５…遮断回路、３０…電源端
子、３２…フリツプフロツプ、３３…計数器、３
４…比較器。

Claims (1)

【特許請求の範囲】
1. １ 車輪の回転速度に比例する周波数の車輪速度
   信号の周期又は周期に関連する期間内に発生する
   パルス発生器のパルス数と車輪の所定の回転速度
   での予め決められた基準パルス数とを比較する比
   較器と、該比較器から前記パルス数の前記基準パ
   ルス数に対する大小に応じて前記所定の回転速度
   に対応したデジタル値を減少・増加させる減算信
   号・加算信号をうけ車輪の回転速度に比例した信
   号を出力する演算器とを備え、前記演算器の出力
   と前記基準パルス数に比例した一定の周波数のク
   ロツクパルス信号とを前記パルス発生器に入力し
   て前記パルス発生器のパルスの周波数を前記演算
   器の出力に比例して変化させるようにした車輪回
   転速度演算回路において、電源電圧の印加により
   タイミング・パルスに応じて前記演算器に第１の
   設定値から第２の設定値まで減算させるととも
   に、計数器により前記演算器が前記第１の設定値
   から前記第２の設定値まで減算する期間に当該演
   算器に供給されるタイミング・パルス数を計数
   し、前記計数器の計数値が前記第１の設定値と前
   記第２の設定値との差に基いて予め設定した範囲
   外になると故障信号を発生するようにした車輪回
   転速度演算回路。