JPS6152018B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は車輪回転速度演算回路に関し、特に車
両のアンチスキツド制御に適用して最適な車輪回
転速度演算回路に関する。

最近、自動車にいかなる路面においても、より
効果的で、かつ安全なブレーキ作用を行わせるた
めのブレーキ装置として種々のアンチスキツド制
御装置が開発されている。これらアンチスキツド
制御装置においてはいづれも車輪の回転状態もし
くはスキツド状態が演算され、この結果に応じて
車輪のブレーキ装置のホイールシリンダに伝達さ
れるブレーキ液圧が制御されるのであるが、上述
の回転状態もしくはスキツド状態の演算において
は、車輪回転速度、すなわち車輪速度が必要とさ
れる。例えば、回転状態の演算においては、車輪
速度から減速度が演算され、スキツド状態の演算
においては車輪速度から近似車体速度が演算さ
れ、この結果によりスリツプ率が演算される。車
輪の減速度は所定の減速度基準値と比較され、車
輪のスリツプ率は所定のスリツプ率と比較され、
これらの結果によりブレーキ液圧が制御されるの
であるが、制御の基本となるのはいづれの場合に
おいても車輪速度である。

最近のアンチスキツド制御はデジタル制御の傾
向にあるが、上述の車輪速度を得るのに車輪に設
けられた車輪回転速度センサーからの出力をパル
ス列に変え、このパルス列に基づいて車輪速度が
演算されている。すなわち、このパルス列の周波
数は車輪回転速度に比例するのであるが、従来は
一定時間中のこのパルス列のパルスを計数する
か、または高周波数のパルスを上記パルス列のパ
ルス間、すなわちそのときの車輪回転速度に反比
例する周期において計数するかして車輪速度を演
算していた。

然しながら前者の方法においては、車輪速度の
精度を上げるためには上述の一定時間をかなり長
くしなければならず、演算に長時間を必要とす
る。また後者の方法においては、車輪速度が大き
いときと小さいときとでは、演算精度が大きく異
なつてくる。

更に以上の両方法においては、車輪速度の徴分
操作、すなわち車輪の減速度または加速度を得る
のに複雑な回路を必要とした。

本発明は上述の点に鑑みてなされたもので、殆
んど瞬時に車輪速度を演算し、しかも徴分操作を
非常に簡単にする車輪回転速度演算回路を提供す
ることを目的とする。この目的は本発明によれ
ば、車輪の回転速度に比例した周波数の車輪速信
号によつて制御される計数器と、所定のデジタル
値と前記計数器のデジタル出力とを比較する比較
器と、この比較器の出力に基づいて車輪回転速度
に相当するデジタル値を演算し、出力する演算器
と、この演算器のデジタル出力と一定の周波数の
信号を受けて前記演算器のデジタル出力に比例す
る周波数のパルス列を発生するパルス発生器とを
具備し、前記計数器は前記パルス発生器のパルス
列を受けて前記車輪速信号の周期又はこの周期に
関連した期間内に発生する前記パルス列を計数
し、これにより得られる前記計数器のデジタル出
力が前記所定のデジタル値と前記比較器により比
較されることを特徴とする車輪回転速度演算回路
によつて達成される。

以下、本発明の詳細につき図面を参照して説明
する。

第１図は本発明の実施例による自動車のアンチ
スキツド制御用車輪回転速度演算回路を示す。こ
の回路は主として、２進カウンターによつて構成
される計数器１と、プリセツタブル・アツプ・ダ
ウン・２進カウンターによつて構成される修正回
路２と比較器３とプリセツタブル・アツプ・ダウ
ン・２進カウンターによつて構成される車輪速演
算器４と２進レートマルチブライヤーによつて構
成されるパルス発生器５とから成る。

クリア信号入力端子６には第２図Ｄに示すよう
なクリア信号CLRが供給され、この入力端子６
は計数器１の入力端子CLRに接続される。また
入力端子７には第２図Ｂに示す車輪速パルスRI
が供給され、この端子７はNAND素子１２を介し
て計数器１の入力端子CPに接続される。計数器
１の出力端子Oo〜Omはそれぞれ修正回路２のプ
リセツト入力端子Po〜Pmに接続され、入力端子
CPU及びCPDにはそれぞれ後述するようなパル
スが供給されるUP端子８及びDWN端子９が接続
される。なお、計数器１の最上位のビツト
（MSB）の出力端子Omはインバータ１３を介し
て上述のNAND素子１２の入力端子に接続され
る。

入力端子１０には第２図Ｃに示すようなラツチ
信号LTが供給され、この端子１０は修正回路２
のラツチ信号入力端子Ｌに接続される。修正回路
２の出力端子Oo〜Omはそれぞれ比較器３の比較
入力端子Ao〜Amに接続される。比較器３の基準
入力端子Bo〜Bmには所定のデジタル値“Ｍ”が
印加されている。

比較器３の第１比較出力端子Ａ＜Ｂ及び第２比
較出力端子Ａ＞ＢはそれぞれNAND素子１４，１
５、NOR素子１９，２０及びインバータ２３，
２４を介して車輪速演算器４の入力端子CPU及
びCPDに接続される。演算器４の入力端子Po〜
Pnには演算器４の最低温度を設定する所定のデ
ジタル値“No”が印加されている。この値
“No”は例えば５Km／Ｈの設定最低速度Ｖmmに対
応している。また演算器４の入力端子Ｌには、第
１図の回路全体の電源がオンされたときに負方向
パルスが入力端子３０を介して印加される。従つ
て、電源のオン時に演算器４には“No”なるデ
ジタル値がプリセツトされる。

車輪速演算器４の出力端子Oo〜Onはそれぞれ
パルス発生器５の入力端子Ａ，Ｂ，Ｃ……に接続
され、出力端子Oo〜Onの出力が“No”のとき
“１”となる端子を除いてすべての端子は更に最
低速度検知用のNOR素子２５の入力端子にそれ
ぞれ接続される。また、出力端子Oo〜Onは図示
せずとも、それぞれ最高速度検知用のNAND素子
２８の入力端子に接続される。NOR素子２５は
NOR素子２１、インバータ１７を介して上述の
NOR素子２０の他入力端子に接続され、NAND
素子２８はインバータ２７、NOR素子２２及び
インバータ１８を介して上述のNOR素子１９の
他入力端子に接続される。

パルス発生器５の入力端子CPには周波数ｏ
のクロツクパルスが入力端子２９を介して供給さ
れ、出力端子OUTは上述のNAND素子１２の―
入力端子に接続される。そして、上記クロツクパ
ルスの周波数ｏは、入力端子７に供給される車
輪速パルスRIの最高周波数をrimaxとすると、
rimax×Ｍに設定されている。ここで、“Ｍ”
は比較器３に印加される所定のデジタル値であ
る。

なお、上述の入力端子３０は更にインバータ２
６を介してNOR素子２１，２２のそれぞれの他
入力端子に接続され、車輪速演算器４の出力端子
Oo〜Onは図においてＣで示すように、図示せず
とも近似車体速度演算回路やスリツプ率演算回路
に接続されているものとする。また、入力端子１
１には例えば2KHzのタイミング・パルスが供給
され、インバータ１６を介して上述のNAND素子
１４及び１５の他入力端子に供給される。比較器
３の出力に応じて、NAND素子１４及び１５から
得られるパルスはそれぞれ上述のUP端子８及び
DWN端子９に供給される。

本発明の実施例による車輪速度演算回路は以上
のように構成されるが、次にこの作用につき説明
する。

車輪速度センサーは図示しないが、車輪に設け
られており、車輪の回転により正弦状の信号がこ
れから得られる。この信号を波形整形することに
よつて、第２図Ａに示すような車輪速信号が得ら
れる。車輪速信号はその周波数が車輪の回転速度
に比例する矩形状の信号であるが、その立上がり
によつて上述の車輪速パルスRIが負方向に形成
される。また、この車輪速パルスRIの立下がり
及び立上りによつてそれぞれ第２図Ｃ及びＤに示
すようなラツチ信号LT及びクリア信号CLRが形
成される。このようなクリア信号CLR、車輪速
パルスRI及びラツチ信号LTがそれぞれ自動車の
走行中に入力端子６，７，１０に供給されるので
あるが、今、説明をわかりやすくするため、自動
車が停止の状態から加速してこの回路の設定最高
速度に達したとする。

まず、走行開始と共に入力端子３０に回路全体
用電源のオンによる負方向パルスが加えられる。
これにより車輪速演算器４には“No”なるデジ
タル値がプリセツトされる。なお、演算器４の出
力値は、車輪速度が設定最高速度Vmaxになつた
とき、その出力端子Oo〜Onの出力がすべて
“１”になるようにしている。すなわち、デジタ
ル値 2⁰＋2¹＋2²＋………２ⁿ＝２ⁿ⁺¹−１を最高速度
Vmaxに対応するデジタル値としている。

パルス発生器５はレートマルチブライヤーによ
つて構成され、その出力端子OUTからは ｏ×演算器４のデジタル出力／２^ｎ＋１＝ なる周波数、すなわち演算器４のデジタル出力に
比例する周波数のパルス列が得られる。ここで
ｏは入力端子CPに加えられるクロツクパルスの
周波数であり、２ⁿ⁺¹の“ｎ＋１”はレートマル
チブライヤーの入力端子Ａ，Ｂ……のビツト数に
１を加えた数である。従つて、回路全体の電源の
オン時には＝ｏ×Ｎｏ／２^ｎ＋１となる周波数のパ
ルス 列が発生する。この周波数のパルス列がNAND素
子１２の一入力端子に加えられ、NAND素子１２
の他の２つの入力端子にはそれぞれ第２図Ｂに示
す信号及びインバータ１３の出力が加えられてい
るので、パルス発生器５の出力パルス列が計数器
１によりカウントされ始める。すなわち、車輪速
パルスRIの発生と共に第２図Ｃ，Ｄに示すラツ
チ信号LT及びクリア信号CLRが形成され、これ
らが修正回路２及び計数器１に加えられるので、
修正回路２にはこのときの計数器１の出力（電源
オン時にはＯとする）がラツチされ、次いで計数
器１の内容がクリアされる。インバータ１３は計
数器１のMSBである端子Omに接続され、この端
子Omの出力は“０”であるので、インバータ１
３からは“１”なる出力がNAND素子１２に加え
られている。従つて、車輪速パルスRIが“０”
から“１”となると共に、パルス発生器５からの
パルス列がカウント開始される。

ところで、車輪の走行開始時には、車輪速度Ｖ
は設定最低速度Ｖmmより低いので演算器４の出力
は“No”であり、このときの車輪速パルスRI間
の間隔、すなわち周期１／ｒｉには、 ｏ×Ｎｏ／２^ｎ＋１×ｆ／ｒｉのパルスが計数器１
によりカウ ントされる。そして、次の車輪速パルスRIが発
生すると、上述したように計数器１の出力が修正
回路２にラツチされる。このデジタル値が比較器
３の入力端子Ao〜Amに加えられ、上述の所定の
デジタル値“Ｍ”と比較されるが、車輪速度は設
定最低速度より低く、入力端子Ao〜Amに加えら
れるデジタル値の方が大きいので、比較器３の出
力端子Ａ＞Ｂから“１”なる信号が発生する。こ
れはNAND素子１５の一方の入力端子に加えら
れ、他方の入力端子には本実施例では2KHzのタ
イミングパルスがインバータ１６から加えられて
いるので、この2KHzの周波数のパルスがNAND
素子１５、を介してNOR素子２０の―入力端子
に加えられる。なおこのとき演算器４の出力が
“No”であり、従つて最低速度検出用のNOR素子
２５の出力が“１”であるためNOR素子２０の
他入力端子にはインバータ１７から“１”なる出
力が加えられており、NOR素子２０はパルスの
非導通状態になつている。そのため、インバータ
１６からのパルスが演算器４のCPD端子に伝達
されず、演算器４の出力は“No”のままであ
る。

上述したように車輪速演算器４は電源オンと共
に“No”なるデジタル値がブリセツトされ、車
輪速度が設定最低速度Ｖmm以下であるかぎり、そ
の出力は“No”に保たれる。

なお、インバータ２６には入力端子３０から電
源オン時には負方向パルスが加えられるが、これ
によつて電源オン時に生ずるノイズを防止してお
り、回路動作中はその出力は“Ｏ”となつてい
る。

また、比較器３の基準端子に印加される所定の
デジタル値“Ｍ”の値は、車輪速度が設定最低速
度Ｖmmのときの車輪速パルスRIの一周期にカウ
ントされるパルス発生器５のパルス列の数に等し
く設定されているため、設定最低速度Ｖmmに対応
する車輪速パルスRIの周波数をriminとする
と、Ｍ＝Ｎｏ／２^ｎ＋１・ｏ×Ｉ／ｒｉｍｉｎであ
る。

ここで“No”は設定最低速度Vminに対応する
演算器４のデジタル値、ｏは入力端子２８に供
給されるクロツクパルスの周波数である。

車輪の速度が増加してVminに達し、これを越
えても車輪速パルスRIの周期内にカウントされ
るパルス列の数が“Ｍ”である限り、車輪速演算
器４の出力が変わらないが、車輪の速度がVmin
＋△Ｖを越えてから最初の車輪速パルスRIと次
のパルスRIとの間の期間内にカウントされるパ
ルス列は、車輪速パルスRIの周期が△Ｖに相当
する大きさだけ短かくなつたにもかゝわらず、パ
ルス発出器５から発出するパルス列の周波数は車
輪速パルスRIの前周期に対するものと同じであ
るので、前周期とは一つ減り“Ｍ―１”となる。
これにより比較器３の出力端子Ａ＜Ｂの出力信号
は“１”となり、インバータ１６から供給される
2KHzの負方向パルスがNOR素子１９及びインバ
ータ２３を介して車輪速演算器４のCPU端子に
一個供給される。すなわち、2KHzのパルスは
NAND素子１４から修正回路２のCPU端子にも
加えられ、修正回路２の内容が一つカウントアツ
プされ、その出力が“Ｍ”となり比較器３の出力
端子Ａ＜Ｂの出力信号が再び“０”になつて、こ
れ以上のパルス列をNAND素子１４が通さなくな
るからである。

ここにおいて、車輪速パルスRI間にカウント
されるカウント数が所定のデジタル値“Ｍ”より
“１”減ずる速度差を△Ｖとすると、△Ｖは次の
関係によつて与えられる。

今、車輪速度がVmin＋△Ｖにおける車輪速パ
ルスの周波数をri、その周期におけるカウント
数をM′とすると、Ｍ―M′＝１より Ｎｏ／２^ｎ＋１×ｏ×１／ｒｉｍｉｎ −Ｎｏ／２^ｎ＋１×ｏ×１／ｆ′ｒｉ ＝Ｎｏ／２^ｎ＋１×ｏ（１／ｒｉｍｉｎ−１／ｆ
′ｒｉ）＝１ ′ri−rimin ＝２^ｎ＋１／Ｎ×ｏ×rimin×f′ri ＝１／Ｍ×′ri 従つて′ri−rimin＝△riとすると、 △ri＝１／Ｍ×f′ri 上式において、車輪速パルスRIの周波数riは
車輪速度Ｖに比例するので、 △Ｖ＝１／Ｍ×（Vmin＋△Ｖ） ∴△Ｖ＝Ｖｍｉｎ／Ｍ−１（但しＭ＞１） となる。すなわち、△Ｖの値は“Ｍ”の値を適宜
に選ぶことによつて任意に設定できる。

なお、以上は車輪速度がVminから△Ｖ増加し
た場合について求めたが、上記の関係は車輪速度
が任意のViから△Ｖ増加した場合においても成
立することは明らかである。

以上のようにして車輪速演算器４の出力値が
“No”から“No＋１”になると共に、パルス発生
器５からはｏ×Ｎｏ＋１／２^ｎ＋１なる周波数のパル
ス列が 発生することになる。すなわち前車輪速パルス
RIの周期におけるパルス列の周波数より、Ｎｏ＋１／Ｎ
ｏ 倍大きい周波数のパルス列が計数器１に供給され
る。

以上を更に詳しく説明すれば次のようになる。
すなわち、第３図Ａで示すように車輪速度が
Vminのときの車輪速パルスの周期RI₁〜RI₂をT₁
とすれば、以後の車輪速パルスの周期RI₂〜RI₃
（T₂）、……、RIn〜RI_o+1（Tn）、RI_o+1〜RI_o+2
（Ｔ_o+1）……は車輪の加速度に応じて短かくなつ
て行く（T₁＞T₂＞……＞Tn＞Tn＋_１……）。そ
して車輪速度がVmin＋△Ｖ＝Vmを越えた後、最
初の車輪速パルスをRInとすれば、このときの周
期TnはVminのときの周期T₁より、Ｎｏ／２^ｎ＋１×ｏ
の 周波数のパルス一個分短かい。換言すれば、周期
Tnにおけるパルス列のカウント数は“Ｍ―１”
となる。これにより車輪速演算器４の出力は
“１”だけ増加し、パルス発生器５の発生パルス
列の周波数はＮｏ／２^ｎ＋１×ｏの周波数のパルス一
個分 短かい。換言すれば、周期Tnにおけるパルス列
のカウント数は“Ｍ―１”となる。これにより車
輪速演算器４の出力は“１”だけ増加し、パルス
発生器５の発生パルス列の周波数はＮｏ＋１／２^ｎ＋１
×ｏ と高くなり、このパルス列が次の周期Tn＋１に
おいてカウントされる。従つて、車輪速パルス
RIの周期内のパルスカウント数は再び“Ｍ”と
なる。

更に車輪速度が増加してVm＋△Ｖ＝Vrを越え
るまでは、車輪速パルスRIがNAND素子１２に印
加される毎に、上述のようにクリア、ラツチ、比
較がくり返されるが、比較器３の出力端子Ａ＜
Ｂ、Ａ＞Ｂの出力信号は“Ｏ”のまゝであるの
で、車輪速演算器４の内容は変わらない。然るに
車輪速度がVrを越えてから最初の車輪速パルス
RIがNAND素子１２に加えられ、次の車輪速パル
スRIが加えられるまでの期間すなわちこのとき
のパルスRIの周期は上述のVmを越えてから最初
のパルスRIの周期Tnに比べ更に△Ｖに相当する
大きさだけ小さくなつており、パルス発生器５か
ら発生しているパルス列の周波数は車輪速度が
Vrに達する前の大きさであるので、この周期内
に計数器１でカウントされるパルス列は“Ｍ―
１”となり、比較器３の出力端子Ａ＜Ｂの信号が
“１”となり、車輪速演算器４の出力は１だけ大
きくなる。

車輪速度の増大と共に以上のようにして車輪速
演算器４のデジタル出力は増大し、車輪速度が設
定最高速度のVmaxに達すると演算器４の出力端
子Oo〜Onの出力信号はすべて“１”となる。上
述したように演算器４の出力端子Oo〜Onはすべ
てNAND素子２８に接続されているので、これに
よりNAND素子２８の出力は“Ｏ”となり、従つ
て、インバータ１８の出力は“１”となり、
NOR素子１９はパルス列に対して非導通の状態
になる。すなわち、NAND素子１４からパルス列
を供給されても、NOR素子１９は非導通の状態
にあるので、車輪速演算器４の内容はカウントア
ツプされない。これにより、次のパルスがCPU
端子に加えられて出力端子Oo〜Onの信号がすべ
て“Ｏ”となることが防止されている。

実際には車輪回転速度が設定最高速度Vmaxに
達することはほとんどないが、以上のようにして
常に確実で信頼のできる車輪速度が得られるよう
にしている。仮に車輪速度がVmaxを越したとし
た場合には、２ⁿ⁺¹−１に対応する一定の速度値
Vmaxが得られる。

以上説明したように、車輪が停止の状態から設
定最高車輪速度にまで加速された場合に車輪速演
算器４のデジタル出力が変化するのであるが、こ
のデジタル出力と車輪速度との関係は、任意の車
輪速度をVi、その時の車輪速パルスRIの周波数
をri ｉ、演算器４の出力をNiとすると、車輪
速パルスRIの一周期に計数器１によつてカウン
トされるカウント数M′は M′＝Ｎｉ／２^ｎ＋１×ｏ×１／ｒｉ ｉ ＝ｏ／２^ｎ＋１×Ｎｉ／ｒｉ ｉ となり、このM′が常に所定のデジタル値“Ｍ”
に一致するよう修正されるため Ｍ＝ｏ／２^ｎ＋１×Ｎｉ／ｒｉ ｉ ∴Ni＝２^ｎ＋１／ｏ×Ｍ×ri ｉ また、車輪速度Viは車輪速パルスRIの周波数ri
ｉに比例するため、その比例定数をｋとすると、 ri ｉ＝kVi 従つてNi＝Ｍ×２^ｎ＋１／ｏ・ｋ・Vi（但しNi＞No） 上式において、Ｍ，ｏ，２ⁿ⁺¹、は定数である
ので、演算器４の出力Niは車輪速度Viに比例し
て変化することは明らかである。また、演算器４
の出力１ビツトの速度値は、上記の定数を適宜に
設定することによつて任意に選ぶことができる。

次に、自動車が等速度で走行しているときに、
すなわち車輪が等速度で回転しているときにブレ
ーキをかけた場合について説明する。

例えば今、車輪速度がVmの等速度状態にある
とすれば、このときの車輪速パルスRIの周期内
にカウントされるパルス列のパルス数は上述と同
様に“Ｍ”であつて、演算器４の出力は一定であ
る。然るにブレーキをかけて車輪速度を低下させ
ると車輪速パルスRIの周期は第３図Ｂに示すよ
うにTm＜Ｔ_n+1＜……＜Tp＜Ｔ_p+1……と長くな
つて行く。今、第３図Ｂにおいて車輪速パルス
RIm〜RI_n+1間は等速度状態にあり、RI_n+1〜
RI_n+2間でブレーキをかけたとすると、周期Ｔ_n+1
はTmより長くなるが、計数器１でのカウント数
が増えるほど長くはならない。車輪速度がVm―
△Ｖ＝Vp以下になる車輪速パルスRIp〜RI_p+1間
の周期Tpにおいては、周期Tmよりパルス１個分
長くなり、計数器１の出力は“Ｍ”から“Ｍ＋
１”となる。これにより、比較器３の出力端子Ａ
＞Ｂの信号が“１”となり演算器４の内容が１だ
けカウントダウンされる。これと共にパルス発生
器５の発生パルス列の周波数がこれに比例して減
少し、次の周期Ｔ_p+1での計数器１のパルスカウ
ント数は再び“Ｍ”となる。次いで車輪速パルス
RIの数サイクル〜数十サイクル（ブレーキのか
け方により変わる）を経て車輪速度がVp―△Ｖ
と更に小さくなると計数器１のパルスカウント数
が再び“Ｍ＋１”となり演算器４の内容は更に１
だけカウントダウンされる。以上のようにして演
算器４の内容がカウントダウンされて行き、所望
の車輪速度が得られ、ブレーキをゆるめると、こ
のときの車輪速度に相当するデジタル出力が一定
値として演算器４から得られる。車輪を停止させ
た場合には演算器４のデジタル出力は“No”と
残るが、回路全体の電源をオフすることにより各
回路はすべて初期の状態に戻る。

本発明の実施例は以上に述べたように車輪速度
を直ちに演算すると共に、速度変化分がNAND素
子１４，１５からカウントアツプ信号又はカウン
トダウン信号としてパルス数で検出されるのでア
ンチスキツド制御に必要な車輪加速度又は車輪減
速度の演算がきわめて容易に行われる。すなわ
ち、以上の実施例では、車輪速度が所定の△Ｖ変
化する毎にカウントアツプ信号又はカウントダウ
ン信号として１個のパルスが発生するので、所定
時間内におけるこのパルス数をカウントすれば直
ちに減速度が得られることができる。

また本実施例では上述のパルスは端子１１に加
えられる2KHzのクロツクパルスに同期して得ら
れるので、車輪に一時的な衝げきが加わつて急激
に速度が変化しても、例えば走行中に道路の凹み
に一時的に車輪がはまり込んだとしても、1/2000
sec以内の変化であれば感知せず安定なアンチス
キツド制御が保証される。

又、車輪速演算器４のデジタル出力Niは図示
しないが、近似車体速度演算回路やスリツプ率演
算回路に供給され、上述の加速度や減速度と共に
車輪のブレーキ液圧を制御する弁に対する制御信
号が形成されるが、これについては種々の構成が
公知となつているので説明を省略する。

本発明の実施例は以上のように構成されるが、
勿論本発明はこれに限定されることなく本発明の
技術的思想に基づいて種々の変形が可能である。

なお、比較器３に加える基準デジタル値Ｍを自
由に選定することができるが以上の説明で明らか
なように、本発明では計数器１の車輪速パルス周
期内のカウント数が常に一定になるように自動制
御され、カウントアツプ信号又はカウントダウン
信号はいわば誤差信号であつて、制御の精度の点
から見れば上述のカウント数を余り小さくするこ
とは好ましくない。従つて比較器３への基準デジ
タル値を余り小さくすることは好ましくない。

更に又、以上の実施例では車輪速演算器４のオ
ーバフローを防止するために最高速度検知用の
NAND素子２８が設けられているが、充分に大き
な容量のカウンターを用いれば勿論省略すること
ができる。又、最低速度検知用のNOR素子２５
が設けられ、演算器４の出力が“No”以下にな
ることを防止しているが、これは車輪速センサー
の出力が車輪速度が０に近い場合、殆んどないか
非常に不安定であるため、安定な演算結果を得ら
れないからである。従つて演算器の最大出力２^n+
１−１の値に応じて設定することが望ましい。

又、以上の実施例では回路全体の電源をオンし
たときに演算器４の内容を“No”にプリセツト
したが、必ずしもこの値に限定される必要はな
い。

又、上述の実施例では車輪速パルスRIの各周
期毎にパルス発生器からのパルス列をカウントす
るようにしたが、これに限ることなく、車輪速パ
ルスRIの複数の周期毎に、例えば４サイクル毎
に、又は複数の周期おきに、例えば４サイクルお
きに一周期内のパルス列をカウントするようにし
てもよい。このようにすれば、第１図の回路一つ
で複数の車輪の車輪速度を演算することが可能と
なる。

又、以上の実施例では、計数器１によりパルス
RIの１周期につきカウント数が±１変化する場
合につき説明したが、勿論±２以上変化した場合
にも、以上の説明はそのまゝ適用できることは明
らかであろう。

本発明の車輪速演算回路は以上述べた構成によ
り、車輪速度を瞬時に演算することができると共
に、その微分操作が極めて簡単に行えるという極
めて顕著な効果を奏するものである。

【図面の簡単な説明】

第１図は本発明の実施例による車輪速度演算回
路の回路図、第２図及び第３図は同回路の作用を
説明するための波形図及びタイムチヤートであ
る。 なお、図において、１……計数器、２……修正
回路、３……比較器、４……車輪速演算器、５…
…パルス発生器。

Claims (1)

【特許請求の範囲】
1. １ 車輪の回転速度に比例した周波数の車輪速信
   号によつて制御される計数器と、所定のデジタル
   値と前記計数器のデジタル出力とを比較する比較
   器と、この比較器の出力に基づいて車輪回転速度
   に相当するデジタル値を演算し、出力する演算器
   と、この演算器のデジタル出力と一定の周波数の
   信号を受けて前記演算器のデジタル出力に比例す
   る周波数のパルス列を発生するパルス発生器とを
   具備し、前記計数器は前記パルス発生器のパルス
   列を受けて前記車輪速信号の周期又はこの周期に
   開運した期間内に発生する前記パルス列を計数
   し、これにより得られる前記計数器のデジタル出
   力が前記所定のデジタル値と前記比較器により比
   較されることを特徴とする車輪回転速度演算回
   路。