JPH022200A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH022200A JPH022200A JP14546088A JP14546088A JPH022200A JP H022200 A JPH022200 A JP H022200A JP 14546088 A JP14546088 A JP 14546088A JP 14546088 A JP14546088 A JP 14546088A JP H022200 A JPH022200 A JP H022200A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- layer film
- etching
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
2層膜パターンの上に絶縁膜を介して別のパターンを形
成する構造の半導体装置の製造方法に関し、
2層膜パターン形成の際にその上層パターンが下層パタ
ーンに対してオーバハング状にならないように形成し、
もって隣りあう別のパターンどうしのショートを防止し
、又、パターンを微細に形成できることを目的とし、
基板上に下層膜及び上層膜を形成した後、上層膜をパタ
ーニングする−[稈と、上層膜のサイド部分にマスク材
を形成する工程と、上1i911Q及びマスク材をエツ
チングマスクとして下FBH’Aをエツチングする工程
とを含む。[Detailed Description of the Invention] [Summary] Regarding a method for manufacturing a semiconductor device having a structure in which another pattern is formed on a two-layer film pattern via an insulating film, when forming a two-layer film pattern, an upper layer pattern is formed on a lower layer. Form it so that it does not overhang the pattern,
In order to prevent short circuits between adjacent patterns and to form fine patterns, the upper layer film is patterned after forming the lower layer film and the upper layer film on the substrate. and a step of etching the lower FBH'A using the upper 1i911Q and the mask material as an etching mask.
本発明は、2層膜パターンの上に絶縁膜を介して別のパ
ターンを形成する構造の゛I′−導体装置の製造力°法
に関する。The present invention relates to a manufacturing method for an I'-conductor device having a structure in which another pattern is formed on a two-layer film pattern via an insulating film.
近年のICの開発に伴ない、上記のような構造をもつ多
層配線がよく用いられる。この場合、第5図に示す如く
、2層膜パターン1の上に絶縁膜を介して別パターン2
+ 、22 、・・・を交差する膜構造をとる。With the recent development of ICs, multilayer wiring having the above structure is often used. In this case, as shown in FIG. 5, another pattern 2 is placed on top of the two-layer film pattern 1 via an insulating film.
It has a membrane structure that intersects +, 22, .
このような構造の半導体装置を製造するに際し、2層膜
パターンを正しく形成しないとその後のパターニング工
程で別パターンどうしのシ]−ト等の支障を米たすこと
になり、特に、2層膜パターンを正しく形成することが
必要である。When manufacturing a semiconductor device with such a structure, if the two-layer film pattern is not formed correctly, problems such as sheeting of different patterns may occur in the subsequent patterning process. It is necessary to form the pattern correctly.
第6図は従来の製造方法の一例の工程図を示す。 FIG. 6 shows a process diagram of an example of a conventional manufacturing method.
なお、同図に示すa = b断面は第5図に示すa−b
線に沿った断面図、c−d断面は第5図に示すc−d線
に沿った断面図である。第6図(A)において、基板3
上に酸化シリコンの下層膜A′及びポリシリコンの土層
膜B′及びフォトレジストII!I4をこの順で形成し
、膜4をマスクとして膜A’ 、B’ を連続してエツ
チングするか、又は、膜B′をエツチング後にFi14
を除去して膜B′をマスクとして膜A′をエツチングす
る。これにより、膜へ’ 、 WAB’の2層膜パター
ンが形成される。この場合、フッ酸系のウェットエッチ
、あるいはサイドエッチを伴うドライエッチを行なうと
、このエツチングにより第6図(B)に示す如く、11
1JAのサイド部分が後退して膜B′が膜A′に対して
オーバハング状になる。Note that the a=b cross section shown in the same figure is the a-b cross section shown in FIG.
A cross-sectional view taken along line c-d is a cross-sectional view taken along line c-d shown in FIG. In FIG. 6(A), the substrate 3
A lower layer film A' of silicon oxide, a soil layer film B' of polysilicon, and a photoresist II on top! I4 is formed in this order, and films A' and B' are successively etched using film 4 as a mask, or Fi14 is etched after film B' is etched.
is removed and film A' is etched using film B' as a mask. As a result, a two-layer film pattern of ' and WAB' is formed on the film. In this case, if hydrofluoric acid-based wet etching or dry etching with side etching is performed, this etching will result in 11.
The side portion of 1JA recedes, and film B' overhangs film A'.
次に、第6図(B)に示す如く、熱酸化等によって酸化
シリコンの絶縁膜C′を形成する。続いて、第6図(C
)に示す如く、ポリシリコンの膜D′を全面に形成し、
第5図に示す別パターン2+ 、22 、・・・とする
べく膜D′の所定部分をエツチングで除去する。この場
合、膜B′にはオーバハング部分があるので、第6図(
C)のa−b断面に示す如く、この部分には膜D′が不
必要であるにも拘らず膜B′のオーバハング部分下に膜
りが残ってしまう。Next, as shown in FIG. 6(B), an insulating film C' of silicon oxide is formed by thermal oxidation or the like. Next, Figure 6 (C
), a polysilicon film D' is formed on the entire surface,
Predetermined portions of the film D' are removed by etching to form other patterns 2+, 22, . . . shown in FIG. In this case, since the film B' has an overhang part, as shown in FIG.
As shown in the cross section a-b of C), a film remains under the overhang portion of the film B', although the film D' is unnecessary in this part.
上記のように膜B′のオーバハング部分下に膜D′が残
るので、隣りあう別パターン2+ 、22 。As described above, since the film D' remains under the overhang portion of the film B', the adjacent patterns 2+ and 22.
・・・(第5図)どうしはこの残った膜D′を介してシ
ョートすることになり、製品の信頼性に欠ける問題点が
あった。(FIG. 5) A short circuit occurs between the two through the remaining film D', resulting in a problem that the product lacks reliability.
一方、膜B′のオーバハング部分下に膜D′が残らない
ようにオーバエッチする方法も考えられるが、このよう
にするとサイドエッチを伴うため膜D′の幅を予め広め
に形成しておく必要があり、パターンを微細に形成でき
ない問題点があった。On the other hand, a method of over-etching so that the film D' does not remain under the overhanging portion of the film B' can be considered, but since this method involves side etching, it is necessary to form the width of the film D' wide in advance. There was a problem that fine patterns could not be formed.
本発明は、2層膜パターン形成の際にその上層パターン
が下層パターンに対してオーバハング状にならないよう
に形成し、もって隣り合う別のパターンどうしのシ]−
トを防止し、又、パターンを微細に形成できる半導体装
置の製造方法を提供することを目的とする。In the present invention, when forming a two-layer film pattern, the upper layer pattern is formed so as not to overhang the lower layer pattern, so that adjacent patterns are separated from each other.
It is an object of the present invention to provide a method for manufacturing a semiconductor device that can prevent defects and form fine patterns.
第1図は本発明の原理図を示す。上記問題点は、基板1
1上に下層膜A及び上層111Bを形成した後、上層W
ABをバターニングする工程と、該バターニング後の上
層glBのサイド部分にマスク材10を形成する工程と
、該バターニング後の上層膜B及びマスク材10をエツ
チングマスクとして上記下層giAをエツチングする工
程とを含むことを特徴とする半導体装置の製造方法によ
って解決される。FIG. 1 shows a diagram of the principle of the present invention. The above problem is that the substrate 1
After forming the lower layer A and the upper layer 111B on 1, the upper layer W
A step of buttering AB, a step of forming a mask material 10 on the side portion of the upper layer glB after the buttering, and etching the lower layer giA using the upper layer B and the mask material 10 after the buttering as an etching mask. The problem is solved by a method of manufacturing a semiconductor device characterized by including steps.
膜A及び膜Bからなる2層膜パターン形成に際し、NI
Bのサイド部分にマスク材10を設けてからエツチング
する。このマスク材10のためにエツチングの際に上層
Igi!Bが上層膜Δに対してオーバハング状になるこ
とはなく、従って、この2層膜パターン上に絶れ膜を介
して膜りの別パターンを形成する際、WABと膜Aとの
間に膜りが残るようなことはない。従って、膜りを残さ
ないようにするためのオーバエッチ等の工程はいらない
。When forming a two-layer film pattern consisting of film A and film B, NI
A mask material 10 is provided on the side portion of B and then etched. For this mask material 10, the upper layer Igi! B does not overhang the upper layer Δ, and therefore, when forming another pattern on this two-layer film pattern via a broken film, there is no film between WAB and film A. There will be no residue left behind. Therefore, there is no need for a process such as overetching to avoid leaving a film.
第2図は本発明の一実施例の工程を示す。なお、同図に
示す−b断面、c−d断面は第6図で説明した断面図に
準じる。第2図(A)に示す膜Bのサイド部分にフォト
レジスト膜10を形成する方法として、第3図に示す方
法及び第4図に小す方法がある。FIG. 2 shows the steps of one embodiment of the present invention. Note that the -b cross section and the c-d cross section shown in the figure correspond to the cross-sectional view explained in FIG. 6. As a method for forming the photoresist film 10 on the side portion of the film B shown in FIG. 2(A), there are a method shown in FIG. 3 and a method shown in FIG.
第3図(A>において、基板11上に酸化シリコンの下
層膜A及びポリシリコンの上層膜B及びフォトレジスト
膜12をこの順で形成し、膜12をマスクとして膜Bの
みをエツチングし、膜12を除去する。次に、第3図(
B)において、膜A。In FIG. 3 (A>), a lower layer film A of silicon oxide, an upper layer film B of polysilicon, and a photoresist film 12 are formed in this order on a substrate 11, and only the film B is etched using the film 12 as a mask. 12. Next, in Figure 3 (
In B), membrane A.
1111Bの上に低粘度のフォトレジスト膜(ポジレジ
ストgil>13を塗布してベークを行ない、続いて第
3図(C)において、全面アッシングで膜Bのサイド部
分にのみフォトレジスト膜13を残し、MA、Ig!B
の夫々の平坦部に残ったレジスト膜を灰化し、第2図(
A)に示す構造を得る。A low viscosity photoresist film (positive resist gil>13) is applied on top of 1111B and baked, and then, as shown in FIG. , MA, Ig!B
The resist film remaining on each flat part of
Obtain the structure shown in A).
一方、第4図に示す方法は第4図(A)に示す工程は第
3図(A)に示す工程と同じであり、次に、第4図(B
)において、−膜A、l!Bの上にフォトレジスト膜(
ボジレジスl−111)14を塗布し、第4図(C)に
おいて、全面露光を行なう。この場合、膜Bのサイド部
分以外の膜14の薄い部分しか露光されない程度の露光
四とする。この露光を終了して現像すると、第4図(D
)に示す如く、膜14の厚い部分である1lABのサイ
ド部分に膜14が残り、第2図(A>に示す構造を(9
ることかできる。On the other hand, in the method shown in FIG. 4, the step shown in FIG. 4(A) is the same as the step shown in FIG. 3(A), and then the step shown in FIG.
) in - membrane A, l! A photoresist film (
A body resist 1-111) 14 is applied, and the entire surface is exposed in FIG. 4(C). In this case, the exposure level is set to 4 so that only a thin portion of the film 14 other than the side portions of the film B is exposed. After completing this exposure and developing, the image shown in Fig. 4 (D
), the film 14 remains on the side part of 1lAB, which is the thick part of the film 14, and the structure shown in FIG.
I can do that.
さて、第2図に戻り、第2図(A)において、膜B及び
膜10をマスクとして膜Δをエツチングし、膜10を除
去する。この場合、フッ酸系のTッチ液を用い、このエ
ツチングによって膜Bが膜Aに対してオーバハング状に
ならないように1ill utlする。本発明では、膜
Bのサイド部分に膜10が設けられているので、膜Bが
膜Aに対してオーバハング状にならないように制御する
のは容易である。膜A及び膜Bにて2層膜パターン15
が構成される。Now, returning to FIG. 2, in FIG. 2(A), the film Δ is etched using the film B and the film 10 as masks, and the film 10 is removed. In this case, a hydrofluoric acid-based T-etch solution is used to etch the film to 1ill utl so that the film B does not overhang the film A due to this etching. In the present invention, since the film 10 is provided on the side portion of the film B, it is easy to control the film B so that it does not overhang the film A. Two-layer film pattern 15 with film A and film B
is configured.
次に、第2図(C)において、熱酸化によって、酸化シ
リコンの絶縁膜Cを形成する。続いて、第2図(D)に
示す如く、ポリシリコン膜りを全面に形成し、第5図に
示す別パターン2+ 、22 。Next, in FIG. 2C, an insulating film C of silicon oxide is formed by thermal oxidation. Subsequently, as shown in FIG. 2(D), a polysilicon film is formed on the entire surface, and another pattern 2+, 22 shown in FIG. 5 is formed.
・・・とするべくl1iDの所定部分をエツチングで除
去する。この場合、a−b断面で明らかなように、膜B
にはオーバハング部分がないので、従来例のようなオー
バハング部分下に膜りが残るというようなことはなく、
これにより、隣りあう別のパターン2+、22.・・・
(膜D)は従来例のようにショートすることはなく、製
品の信頼性を高め得る。. . . A predetermined portion of l1iD is removed by etching. In this case, as is clear from the a-b cross section, the film B
Since there is no overhanging part, there is no film left under the overhanging part as in the conventional example.
As a result, adjacent patterns 2+, 22 . ...
(Membrane D) is not short-circuited as in the conventional example, and can improve the reliability of the product.
又、本発明では従来例のようなオーバハング部分下に膜
りを残さないようにするためのオーバエッチが不要であ
り、これにより、従来例のように膜A、膜Bの幅を予め
広めに形成しておく必要はなく、従来例に比してパター
ンを微細に形成できる。In addition, the present invention does not require overetching to avoid leaving a film under the overhang portion as in the conventional example, and as a result, unlike the conventional example, the widths of the films A and B can be made wider in advance. It is not necessary to form the pattern in advance, and the pattern can be formed finer than in the conventional example.
以上説明した如く、本発明によれば、上層膜のサイド部
分にマスク材を設けた後、上層膜及びマスク材をマスク
として下層膜をエツチングするため、上層膜が下層膜に
対してオーバハング状になることはなく、これにより、
この2 HIIA t<ターン上に絶縁膜を介して別パ
ターンを形成する際、下層膜と上層膜との間に別パター
ンの膜が残ることはなく、隣り合う別パターンどうしが
ショートするようなことはない。又、別パターン膜を残
さないようにするためのオーバエッチ等のニ[程は不安
であり、予め上層膜及び下層膜の幅を広めに形成してお
く必要はないので、従来例に比してパターンを微細に形
成できる。As explained above, according to the present invention, after the mask material is provided on the side portion of the upper layer film, the lower layer film is etched using the upper layer film and the mask material as a mask, so that the upper layer film overhangs the lower layer film. This will not result in
When forming another pattern on this 2 HIIA t< turn via an insulating film, the film of the different pattern will not remain between the lower layer film and the upper layer film, and adjacent different patterns will short-circuit. There isn't. In addition, there is a concern about over-etching to avoid leaving another pattern film, and there is no need to form the upper and lower layers wider in advance, so compared to the conventional example. can form fine patterns.
第1図は本発明の原即図、
第2図は本発明の実施例の工程図、
第3図及び第4図は本発明においてフォトレジスト膜を
形成する各実施例の工程図、
第5図は2層膜パターン上に別パターンを交差して設け
る場合の平面図、
第6図は従来の工程図である。
図において、
Aは2層膜パターンの下層膜、
Bは2層膜パターンの上層膜、
Cは絶縁膜、
Dは別パターンの膜、
10゜
12゜
13゜
14はフォトレジスト膜、
1は基板、
5は2層パターン
を示す。FIG. 1 is an original diagram of the present invention, FIG. 2 is a process diagram of an embodiment of the present invention, FIGS. 3 and 4 are process diagrams of each embodiment of forming a photoresist film in the present invention, and FIG. The figure is a plan view of a case in which another pattern is provided across a two-layer film pattern, and FIG. 6 is a conventional process diagram. In the figure, A is the lower layer film of the two-layer film pattern, B is the upper layer film of the two-layer film pattern, C is the insulating film, D is the film of another pattern, 10° 12° 13° 14 is the photoresist film, 1 is the substrate , 5 indicates a two-layer pattern.
Claims (1)
した後、該上層膜(B)をパターニングする工程と、 該パターニング後の上層膜(B)のサイド部分にマスク
材(10)を形成する工程と、 該パターニング後の上層膜(B)及び該マスク材(10
)をエッチングマスクとして上記下層膜(A)をエッチ
ングする工程とを含むことを特徴とする半導体装置の製
造方法。[Claims] A step of forming a lower layer film (A) and an upper layer film (B) on a substrate (11), and then patterning the upper layer film (B); and a step of patterning the upper layer film (B) after the patterning. A step of forming a mask material (10) on the side portion, and an upper layer film (B) after the patterning and the mask material (10).
) as an etching mask to etch the lower layer film (A).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14546088A JPH022200A (en) | 1988-06-13 | 1988-06-13 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14546088A JPH022200A (en) | 1988-06-13 | 1988-06-13 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022200A true JPH022200A (en) | 1990-01-08 |
Family
ID=15385745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14546088A Pending JPH022200A (en) | 1988-06-13 | 1988-06-13 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022200A (en) |
-
1988
- 1988-06-13 JP JP14546088A patent/JPH022200A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100420910B1 (en) | Intermediate Layer Lithography | |
| JPH02189981A (en) | Semiconductor device and manufacture thereof | |
| JPH022200A (en) | Manufacture of semiconductor device | |
| JPH08279488A (en) | Method for manufacturing semiconductor device | |
| JPH0513372B2 (en) | ||
| JP2740008B2 (en) | Method of forming opening for semiconductor element | |
| JPS6120334A (en) | Manufacture of semiconductor device | |
| JPH0245909A (en) | Manufacturing method of semiconductor device | |
| KR950003224B1 (en) | Fabricationg method of semiconductor device having multi-layer structure | |
| JPH04157723A (en) | Dry etching method of aluminum film | |
| KR0138963B1 (en) | Forming method of metal line | |
| JPH02235359A (en) | Forming method for multilayer wiring | |
| JPH084108B2 (en) | Method for manufacturing semiconductor device | |
| KR0180116B1 (en) | Forming method of metal wiring in semiconductor device | |
| KR910000277B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR100524811B1 (en) | Method for forming fine pattern in semiconductor device | |
| JPH0497523A (en) | Manufacture of semiconductor device | |
| JP3028279B2 (en) | Method for forming via contact of semiconductor device | |
| JPS5918640A (en) | Manufacture of semiconductor device | |
| JPH02151053A (en) | Semiconductor device | |
| JPH0555182A (en) | Surface flattening method | |
| JPH03127827A (en) | Manufacture of semiconductor device | |
| JPS63111619A (en) | Manufacture of semiconductor device | |
| JPH03123059A (en) | Semiconductor device | |
| JPH0282527A (en) | Manufacture of semiconductor device |