JPH022200A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH022200A JPH022200A JP14546088A JP14546088A JPH022200A JP H022200 A JPH022200 A JP H022200A JP 14546088 A JP14546088 A JP 14546088A JP 14546088 A JP14546088 A JP 14546088A JP H022200 A JPH022200 A JP H022200A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- layer film
- etching
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
２層膜パターンの上に絶縁膜を介して別のパターンを形
成する構造の半導体装置の製造方法に関し、 ２層膜パターン形成の際にその上層パターンが下層パタ
ーンに対してオーバハング状にならないように形成し、
もって隣りあう別のパターンどうしのショートを防止し
、又、パターンを微細に形成できることを目的とし、 基板上に下層膜及び上層膜を形成した後、上層膜をパタ
ーニングする−［稈と、上層膜のサイド部分にマスク材
を形成する工程と、上１ｉ９１１Ｑ及びマスク材をエツ
チングマスクとして下ＦＢＨ’Ａをエツチングする工程
とを含む。
成する構造の半導体装置の製造方法に関し、 ２層膜パターン形成の際にその上層パターンが下層パタ
ーンに対してオーバハング状にならないように形成し、
もって隣りあう別のパターンどうしのショートを防止し
、又、パターンを微細に形成できることを目的とし、 基板上に下層膜及び上層膜を形成した後、上層膜をパタ
ーニングする−［稈と、上層膜のサイド部分にマスク材
を形成する工程と、上１ｉ９１１Ｑ及びマスク材をエツ
チングマスクとして下ＦＢＨ’Ａをエツチングする工程
とを含む。
本発明は、２層膜パターンの上に絶縁膜を介して別のパ
ターンを形成する構造の゛Ｉ′−導体装置の製造力°法
に関する。
ターンを形成する構造の゛Ｉ′−導体装置の製造力°法
に関する。
近年のＩＣの開発に伴ない、上記のような構造をもつ多
層配線がよく用いられる。この場合、第５図に示す如く
、２層膜パターン１の上に絶縁膜を介して別パターン２
＋ 、２２ 、・・・を交差する膜構造をとる。
層配線がよく用いられる。この場合、第５図に示す如く
、２層膜パターン１の上に絶縁膜を介して別パターン２
＋ 、２２ 、・・・を交差する膜構造をとる。
このような構造の半導体装置を製造するに際し、２層膜
パターンを正しく形成しないとその後のパターニング工
程で別パターンどうしのシ］−ト等の支障を米たすこと
になり、特に、２層膜パターンを正しく形成することが
必要である。
パターンを正しく形成しないとその後のパターニング工
程で別パターンどうしのシ］−ト等の支障を米たすこと
になり、特に、２層膜パターンを正しく形成することが
必要である。
第６図は従来の製造方法の一例の工程図を示す。
なお、同図に示すａ ＝ ｂ断面は第５図に示すａ−ｂ
線に沿った断面図、ｃ−ｄ断面は第５図に示すｃ−ｄ線
に沿った断面図である。第６図（Ａ）において、基板３
上に酸化シリコンの下層膜Ａ′及びポリシリコンの土層
膜Ｂ′及びフォトレジストＩＩ！Ｉ４をこの順で形成し
、膜４をマスクとして膜Ａ’ 、Ｂ’ を連続してエツ
チングするか、又は、膜Ｂ′をエツチング後にＦｉ１４
を除去して膜Ｂ′をマスクとして膜Ａ′をエツチングす
る。これにより、膜へ’ 、 ＷＡＢ’の２層膜パター
ンが形成される。この場合、フッ酸系のウェットエッチ
、あるいはサイドエッチを伴うドライエッチを行なうと
、このエツチングにより第６図（Ｂ）に示す如く、１１
１ＪＡのサイド部分が後退して膜Ｂ′が膜Ａ′に対して
オーバハング状になる。
線に沿った断面図、ｃ−ｄ断面は第５図に示すｃ−ｄ線
に沿った断面図である。第６図（Ａ）において、基板３
上に酸化シリコンの下層膜Ａ′及びポリシリコンの土層
膜Ｂ′及びフォトレジストＩＩ！Ｉ４をこの順で形成し
、膜４をマスクとして膜Ａ’ 、Ｂ’ を連続してエツ
チングするか、又は、膜Ｂ′をエツチング後にＦｉ１４
を除去して膜Ｂ′をマスクとして膜Ａ′をエツチングす
る。これにより、膜へ’ 、 ＷＡＢ’の２層膜パター
ンが形成される。この場合、フッ酸系のウェットエッチ
、あるいはサイドエッチを伴うドライエッチを行なうと
、このエツチングにより第６図（Ｂ）に示す如く、１１
１ＪＡのサイド部分が後退して膜Ｂ′が膜Ａ′に対して
オーバハング状になる。
次に、第６図（Ｂ）に示す如く、熱酸化等によって酸化
シリコンの絶縁膜Ｃ′を形成する。続いて、第６図（Ｃ
）に示す如く、ポリシリコンの膜Ｄ′を全面に形成し、
第５図に示す別パターン２＋ 、２２ 、・・・とする
べく膜Ｄ′の所定部分をエツチングで除去する。この場
合、膜Ｂ′にはオーバハング部分があるので、第６図（
Ｃ）のａ−ｂ断面に示す如く、この部分には膜Ｄ′が不
必要であるにも拘らず膜Ｂ′のオーバハング部分下に膜
りが残ってしまう。
シリコンの絶縁膜Ｃ′を形成する。続いて、第６図（Ｃ
）に示す如く、ポリシリコンの膜Ｄ′を全面に形成し、
第５図に示す別パターン２＋ 、２２ 、・・・とする
べく膜Ｄ′の所定部分をエツチングで除去する。この場
合、膜Ｂ′にはオーバハング部分があるので、第６図（
Ｃ）のａ−ｂ断面に示す如く、この部分には膜Ｄ′が不
必要であるにも拘らず膜Ｂ′のオーバハング部分下に膜
りが残ってしまう。
上記のように膜Ｂ′のオーバハング部分下に膜Ｄ′が残
るので、隣りあう別パターン２＋ 、２２ 。
るので、隣りあう別パターン２＋ 、２２ 。
・・・（第５図）どうしはこの残った膜Ｄ′を介してシ
ョートすることになり、製品の信頼性に欠ける問題点が
あった。
ョートすることになり、製品の信頼性に欠ける問題点が
あった。
一方、膜Ｂ′のオーバハング部分下に膜Ｄ′が残らない
ようにオーバエッチする方法も考えられるが、このよう
にするとサイドエッチを伴うため膜Ｄ′の幅を予め広め
に形成しておく必要があり、パターンを微細に形成でき
ない問題点があった。
ようにオーバエッチする方法も考えられるが、このよう
にするとサイドエッチを伴うため膜Ｄ′の幅を予め広め
に形成しておく必要があり、パターンを微細に形成でき
ない問題点があった。
本発明は、２層膜パターン形成の際にその上層パターン
が下層パターンに対してオーバハング状にならないよう
に形成し、もって隣り合う別のパターンどうしのシ］−
トを防止し、又、パターンを微細に形成できる半導体装
置の製造方法を提供することを目的とする。
が下層パターンに対してオーバハング状にならないよう
に形成し、もって隣り合う別のパターンどうしのシ］−
トを防止し、又、パターンを微細に形成できる半導体装
置の製造方法を提供することを目的とする。
第１図は本発明の原理図を示す。上記問題点は、基板１
１上に下層膜Ａ及び上層１１１Ｂを形成した後、上層Ｗ
ＡＢをバターニングする工程と、該バターニング後の上
層ｇｌＢのサイド部分にマスク材１０を形成する工程と
、該バターニング後の上層膜Ｂ及びマスク材１０をエツ
チングマスクとして上記下層ｇｉＡをエツチングする工
程とを含むことを特徴とする半導体装置の製造方法によ
って解決される。
１上に下層膜Ａ及び上層１１１Ｂを形成した後、上層Ｗ
ＡＢをバターニングする工程と、該バターニング後の上
層ｇｌＢのサイド部分にマスク材１０を形成する工程と
、該バターニング後の上層膜Ｂ及びマスク材１０をエツ
チングマスクとして上記下層ｇｉＡをエツチングする工
程とを含むことを特徴とする半導体装置の製造方法によ
って解決される。
膜Ａ及び膜Ｂからなる２層膜パターン形成に際し、ＮＩ
Ｂのサイド部分にマスク材１０を設けてからエツチング
する。このマスク材１０のためにエツチングの際に上層
Ｉｇｉ！Ｂが上層膜Δに対してオーバハング状になるこ
とはなく、従って、この２層膜パターン上に絶れ膜を介
して膜りの別パターンを形成する際、ＷＡＢと膜Ａとの
間に膜りが残るようなことはない。従って、膜りを残さ
ないようにするためのオーバエッチ等の工程はいらない
。
Ｂのサイド部分にマスク材１０を設けてからエツチング
する。このマスク材１０のためにエツチングの際に上層
Ｉｇｉ！Ｂが上層膜Δに対してオーバハング状になるこ
とはなく、従って、この２層膜パターン上に絶れ膜を介
して膜りの別パターンを形成する際、ＷＡＢと膜Ａとの
間に膜りが残るようなことはない。従って、膜りを残さ
ないようにするためのオーバエッチ等の工程はいらない
。
第２図は本発明の一実施例の工程を示す。なお、同図に
示す−ｂ断面、ｃ−ｄ断面は第６図で説明した断面図に
準じる。第２図（Ａ）に示す膜Ｂのサイド部分にフォト
レジスト膜１０を形成する方法として、第３図に示す方
法及び第４図に小す方法がある。
示す−ｂ断面、ｃ−ｄ断面は第６図で説明した断面図に
準じる。第２図（Ａ）に示す膜Ｂのサイド部分にフォト
レジスト膜１０を形成する方法として、第３図に示す方
法及び第４図に小す方法がある。
第３図（Ａ＞において、基板１１上に酸化シリコンの下
層膜Ａ及びポリシリコンの上層膜Ｂ及びフォトレジスト
膜１２をこの順で形成し、膜１２をマスクとして膜Ｂの
みをエツチングし、膜１２を除去する。次に、第３図（
Ｂ）において、膜Ａ。
層膜Ａ及びポリシリコンの上層膜Ｂ及びフォトレジスト
膜１２をこの順で形成し、膜１２をマスクとして膜Ｂの
みをエツチングし、膜１２を除去する。次に、第３図（
Ｂ）において、膜Ａ。
１１１１Ｂの上に低粘度のフォトレジスト膜（ポジレジ
ストｇｉｌ＞１３を塗布してベークを行ない、続いて第
３図（Ｃ）において、全面アッシングで膜Ｂのサイド部
分にのみフォトレジスト膜１３を残し、ＭＡ、Ｉｇ！Ｂ
の夫々の平坦部に残ったレジスト膜を灰化し、第２図（
Ａ）に示す構造を得る。
ストｇｉｌ＞１３を塗布してベークを行ない、続いて第
３図（Ｃ）において、全面アッシングで膜Ｂのサイド部
分にのみフォトレジスト膜１３を残し、ＭＡ、Ｉｇ！Ｂ
の夫々の平坦部に残ったレジスト膜を灰化し、第２図（
Ａ）に示す構造を得る。
一方、第４図に示す方法は第４図（Ａ）に示す工程は第
３図（Ａ）に示す工程と同じであり、次に、第４図（Ｂ
）において、−膜Ａ、ｌ！Ｂの上にフォトレジスト膜（
ボジレジスｌ−１１１）１４を塗布し、第４図（Ｃ）に
おいて、全面露光を行なう。この場合、膜Ｂのサイド部
分以外の膜１４の薄い部分しか露光されない程度の露光
四とする。この露光を終了して現像すると、第４図（Ｄ
）に示す如く、膜１４の厚い部分である１ｌＡＢのサイ
ド部分に膜１４が残り、第２図（Ａ＞に示す構造を（９
ることかできる。
３図（Ａ）に示す工程と同じであり、次に、第４図（Ｂ
）において、−膜Ａ、ｌ！Ｂの上にフォトレジスト膜（
ボジレジスｌ−１１１）１４を塗布し、第４図（Ｃ）に
おいて、全面露光を行なう。この場合、膜Ｂのサイド部
分以外の膜１４の薄い部分しか露光されない程度の露光
四とする。この露光を終了して現像すると、第４図（Ｄ
）に示す如く、膜１４の厚い部分である１ｌＡＢのサイ
ド部分に膜１４が残り、第２図（Ａ＞に示す構造を（９
ることかできる。
さて、第２図に戻り、第２図（Ａ）において、膜Ｂ及び
膜１０をマスクとして膜Δをエツチングし、膜１０を除
去する。この場合、フッ酸系のＴッチ液を用い、このエ
ツチングによって膜Ｂが膜Ａに対してオーバハング状に
ならないように１ｉｌｌ ｕｔｌする。本発明では、膜
Ｂのサイド部分に膜１０が設けられているので、膜Ｂが
膜Ａに対してオーバハング状にならないように制御する
のは容易である。膜Ａ及び膜Ｂにて２層膜パターン１５
が構成される。
膜１０をマスクとして膜Δをエツチングし、膜１０を除
去する。この場合、フッ酸系のＴッチ液を用い、このエ
ツチングによって膜Ｂが膜Ａに対してオーバハング状に
ならないように１ｉｌｌ ｕｔｌする。本発明では、膜
Ｂのサイド部分に膜１０が設けられているので、膜Ｂが
膜Ａに対してオーバハング状にならないように制御する
のは容易である。膜Ａ及び膜Ｂにて２層膜パターン１５
が構成される。
次に、第２図（Ｃ）において、熱酸化によって、酸化シ
リコンの絶縁膜Ｃを形成する。続いて、第２図（Ｄ）に
示す如く、ポリシリコン膜りを全面に形成し、第５図に
示す別パターン２＋ 、２２ 。
リコンの絶縁膜Ｃを形成する。続いて、第２図（Ｄ）に
示す如く、ポリシリコン膜りを全面に形成し、第５図に
示す別パターン２＋ 、２２ 。
・・・とするべくｌ１ｉＤの所定部分をエツチングで除
去する。この場合、ａ−ｂ断面で明らかなように、膜Ｂ
にはオーバハング部分がないので、従来例のようなオー
バハング部分下に膜りが残るというようなことはなく、
これにより、隣りあう別のパターン２＋、２２．・・・
（膜Ｄ）は従来例のようにショートすることはなく、製
品の信頼性を高め得る。
去する。この場合、ａ−ｂ断面で明らかなように、膜Ｂ
にはオーバハング部分がないので、従来例のようなオー
バハング部分下に膜りが残るというようなことはなく、
これにより、隣りあう別のパターン２＋、２２．・・・
（膜Ｄ）は従来例のようにショートすることはなく、製
品の信頼性を高め得る。
又、本発明では従来例のようなオーバハング部分下に膜
りを残さないようにするためのオーバエッチが不要であ
り、これにより、従来例のように膜Ａ、膜Ｂの幅を予め
広めに形成しておく必要はなく、従来例に比してパター
ンを微細に形成できる。
りを残さないようにするためのオーバエッチが不要であ
り、これにより、従来例のように膜Ａ、膜Ｂの幅を予め
広めに形成しておく必要はなく、従来例に比してパター
ンを微細に形成できる。
以上説明した如く、本発明によれば、上層膜のサイド部
分にマスク材を設けた後、上層膜及びマスク材をマスク
として下層膜をエツチングするため、上層膜が下層膜に
対してオーバハング状になることはなく、これにより、
この２ ＨＩＩＡ ｔ＜ターン上に絶縁膜を介して別パ
ターンを形成する際、下層膜と上層膜との間に別パター
ンの膜が残ることはなく、隣り合う別パターンどうしが
ショートするようなことはない。又、別パターン膜を残
さないようにするためのオーバエッチ等のニ［程は不安
であり、予め上層膜及び下層膜の幅を広めに形成してお
く必要はないので、従来例に比してパターンを微細に形
成できる。
分にマスク材を設けた後、上層膜及びマスク材をマスク
として下層膜をエツチングするため、上層膜が下層膜に
対してオーバハング状になることはなく、これにより、
この２ ＨＩＩＡ ｔ＜ターン上に絶縁膜を介して別パ
ターンを形成する際、下層膜と上層膜との間に別パター
ンの膜が残ることはなく、隣り合う別パターンどうしが
ショートするようなことはない。又、別パターン膜を残
さないようにするためのオーバエッチ等のニ［程は不安
であり、予め上層膜及び下層膜の幅を広めに形成してお
く必要はないので、従来例に比してパターンを微細に形
成できる。
第１図は本発明の原即図、
第２図は本発明の実施例の工程図、
第３図及び第４図は本発明においてフォトレジスト膜を
形成する各実施例の工程図、 第５図は２層膜パターン上に別パターンを交差して設け
る場合の平面図、 第６図は従来の工程図である。 図において、 Ａは２層膜パターンの下層膜、 Ｂは２層膜パターンの上層膜、 Ｃは絶縁膜、 Ｄは別パターンの膜、 １０゜ １２゜ １３゜ １４はフォトレジスト膜、 １は基板、 ５は２層パターン を示す。
形成する各実施例の工程図、 第５図は２層膜パターン上に別パターンを交差して設け
る場合の平面図、 第６図は従来の工程図である。 図において、 Ａは２層膜パターンの下層膜、 Ｂは２層膜パターンの上層膜、 Ｃは絶縁膜、 Ｄは別パターンの膜、 １０゜ １２゜ １３゜ １４はフォトレジスト膜、 １は基板、 ５は２層パターン を示す。
Claims (1)
- 【特許請求の範囲】 基板（１１）上に下層膜（Ａ）及び上層膜（Ｂ）を形成
した後、該上層膜（Ｂ）をパターニングする工程と、 該パターニング後の上層膜（Ｂ）のサイド部分にマスク
材（１０）を形成する工程と、 該パターニング後の上層膜（Ｂ）及び該マスク材（１０
）をエッチングマスクとして上記下層膜（Ａ）をエッチ
ングする工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14546088A JPH022200A (ja) | 1988-06-13 | 1988-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14546088A JPH022200A (ja) | 1988-06-13 | 1988-06-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022200A true JPH022200A (ja) | 1990-01-08 |
Family
ID=15385745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14546088A Pending JPH022200A (ja) | 1988-06-13 | 1988-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022200A (ja) |
-
1988
- 1988-06-13 JP JP14546088A patent/JPH022200A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100420910B1 (ko) | 중간층리소그래피 | |
| JPH02189981A (ja) | 半導体装置及びその製造法 | |
| JPH022200A (ja) | 半導体装置の製造方法 | |
| JPH08279488A (ja) | 半導体装置の製造方法 | |
| JPH0513372B2 (ja) | ||
| JP2740008B2 (ja) | 半導体素子用開口部の形成方法 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| JPH0245909A (ja) | 半導体装置の製造方法 | |
| KR950003224B1 (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| JPH04157723A (ja) | アルミニウム膜のドライエッチング方法 | |
| KR0138963B1 (ko) | 금속배선 형성방법 | |
| JPH02235359A (ja) | 多層配線形成方法 | |
| JPH084108B2 (ja) | 半導体装置の製造方法 | |
| KR0180116B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| KR100524811B1 (ko) | 반도체장치의미세패턴형성방법 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JP3028279B2 (ja) | 半導体素子のビアコンタクト形成方法 | |
| JPS5918640A (ja) | 半導体装置の製造方法 | |
| JPH02151053A (ja) | 半導体装置 | |
| JPH0555182A (ja) | 表面平坦化法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPS63111619A (ja) | 半導体装置の製造方法 | |
| JPH03123059A (ja) | 半導体装置 | |
| JPH0282527A (ja) | 半導体装置の製造方法 |