JPH02220161A - 割込み受付回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、コンピュータシステムにおけるベクトル割込
みを処理する割込み受付回路に関し、特に、内部割込み
要求か外部割込み要求かの判別が可能な割込み受付回路
に関する。

Ｂ６発明の概要 本発明は、コンピュータシステムのベクトル割込みを処
理する割込み受付回路において、所望の識別コードを格
納するランダムアクセスメモリと、外部割込み要求の識
別コードをメモリ内の識別コードと比較する判定手段と
を備えることにより、 内部割込み要求か外部割込み要求かの判別が可能で、内
部割込み要求の場合に無駄な時間がなく、割込み受付は
処理が高速化し、トータルパフォーマンスも向上する技
術を提供するものである。

Ｃ１従来の技術 第３図は、コンピュータシステムの一例を示す構成図で
、マイクロプロセッサ（以下、ＭＰＵと略称する）を内
蔵するマスタモジュール群３１１．３１−２．３１−３
・・・と各種入出力装置又は記憶装置等のインターフェ
イスとして構成されるスレーブモジュール群３２−１．
３２−２〜３２ｎ・・・とがマルチマスタバス３３によ
り連結された構成を示している。

第４図は、第３図に示したマスタモジュールとスレーブ
モジュールの間で割込み処理が行われる場合のハードウ
ェアの一例を示す構成図である。

第４図において、左方は１つのマスタモジュールの割込
みを処理するハードウェアを示し、右方はスレーブモジ
ュール群の割込みを処理する／％−ドウエア群を示して
いる。同図に示す構成の７１−ドウエアでベクトル割込
み（ｖｅｃｔｏｒｅｄ　１ｎｔｅｒｒｕｐｔ）を処理す
る動作は、下記のとおりである。

図中、スレーブ割込みコントローラ４２−１゜４２−２
．４２−３・・・は第３図に示したスレーブモジュール
３２−１．３２−２・・・内に配設されたものであり、
マルチマスクバス４３は前記マルチマスタバス３３と同
じものである。

各スレーブ割込みコントローラ４２−１．４２−２．４
２−３・・・はｎ個の割込み要素から割込み要求を受け
て、そのうち何番目の割込み要素から割込み要求が発生
しているかを検出し、その要素に対応するベクトル（１
ｂｙｔｅのデータで、割込みを要求している要素に対応
する割込みプログラム上のアドレスを示すデータ）を発
生する。例えばスレーブ割込みコントローラ４２−１が
いずれかの割込み要素から割込み要求を受けると、マル
チマスクバス４３及び外部割込み要素信号線４４ａを介
して割込みレベル設定ジャンパ４５へ割込み要求信号を
出力する。この外部割込み要素信号線４４ａは、外部ス
レーブモジュールの数ｎに対応する本数だけ配設されて
いて、どの外部スレーブモジュールから割込みが要求さ
れているかを識別するものである。

前記割込みレベル設定ジャンパ４５には、内部スレーブ
割込みコントローラ４６も接続されている。この内部ス
レーブ割込みコントローラ４６はマスタモジュール内部
のスレーブよりの割込みを制御するもので、割込み要素
の数に対応する本数の内部割込み要素信号線４４ｂが配
設されていて、割込み要求信号が入力されると割込みベ
クトルを出力する。

割込みレベル設定ジャンパ４５は、外部又は内部の各ス
レーブから割込みがあると、その要求をマスク割込みコ
ントローラ４７に報告する。その際、割込みレベル設定
ジャンパ４５は各スレーブに予め付与された所定の割込
み優先順位を考慮してどの割込みを優先するかを決定し
、選択されたスレーブに対応するレベル（０〜ｎ）の信
号線により割込み要求信号をマスク割込みコントローラ
４７へ出力する。

マスク割込みコントローラ４７は、割込み要求信号をＰ
ＭＵ４８へ出力する。

ＰＭＵ４８は、割込みアクナレッジ・サイクルを実行し
、割込みの準備が整うと、ローカルバスコントローラ４
９を介して、割込みアクナレッジ信号を前記マスク割込
みコントローラ４７と前記内部スレーブ割込みコントロ
ーラ４６へ出力し、更に外部システムバスコントローラ
５０へモ出力する。

外部システムバスコントローラ５０には、外部ベクトル
／内部ベクトル設定スイッチ５１が付設されている。該
設定スイッチ５１は、その割込み制御が内部スレーブ単
独の制御か、内部スレーブ及び外部スレーブ両者の制御
かを選択するもので、内部スレーブ単独の割込み制御を
選定した場合、そのスイッチ動作により、外部システム
バスコントローラ５０は、前記マルチマスタバス４３へ
の信号線５２に割込みアクナレッジ信号を出力せず、バ
ッファ５３及びインバータ５４にＬｏｗ”の出力を行う
。このため、バッファ５３はゲートを閉じ、バッファ５
５はゲートを開ける。バッファ５５のゲートが開くと、
後記する識別コード（以下、ＩＤコードと呼称する）に
よって指定された内部スレーブ割込みコントローラ４６
から出力されるベクートルが、バッファ５５を介して、
ＭＰＵ４８に取り込まれる。内部スレーブ及び外部スレ
ーブ両者の割込み制御が選定された場合には、外部スレ
ーブからの割込み受付けと内部割込み受付けとの２通り
の処理が行われる。第５図は、それらのタイミングを示
すタイムチャートである。

（１）外部スレーブからの割込み受付けに際して、外部
システムバスコントローラ５０は、ＭＰＵ４８から割込
みアクナレッジ信号を受けることにより、内部バス５６
を介して、マルチマスタバス４８の制御権を得る（これ
は、他のマスタモジュールに対して行われる）６制御権
を得たのち、外部システムバスコントローラ５０は、信
号ｔｌＡ５２とマルチマスクバス４３を介して前記スレ
ーブ割込みコントローラ４２−１へ出力すると共に、信
号線５７によりバッファ５°８のゲートを開け、前記マ
スク割込みコントローラ４７が割込みレベル設定ジャン
パ４５より出力されたレベル０〜ｎのうちのいずれかル
ベルの信号を受けて、どのスレーブからの割込かを識別
するＩＤコード（３ｂｉｔのデータで、２３＝８）を出
力するのをマルチマスクバス４３へ通過させ、各スレー
ブのスレーブ割込みコントローラ４２−１．４２−２．
４２−３・・・へ伝達させる。ＩＤコードに対応するス
レーブ割込みコントローラ（この例では４２−１）は、
自己のスレーブの割込みが受は入れられたことをこの信
号により認識し、更に、割込みアクナレッジ信号を受信
することで、自スレーブ内の割込みを要求している割込
み要素に対応するベクトルをマルチマスクバス４３を介
して前記バッファ５３へ出カスる。バッファ５３は外部
システムバスコントローラ５０によりゲートを開かれて
いるので、このベクトルはそのままＭＰＵ４８に取り込
まれる。なお、このとき、バッファ５５のゲートは閉じ
られている。

（２）内部割込み受付けに際して、前記ＭＰＵ４８から
割込みアクナレッジ信号が各制御部に伝達されると、第
５図に示すように、マスク割込みコントローラ４７はＩ
Ｄコードの出力を開始し、外部システムバスコントロー
ラ５０は、マルチマスタバス４３の制御権を獲得する。

このＩＤコードを第４図に示すデコーダ５９が受信し、
内部スレーブの割込みか外部スレーブの割込みかを判別
して内部スレーブの割込みと判断したときは、外部シス
テムバスコントローラ５０に対してその旨を指令する。

この指令は前記設定スイッチ５Ｉによる設定よりも優先
するので、ＭＰＵ４８がマルチマスタバス４３の制御権
を獲得した後に再出力する第２の割込みアクナレッジ信
号を外部システムバスコントローラ５０が受信したとき
、該コントローラ５０は初めて設定スイッチ５１が内部
スレーブ単独の割込み制御に設定された場合と同様の“
Ｌｏｗ”出力等の動作を行い、内部スレーブ割込みがＭ
ＰＵ４８に受付けられる。

Ｄ１発明が解決しようとする課題 上記従来の回路においては、前記設定スイッチ５！を内
・外部スレーブ割込み側に設定して外部割込みベクトル
の読込みを可能とした場合、内部割込みベクトルの読込
みは、第６図に示すようなタイミング・シーケンスとな
る。この場合、内部割込みベクトルの読込み時には外部
システムバス５０の制御権を獲得する必要がないにも拘
わらず、内部割込みか外部割込みかを判別できないため
に一律に外部システムバス５０の制御権を獲得するよう
になっている。外部割込みを取り入れるようにするには
、外部スレーブ側の割込みコントローラ４２−１．４２
−２・・・のレジスタを調べることによりどの割込み要
素からの割込み要求であるかを判断するが、この動作は
ソフトウェアに頼らざるを得ず、ＭＰＵの負荷が大きく
なるばかりか時間の浪費になり、内部割込みベクトルの
読込み時に余計な時間を費やし、性能の低下を招いてい
る。

一方、前記設定スイッチ５１を内部スレーブ割込み側に
設定すると、内部割込みベクトルの読込みができなくな
ってしまう。

この欠点を修正するために、第４図中に示した外部シス
テムバスコントローラ５０及びその設定スイッチ５１に
相当する部分を第７図に示す如く構成する工夫が提案さ
れている。この工夫では、判定基準のＩＤコード（カス
ケードアドレス）を予めＲＯＭ７０に格納しておいて、
マスク割込みコントローラから出力されるＩＤコードを
デコードしてＲＯＭ７０の内容と比較し、内部割込みで
あるか外部割込みであるかを判断して、内部バスもしく
は外部バスから割込みベクトルの読み込みを行うもので
ある。この方法では、ＩＤコードを比較する時間が必要
となるが、マルチマスクバスの制御権を得る時間に比べ
ると、それほど影響はない。しかし、この方法では、外
部割込みとして認識するＩＤコードを予めＲＯＭ７０に
用意しておかなければならないために、前記割込みレベ
ル設定ジャンパにより割込みレベルを変更した場合、そ
れに対応するＲＯＭと交換しなければならず、従って割
込みレベル変更の度にＲＯＭ交換が必要となって、柔軟
なシステム構築が困難になる。

本発明は、このような課題に鑑みて創案されたもので、
柔軟なシステム構築で内部割込み要求か外部割込み要求
かの判別ができ、内部割込み要求の場合に無駄な時間が
なく、割込み受付は処理が高速化し、トータルパフォー
マンスも向上する割込み受付回路を提供することを目的
としている。

８０課題を解決するための手段 本発明における上記課題を解決するための手段は、マル
チマスタバスに外部スレーブモジュールを接続されたマ
スタモジュール内に配設され、割込み要求が外部割込み
要求か内部割込み要求かを判別したのち、マイクロプロ
セッサからの２回目の割込みアクナレッジ・サイクルで
割込みベクトルを読込む割込み受付回路において、所望
の識別コードを格納するランダムアクセスメモリと、外
部割込み要求の識別コードをメモリ内の識別コードと比
較する判定手段とを備える割込み受付回路とするもので
ある。

Ｆ０作用 本発明の割込み受付回路は、内部割込み要求か外部割込
み要求かを判別するため、設定スイッチ又は基準ＲＯＭ
が配設されていた回路部に、所望のＩＤコードを格納す
るランダムアクセスメモリ（以下、ＲＡＭと略称する）
を備え、判定手段により、外部割込み要求のＩＤコード
をメモリ内のＩＤコードとを比較し、ソフトウェアによ
るプログラミングを可能にするものである。

本発明のＲＡＭは従来例で示した外部システムバスコン
トローラに接続されるもので、そのＩＤコードは外部割
込み要求に対して設定され、それ以外は全て内部割込み
要求として処理すればよいので、設定スイッチ等のハー
ドウェアで限定しなくても内部割込み要求が優先され、
かつ常時内外両部の割込み要求に受付は態勢が待機でき
る。

ＲＡＭを使用することで、ソフトウェアの使用が可能に
なり、しかもＲＯＭを使用する場合よりも柔軟なシステ
ム構築が可能になる。判定手段はＲＡＭの周辺回路とし
て一体的に設ければよい。

Ｇ、実施例 以下、図面を参照して、本発明の実施例を詳細に説明す
る。

第１図は、本発明の一実施例の構成図である。

本実施例の割込み受付回路は、第４図で説明したマスタ
モジュール内に適用されるもので、図中の外部システム
バスコントローラ１０は、第４図中の同名コントローラ
５０に対応し、ＭＰＵからの割込みアクナレッジ信号を
受信してこれをマルチマスタバスへ中継するか否かを制
御すると共に、割込みベクトルがマルチマスタバスから
ＭＰＵへ送られるのを途中のバッファで制御する。ＲＡ
Ｍ１１は、ＩＤコードとＭＰＵアドレスを対照するマル
チプレクサ１２からアドレス（ＡＤＲＳ）を指定され、
そのデータ出力（ＤＯ〜Ｄ７）はＯＲゲートＩ３を介し
て前記外部システムバスコントローラ１０に入力される
。該データ出力はバッファＩ４を介してＭＰＵデータバ
ス（ＤＯ−Ｄ７）にも接続されていて、両者の一致を検
出する。バッファ１４のゲートはＭＰＵのライト信号で
閉じられ、該ライト信号はＲＡＭＩＩのライトイネーブ
ル端子にも入力される。また、ＲＡＭＩ　１のＣ８端子
には、ベクトルＩＤ書換選択信号と割込みアクナレッジ
サイクル信号とがＮＯＲゲート１５でネガ選択されて指
示される。尚、これらはＲＡＭ１ｌの周辺回路として本
発明の判定手段を構成する。

第２図は、本実施例の各信号のタイムチャートである。

以下、第２図を参照しながら説明する。

本実施例における外部割込みの受付は動作は、下記のと
おりである。

（１）ＭＰＵがリセットされた後のイニシャライズプロ
グラム中で、割込みレベル設定ジャンパで設定したレベ
ルに当たる外部割込み要求のＩＤコードをＲＡＭＩ　Ｉ
に書き込んでおく。

（２）マルチマスクバスに接続されているスレーブ割込
みコントローラから割込み要求が発生し、マスク割込み
コントローラを通して、ＭＰＵに通知される。

（３）ＭＰＵは、１回目の割込みアクナレッジ・サイク
ルを実行し、割込みコントローラの状態を凍結する。

（４）この割込みアクナレッジ・サイクルを受けたマス
ク割込みコントローラはＩＤコードを出力する。

（５）このＩＤコードとＲＡＭＩ　Ｉに格納されている
外部割込み要求のＩＤコードとが一致するとマルチマス
タバスに対してバス使用要求信号を出力する。

（６）外部システムバスコントローラｌＯがマルチマス
タバスの制御権を得たら、マルチマスタバスに対して１
回目の割込みアクナレッジ信号を出力し、スレーブ割込
みコントローラの状態を凍結させ、その割込みアクナレ
ッジ・サイクルを終結させる。

（７）２回目の割込みアクナレッジ・サイクルを実行し
、マルチマスタバス上のスレーブ割込みコントローラか
ら割込みベクトルを読込む。

（８）ＭＰＵは、読込んだ割込みベクトルに従って処理
を実行する。

また、本実施例における内部割込みの受付は動作は、下
記のとおりである。

（１）ＭＰＵがリセットされた後のイニシャライズプロ
グラム中で、割込みレベル設定ジャンパにより設定した
レベルに相当する外部割込み要求のＩＤコードをＲＡＭ
Ｉ　ｌに書き込んでおく。

（２）内部割込み要求が発生し、マスク割込みコントロ
ーラを介して、ＭＰＵに通知される（内部割込み要求は
内部スレーブ割込みコントローラの場合もある）。

（３）ＭＰＵは、１回目の割込みアクナレッジ・サイク
ルを実行し、割込みコントローラの状態を凍結する。

（４）この割込みアクナレッジ・サイクルを受けたマス
ク割込みコントローラはＩＤコードを出力する。

（５）このＩＤコードとＲＡＭ１１に格納されている外
部割込み要求のＩＤコードとは一致しないので、割込み
受付サイクルは内部のみで実行する。

（６）２回目の割込みアクナレッジ・サイクルで内部の
マスク割込みコントローラから割込みベクトルを読込む
（割込み要求が内部スレーブ割込みコントローラの場合
には、内部スレーブ割込みコントローラから読込む）。

（７）ＭＰＵは、読込んだ割込みベクトルに従って処理
を実行する。

このように、本実施例では、内部割込み要求であるか外
部割込み要求であるかの判別が可能であり、内部割込み
要求の場合はＩＤコードがマスク割込みコントローラか
ら出力されるまで待ち時間が必要であるが、外部マルチ
マスクバスの制御権を獲得する必要がないため、無駄な
時間が省かれて割込み受付は処理が高速化され、また、
その間にマルチマスタバスで他マスクが処理を行うこと
ができ、トータルパフォーマンスも向上する。

尚、ＩＤコードの比較部にＲＡＭを使用するので、割込
みレベルのジャンパ設定を変更した場合でも、ＲＯＭの
交換又は書き直しが不要である。

Ｈ１発明の詳細 な説明したとおり、本発明によれば、柔軟なシステム構
築で内部割込み要求か外部割込み要求かの判別が可能で
、内部割込み要求の場合に無駄な時間がなく、割込み受
付けの処理を高速化し、トータルパフォーマンスも向上
させる割込み受付回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は実施例の
タイムチャート、第３図はコンピュータシステムの構成
図、第４図は割込み処理ハードウェアの構成図、第５図
と第６図は従来例のタイムチャート、第７図は従来例の
構成図である。 １０．５０．７０・・・外！’（システムバスコントロ
ーラ、ｌｌ・・・ランダムアクセスメモリ（ＲＡＭ）、
１２・・・マルチプレクサ、１３・・・ＯＲゲート、Ｉ
４・・・バッファ、１５・・・ＮＯＲゲート、３３．４
３・・・マルチマスタバス、４５・・・割込みレベル設
定ジャンパ、４６・・・内部スレーブ割込みコントロー
ラ、４７・・・マスク割込みコントローラ、４８・・・
ＭＰＵ。 ４９・・・ローカルバスコントローラ。 第１区 外２名 第２図 本発明の一実旋伊Ｊのタイム子マート 第３図 コンげニー９システムの一伊１のｍ＊Ｃ第５図 第６図 従沫（ｖｌＪのタイム予マート 第７図 ＣイグリΦオー菅ｐつに９ａ １０コード

Claims (1)

【特許請求の範囲】
1. （１）マルチマスタバスに外部スレーブモジュールを接
   続されたマスタモジュール内に配設され、割込み要求が
   外部割込み要求か内部割込み要求かを判別したのち、マ
   イクロプロセッサからの２回目の割込みアクナレッジ・
   サイクルで割込みベクトルを読込む割込み受付回路にお
   いて、所望の識別コードを格納するランダムアクセスメ
   モリと、外部割込み要求の識別コードをメモリ内の識別
   コードと比較する判定手段とを備えたことを特徴とする
   割込み受付回路。