JPH02222071A - プリント基板の配線方法ならびに配線装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばアナログプリント基板、デジタルプリ
ント基板、フレキシブルプリント基板ならびにハイブリ
ッドプリント基板などのプリント基板における配線方法
ならびに配線装置に係り、特に電源線の配線方法ならび
に配線装置に関するものである。

〔従来技術〕

各種電子機器が発達して、高性能化、多機能化するのに
応じて、それらに使用する各種プリント基板の回路構成
もますます複雑化、かつ多層化する傾向にある。

これに対応するため、従来、例えば迷路法や線分探索法
など各種の配線方法を用いてプリント基板の自動配線を
行なうことが提案されている。ところが実際には、自動
配線後に配線の一部を変更することが多々ある。この配
線の変更は、オペレータがグラフィックデイスプレィ上
の表示されている複雑な配線図を見ながら一本一本手作
業で行なっているのが現状である。

〔発明が解決しようとする課題〕

特に、信号線の一端に別のプログラムによって配線され
る電源線を接続する場合、その信号線と同一直線上に電
源線を線引きしようとしても、通常、デイスプレィの画
面上に線引きのための細かい格子線が入っていないため
、信号線に対して電源線が微小な角度で曲がって線引き
され、そのために配線の仕上がりが余りきれいでないこ
とが多々ある。

またこのようなことが生じないようにするためには、配
線を何回もやり直しなかに直線状にする必要があ番ハそ
のためにオペレータの作業が肉体的にも精神的にも非常
に苛酷になるばかりでなく、作業能率が非常に悪いなど
の欠点を有している。

また、特にデュアルインライン型のＩＣパッケージの場
合は、プリント基板上に実装するＩＣ素子の数ならびに
種類が多いばかりでなく、プリント基板上でのＩＣ素子
の向きがまちまちである。

そのために電源線を引くのに時間がかかり１作業能率が
非常に悪いという欠点を有している。

本発明の目的は、前述したような従来技術の欠点を解消
し、配線が自動的にきれいにでき、しかも配線作業の効
率化、設計時間の短縮化が図れるプリント基板の配線方
法ならびに配線装置を提供するにある。

〔課題を解決するための手段〕

前述の目的を達成するため１本発明は、信号線と電源線
とを接続するプリント基板の配線方法において、 Ｘ方向に延びる仮想直線、ｙ軸方向に延びる仮想直線、
またはプリント基板の外形線と平行に延びる仮想直線の
うちの一つの仮想直線と、前記電源線の線引きしようと
する側縁とのなす角度が、予め設定された例えば１０度
程度の微小角度よす小さいか否かを判断し、 その結果小さいと判断されると、前記仮想直線上に電源
線の前記側縁を線引きすることを特徴とするものである
。

さらに本発明は、前述の目的を達成するため、ＩＣｉ子
に対する電源支線の引き延ばしパターンが互に異なって
、各別にパターン符号が付された複数の支線引き延ばし
パターンと。

電源ピンとグランドピンのピン番号をＩＣ素子の種類別
に整理した電源、グランドピン番号データと。

ＩＣ素子の各ピン位置を当該ＩＣ素子の中心位置に対す
るｘ、ｙ座標データとして、ＩＣ素子の種類別に整理し
たピン位置データとを予めデータベースとして記憶して
おく記憶手段と、前記複数の支線引き延ばしデータのう
ちから適宜引き延ばしパターンを選択する選択手段と、
ＩＣ素子の種類と、ＩＣ素の中心位置を回転中心として
予め決められた基準方向に対する配置すべきＩＣ素子の
回転角、電源支線の長さならびに電源支線の幅をそれぞ
れ入力する入力手段と、前記選択手段からの選択信号と
入力手段からの入力信号と記憶手段に記憶°されている
前記データベースに基づいて、配線すべきＩＣ素子周囲
の電源支線を自動的に線引きする線引き手段とを少なく
とも備えていることを特徴とするものである。

〔実施例〕

次に本発明の実施例に係るプリント基板の配線方法なら
びに配線装置について、図面を用いて説明する。

第１図は実施例に係る自動配線装置のシステム基本構成
を説明するためのブロック図、第２図はその自動配線装
置の処理動作を説明するためのフローチャート、第３図
は一例のプリント基板の回路図、第４図はその回路図に
基づいて形成されたプリント基板の配線図、第５図は自
動配線の具体例を説明するための図、第６図ないし第１
１図は配線の変更例を説明するための図、第１２図なら
びに第１３図は信号線の一側縁と電源線の一側縁とを直
線状に接続する接続方法を説明するための図、第１４図
ないし第２２図はＩＣ素子周囲における電源支線の自動
配線を説明するための図である。

まず第１図を用いて、ＣＡＤ／ＣＡＭシステムにおける
全体の基本構成について説明する。同図に示すようにこ
のシステムは大きく分けて、中央演算処理装置ｌ、磁気
ディスク装置や光デイスク装置などからなる記憶装置２
、ＮＧテープ作成装置３、自動製図機４ならびにワーク
ステーション５ａ、５ｂから主に構成されている。この
実施例の場合、ワークステーション５ａが常設で、ワー
クステーション５ｂが増設用となっている。

前−記ＮＣテープ作成装置３は、具体的にはキーボード
６、プリンタ７ならびに紙テープパンチャ８などから構
成されている。また前記ワークステーション５は、具体
的にはシステムコンソール９、カラーグラフィックデイ
スプレィｌＯ、デジタイザ１１ならびにコマンドキー１
２などから構成されている。各装置の接続関係は、同図
に示した通りである。

次に第２図を用いて、デジモル回路用ＣＡＤシステムの
処理フローについて説明する。まずステップ（以下、Ｓ
と略記する。）１において、設計されるべき全体の論理
回路図が作成される０次にこの論理回路を複数のプリン
ト基板上に分けて実現するため、Ｓ２で論理分割が行な
われ、これに基づいてＳ３で各プリント基板毎に部分論
理回路図が作成される。

次に８４において、論理回路がゲートレベルで記述され
ていると、これらを対応するＩＣチップに割付けるため
のゲート割付けを行なう、その後Ｓ５において、ゲート
割付けされたＩＣチップ（パッケージ）をプリント基板
上に配置、固定する。この部品配置は後の配線設計の容
易さに大きく影響するため、グラフィックデイスプレィ
を用いて会話形の配ｖ１ｉ２計がなされる。

前述のゲート割付けの段階ではＩＣチップ（パッケージ
）の相対的な位置関係が決定されていないため１部品内
のゲートの割付けは決められていない、そこで８６の部
品配置が終了した後に、各ＩＣチップ（パッケージ）内
のゲート位置を決定して、ＩＣチップ（パッケージ）内
のピン割付けを行なう　（３６）。

次に８７において、配線設計を行なう。これの詳細な動
作は後で説明するため、ここではその配線動作の説明は
省略する。自動配線による設計に関する限りではほとん
ど配線ミスは生じないが。

自動配線後にグラフィックデイスプレィを用いて配線の
修正（変更）を行なう際、人手によるためミス混入の可
能性がある。そのためＳ８において。

例えば配線間の短絡、開放故障の検査、ならびにパター
ン間の間隔チエツクを行なう。そして最後にＳ−９にお
いて、アートワークデータを作成し。

これから論理情報を抽出し、それと入力論理情報のつき
合せを行なう。

次に自動配線方法の具体例について説明する。

第３図は、配線しようとするプリント基板の回路図の一
例である。この図においてＣＮＩ、ＣＮ２はコネクタ、
ＩＣ１，ＩＣ２ならびにＡＮＤＩはＩＣチップで、各電
子部品の周囲に付した小さいアラビア数字は各素子のピ
ン番号を示している。

この紙に描かれた回路図を基にして、次のような結線情
報を作成する。

ｒ　　　　ＣＮＩ　　（１）＝ＩＣ１（１）ＣＮＩ　　
（２）＝ＩＣ２（２） ＣＮＩ　　（３）＝ＡＮＤ１　　（２）ＩＣＩ　　（ｔ
　１）＝ＩＣ２（１） ＩＣＩ　　（１０）＝ＡＮＤ１　　（１）ＡＮＤＩ　　
（３）＝ＩＣ２（３） ＩＣ２（１１）＝ＣＮ２　　（１）　　　　Ｊこのよう
に得られた結線情報をプリント基板の自動配線装置に入
力し、この配線装置では結線情報を基にして、−層以上
の配線層を使って配線する。なお１層間の配線の接続は
、スルーホールを使用して短絡しないように配線する。

前述の結線情報を基にして、第４図に示すような結線図
を作成する１図中の０印は各素子のピンの位置を、・印
はスルーホールの位置を、実線は表側配線を。

点線は裏側配線を、ＣＮ１．ＩＣ１などは配置される電
子部品の名称を、長方形の部分は電子部品の位置を、そ
れぞれ示している。この結線図を実寸または変倍寸で感
光性フィルムに描画して、顕像化したプリント基板の結
線図を得る。

前述の結線情報に基づいて結線図を作成する際。

プリント基板の左方向から右方向、または上方向から下
方向のように配線を進めていく方向を決める。そして、
従来のように１本の配線を最初から最後まで配線するの
ではなく、プリント基板上に搭載される例えばコネクタ
やＩＣチップなどの電子部品（すでに電子部品の配置位
置は決められている）−のピン（接続点）の配線方向に
おける分布をとる６次にピン（接続点）の分布の高い位
置をターゲット位置として、配線開始位置から第１のタ
ーゲット位置までの区間のそれぞれの配線をすべて行な
う、ついで第１の接続ターゲット位置から次の第２の接
続ターゲット位置までの区間のそれぞれの配線をすべて
行ない、この接続ターゲット位置間の接続を順次繰り返
しながら最終の接続終了点まで配線をする。

なお、例えば第２の接続ターゲット位置には接続するピ
ンがなく、次の第３の接続ターゲット位置にピンがある
場合は、第２の接続ターゲット位置に仮ターゲットを設
け、第１の接続ターゲットからその仮ターゲットまでを
接続し、次の段階で仮ターゲットから第３の接続ターゲ
ットまでの間を配線する。もちろん、今回目標としてい
る接続ターゲット位置より手前に接続されるピン（ター
ゲット）があれば、そこまでを配線する。

前述の仮ターゲットを含めて、所定のターゲット位置ま
で配線した後、ＩＣチップなど電子部品を既に配線した
方向と反対方向にすらしうる場合は、ずらす方がよい、
これは０．１インチの間に２本配線する、所謂、ピン間
２本ロジックのときに特に有効であるが、０．１インチ
間の１本または３本以上配線する場合にも適用できる。

もちろんプリント基板の大きさに余裕がある場合には、
寄せなくてもよい。

次に第５図を用いて、ピン間２本ロジック配線の具体例
を説明する。

通常のＩＣチップの１本のピンＡは、４つの仮想論理格
子領域イ、口、ハ、二からなる（ここで仮想論理格子と
は、プリント基板上に仮想的に作った格子のことである
。同図に示すように、第ｎ番目のターゲット位置にある
ピンＡから次の第（ｎ＋１）番目のターゲット位置にあ
るピンＢに配線する場合、予め決められた配線方向を又
とすると、ピンＡの論理格子領域の右上部イから出て、
ピンＢの論理格子領域の左下部二に入る（配線Ｉ）、こ
の第ｎ番目のターゲット位置と第（ｎ＋１）番目のター
ゲット位置との区間を通り過る配線については、第ｎ番
目のターゲット位置に仮ターゲットＣを設け、第（ｎ＋
１）番目のターゲット位置に仮ターゲットＤを設け、こ
れら仮ターゲットＣ，Ｄ間に配線する（配線■）。

このように仮ターゲットから次の仮ターゲットに配線す
るとき、同じＹ座標を維持するのか、または全体的に上
がるとか、あるいは反対に下がるとかという方向性をも
たせることもできる。

第（ｎ＋１）番目のターゲット位置まで配線が終了する
と、第（ｎ＋１）番目のターゲット位置にあるピンを、
配線方向Ｘとは反対側にできるだけつめる。もちろん、
第ｎ番目のターゲット位置と第（ｎ＋１）番目のターゲ
ット位置とにある電子部品のピンが同じ部品に属してい
る場合は、寄せることができない、その時は、第ｎ番目
のターゲット位置にある電子部品のピンを配線方向と反
対側に寄せたとき、同時に第（ｎ　＋　１　）番目のタ
ーゲット位置にある電子部品のピンも同じ寸法だけ配線
方向と反対側に寄せておく。

初期の電子部品の配置は、ゆったりと広げて大体の位置
に配置すればよい。

またスルーホールは、従来のものより小さいマイクロヴ
イアを使用することができる。

次に配線の変更について具体的に第６図ないし第１１図
を用いて説明する。

自動配線によって第６図の如き配線図が得られたとする
。同図において２０は結線されるＩＣチップ、２１はそ
のＩＣチップ２０の接続ピン。

２２はＩＣチップ２０などの電子部品をそれぞれ接続す
る配線で、図面では複雑な図示を避るため少数本しか記
載していないが、実際には電子部品間には多数の配線２
２が引かれている。２３は、グラフィックデイスプレィ
の表示面上にある交軸式のカーソルである。

この第６図の配線図において、多数の配線２２のなかで
配線２２−１の線分２２−１ａの位置を変更する場合に
ついて説明する。

この変更すべき線分２２−１ａは高密度配線領域内に位
置しており、他の配線の一部と近接した状態になってい
る。この線分をカーソル２３で直接にホー　ルドできれ
ばよいが、線分２２−１ａの付近が高密度配線領域であ
るから、誤操作によっであるいはカーソル２３の位置精
度が悪いために。

他の配線２２をホールドしてしまう恐れがある。

このように変更の必要がない配線２２をホールドしてし
まい、そのまま変更すると誤った配線となり、またホー
ルドをしなおすのに時間がかかつてしまう。

そこで本発明では、この高密度配線領域での線分２２−
１　ａの直接のホールドは行なわず、第７図に示すよう
に第１のステップとして、配線変更の対象となっている
配線２２−１のうちで、他の配線と離れている、換言す
れば配線密度の低い領域に位置している線分２２−１ｂ
（易ホールド線分）を選択して、その線分（易ホールド
線分）２２−１ｂ上にカーソル２３を移動し、線分２２
−１ｂを仮ホールドする。このようにしてホールドされ
た線分２２−１ｂは、表示色が他の線分より異なり（図
面では、ホールドされた状態を太線で描くことにより表
示色が異なることを示している。）、オペレータはこれ
によってホールドした線分の確認が容易にできる。

次に第２のステップとして、第８図に示すように、カー
ソル２３を本来変更すべき線分２２−１ａの近くまたは
その線上に移動する。そうすれば前にホールドされた線
分２２−１ｂの仮ホールド信号に基づいて、線分２２−
１ｂと同一線上にある線分２２−１ａが自動的にホール
ドされ、今度は当該線分２２−１ａの表示色が変わり（
図面では、ホールドされた状態を太線で描いている。）
。

本ホールドされたことが容易に確認できる。

次に第３のステップとして、この本ホールドされた状態
で第９図に示すように、今度はカーソル２３を他の配線
密度の低い領域に移動して、斜め線分２２−１ｃを引き
、ついで第１Ｏ図に示すようにカーソル２３の移動によ
って垂直線分２２−１ｄを引き、しかる後に第１１図に
示すように斜め線分１１−１ｇを引いて結線することに
よって所望の配線変更を終了する６ なお、この変更例では同一平面上で配線を変更する場合
について説明したが１例えばプリント基板の一方の面か
ら他方の面に配線変更する場合にも適用することができ
る。

第１２図ならびに第１３図は、本発明の実施例に係る電
源線の線引きを説明するための図である。

電源線は通常の信号線と異なり線幅が広いので。

配線をする際に信号線とは別の線引きプログラムを使用
することになる。

第１２図に示すように、信号線４１の一端から電源線４
２を引く場合、幅の中心点ＡおよびＢの座標と幅Ｃとを
指定して、幅広の線を引く、このとき同図に示すように
、Ｘ軸方向に延びる仮想直線４３と、前記電源線４２の
線引きしようとする側ｌ＃４４とのなす角度θが、予め
設定した微小角度（本実施例では１０度に設定）より小
さいか否かを演算する。

その判断結果、小さい場合は第１３図に示すように、当
該電源線の側縁４４が前記仮想直線４３上に載るように
１強制的にかつ自動的に信号線４１の側縁と連続するよ
うに線引きされる６信号線４】もＸ軸方向に線引きされ
ているから、結果的に信号線４１と電源線４２の側縁が
直線状になり、線引きの見ばえが非常に良く、配線全体
がすっきりした感じとなる。

なお、前記角度θが予め設定された微小角度より大きけ
れば、前述のような線引きの修正は行なわず、そのまま
の角度で線引きを行なう。

微小角度を前述のようにｌＯ度程度の微小角にすれば、
線引きの修正を行なっても、実際上は線幅Ｃにおける中
心点Ｂの位置はほとんど変位せず。

支障はない。

この実施例ではＸ方向に延びる仮想直線とのなす角度に
ついて述べたが、この他ｙ軸方向に延びる仮想直線、あ
るいは配線すべきプリント基板の外形線と平行な仮想直
線とのなす角度について判断、線引きしてもよい。

この電源線の配線方法は、電源母線にもまた電源支線に
も適用できることは説明するまでもない。

第１４図ないし第１７図は、電源支線の自動配線のため
にＲＡＭなどの記憶素子に記憶されている引き延ばしパ
ターンの種類を示す図である。

これらの図において、３１は電源支線、３２はプリント
基板上に実装されるＩＣ素子（この例ではデュアル　イ
ンライン型の１４ピンＩＣ素子）の各ピンが挿入される
ピン孔で、そのうち３２ａは１４番ピンに相当する電源
ピンが挿入される電源ピン孔、３２ｂは７番ピンに相当
するグランドピンが挿入されるグランドピン孔である。

３３は、プリント基板の表側と裏側の電源衣ｌｌＡ３１
（Ｊｌ：側の電源支線３１は破線で示している。）とを
接続するために自動的に作成したスルーホールである。

第１４図に示す電源支線３１の引き延ばしパターンは−
ＩＣ素子の長手方向と直交する方向に電源支線３１が延
びる比較的簡単なプリント基板に使用されるタイプであ
る。

第１５図に示す電源衣、ｌＡ３１の引き延ばしパターン
は、前記第１４図に示す基本パターンの発展型で、バイ
パスコンデンサ（図示せず）を接続し易くするために、
スルーホール３３．３３を設けてプリント基板の裏側に
電源支線３１が引き出されている。

第１６図の電源支線の引き延ばしパターンは、高密度実
装が可能なプリント基板によく適用されるパターンで、
ＩＣ素子の長手方向と電源支線３１の引き延ばし方向が
一致している。

第１７図の引き延ばしパターンは、第１６図の基本パタ
ーンを発展させたもので、電源ピン孔３２ａならびにグ
ランドピン孔３２ｂと対応する位置に、裏側電源支線３
１ならびにスルーホール３３がそれぞれ施される。

電源支線３１の引き延ばしパターンは、必要に応じて他
にも種々登録しておくことができ、各パターン別に例え
ば番号あるいはアルファベットなどのパターン符号が付
されている。

また前記記憶素子には、電源ピンとグランドピンのピン
番号をＩＣ素子の種類別に整理した電源。

グランドピン番号データが記憶されている。すなわち、
第１８図に示す１４ピンタイプのＩＣ素子３４の場合は
、７番ピンがグランドピンに相当し、１４番ピンが電源
ピンに相当し、それらのピン番号が記−億されている９
図示していないが８ピンタイプのＩＣ素子の場合は、４
番ピンがグランドピンに相当し、８番ピンが電源ピンに
相当するから、それらのピン番号がＩＣ素子の種類に対
応して記憶されている・ さらに前記記憶素子には、ＩＣ素子の各ピン位置を当該
ＩＣ素子の中心位置に対するＸｅＶ座標データとしてＩ
Ｃ素子の種類別に整理したピン位置データが記憶されて
いる。

すなわち第１８図に示す１４ピンタイプのＩＣ素子３４
の場合、当該ＩＣ素子３４の中心位置Ｏを基準として、
１番ピンのピン位置はＸｘ＋Ｙ’座標データとして、２
番ピンのピン位置はＸ２゜ｙ２座標データとして、・・
・・・・・・・・・・１４番ピンのピン位置はＸ１４．
ｙ１４座標データとして、ＩＣ素子の種類と対応して記
憶されている。

前述の各種支線引き延ばしパターン、電源、グランドピ
ン番号データならびにピン位置データは、データベース
としてＲＡＭなどの所定のアドレスに記憶されている。

図示していないが例えばキーボードなどの入力手段によ
って、プリント基板上に実装すべきＩＣ素子の種類、Ｉ
Ｃ素子の中心位置を回転中心として予め決められた基準
方向に対する実装すべきＩＣ素子の回転角、電源支線の
長さならびに線幅などが、配線装置の制御部に入力され
るようになっている。

前記実装すべきＩＣ素子の回転角について、第１８図な
いし第２１図を用いて説明する０例えば第１８図に示す
ＩＣ素子３４の配置状態を基準位置とし、このときのＩ
Ｃ素子３４の回転角を０度とする。そして第１９図に示
すようにＩＣ素子３４がそれの中心位ＩＯを回転中心と
して反時計回り方向に９０度回転した状態が回転角９０
度。

第２０図の状態が回転角１８０度、第２１図の状態が回
転角２７０度となっている。この実施例では前述の４通
りの回転角が指定できるようになっているが、必要に応
じて回転角の指定数を増加することもできる。

次に電源支線３１の長さＬならびに線幅Ｗなどの例につ
いて、第２２図とともに説明する。電源支線３１の長さ
しとしては、例えば引き延ばし方向の全長Ｌ１．あるい
はピン孔３２の中心がら電源支線３１の端部までの長さ
し２などがある。また、電源支線３１の線幅Ｗとしては
、例えば図に示すようなＷｌ、Ｗ２．Ｗ３などがあり、
これら電源支線３１の長さしならびら線幅Ｗはテンキー
などによって自由に入力することができる。

またキーボードを選択手段として利用し、前記複数の支
線引き延ばしデータのうちから必要な引き延ばしパター
ンを選択することができる。この複数の支線引き延ばし
パターンには前述したように個別に数字やアルファベッ
トなどのパターン符号が予め付されているから、そのパ
ターン符号の入力によってパターンの選択が自由にでき
る。

このように選択手段からのパターンの選択信号と、前記
入力手段からのＩＣ素子の種類、ＩＣ素子の回転角、電
源支線の長さならびに線幅などの入力手信号と、前記記
憶手段に記憶されているデータベースに基いて制御部で
演算処理され１例えば第１４図に示すように配線すべき
ＩＣ素子周囲の［源支線３１が自動的に線引きされる（
線引き手段）。

第２３図ならびに第２４図は、電源支線３１どうしの接
続を説明するための図である。

例えば第２３図（ａ）、（ｂ）のように所定の間隔をお
いてＩＣ素子周囲の電源支Ａ＠３１がそれぞれ線引きさ
れたとする。そうすると今度は第２４図に示されるよう
に、両方の電源支線３１゜３１は互に連結支線３５．３
５によって自動的に接続される。なおこの例では電源支
線３１どうじの接続の場合について説明したが、電源支
線３１と信号線を接続する場合もある。

（発明の効果） 本発明は前述のような構成になっているため、電源線の
配線作業が非常に簡便に行なわれ、配線状態がきれいで
、しかも配線作業の効率化、設計時間の短縮化が図れる
などの特長を有している。

【図面の簡単な説明】

第１図は本発明の実施例に係る自動配線装置のシステム
基本構成を説明するためのブロック図。 第２図はその自動配線装置の処理動作を説明するための
フローチャート、第３図は一例のプリント基板の回路図
、第４図はその回路図に基づいて形成されたプリント基
板の配線図、第５図は自動配線の具体例を説明するため
の説明図、第６図、第７図、第８図、第９図、第１０図
ならびに第１１図は配線の変更例を説明するための説明
図、第１２図ならびに第１３図は信号線と電源線の接続
方法を説明するための図、第１４図、第１５図、第１６
図、第１７図、第１８図、第１９図、第２０図、第２１
図ならびに第２２図はＩＣ素子周囲における電源支線の
自動配線を説明するための図、第２３図ならびに第２４
図は電源支線どうしの接続を説明するための図である。 ３１・・・・・・電源支線、３２・・・・・・ピン孔、
３２ａ・・・・・・電源ピン孔、３２ｂ・・・・・・グ
ランドピン孔、３３・・・・・・ＩＣ素子、３４・・・
・・・連結支線、４１・・・・・・信号線、４２・・・
・・・電源線、４３・・・・・・仮想直線、４４・・・
・・・側縁、Ｏ・・・・・・ＩＣ素子の中心位置、Ｌ・
・・・・・電源支線の長さ、Ｗ・・・・・・電源支線の
線幅。 第 図 第４図 第 図 第５図 第 図 １υ 第 図 第１０図 第 図 第１１図 ２゜ 第１２図 第１４図 第１８ 図 第２０図 第１５ 図 第１７ 図 Ｗ！

Claims (4)

【特許請求の範囲】
1. （１）信号線と電源線とを接続するプリント基板の配線
   方法において、 ｘ軸方向に延びる仮想直線、ｙ軸方向に延びる仮想直線
   、またはプリント基板の外形線と平行に延びる仮想直線
   のうちの一つの仮想直線と、前記電源線の線引きしよう
   とする側縁とのなす角度が、予め設定された微小角度よ
   り小さいか否かを判断し、 その結果小さいと判断されると、前記仮想直線上に電源
   線の前記側縁を線引きすることを特徴とするプリント基
   板の配線方法。
2. （２）請求項（１）記載において、前記設定される微小
   角度が１０度であることを特徴とするプリント基板の配
   線方法。
3. （３）ＩＣ素子に対する電源支線の引き延ばしパターン
   が互に異なつて、各別にパターン符号が付された複数の
   支線引き延ばしパターンと、 電源ピンとグランドピンのピン番号をＩＣ素子の種類別
   に整理した電源，グランドピン番号データと、 ＩＣ素子の各ピン位置を当該ＩＣ素子の中心位置に対す
   るｘ，ｙ座標データとしてＩＣ素子の種類別に整理した
   ピン位置データとを予めデータベースとして記憶してお
   く記憶手段と、 前記複数の支線引き延ばしデータのうちから適宜引き延
   ばしパターンを選択する選択手段と、ＩＣ素子の種類と
   、ＩＣ素子の中心位置を回転中心として予め決められた
   基準方向に対する配置すべきＩＣ素子の回転角、電源支
   線の長さならびに電源支線の線幅をそれぞれ入力する入
   力手段と、前記選択手段からの選択信号と入力手段から
   の入力信号と記憶手段に記憶されている前記データベー
   スに基づいて、配線すべきＩＣ素子周囲の電源支線を自
   動的に線引きする線引き手段とを少なくとも備えたこと
   を特徴とするプリント基板の配線装置。
4. （４）請求項（３）記載において、多層プリント基板に
   対して配線を施こそうとする層が前記入力手段からの入
   力によつて特定されるように構成されていることを特徴
   とするプリント基板の配線装置。