JPH02222139A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02222139A JPH02222139A JP1042092A JP4209289A JPH02222139A JP H02222139 A JPH02222139 A JP H02222139A JP 1042092 A JP1042092 A JP 1042092A JP 4209289 A JP4209289 A JP 4209289A JP H02222139 A JPH02222139 A JP H02222139A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact window
- titanium
- substrate
- window hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体基板上に絶縁膜、配線層などが形成
された半導体装置に関するものである。
された半導体装置に関するものである。
第３図は従来の半導体装置の断面図であり、コンタクト
部分を示す。図において、（１）はシリコン等の半導体
基板（以下、基板と称する）で、その表面各部には種々
の拡散層（図示せず）が形成されている。（２）は基板
（１）上にシリコン酸化膜等で形成された層間絶縁膜、
（３）は上記拡散層（図示せず）が形成された所で層間
絶縁膜（２月こ形成されたコンタクト窓孔て、基板（１
）に達している。（４）はコンタクト窓孔（３）の底部
で基板（１）上に形成されたチタンシリサイド（ＴｉＳ
ｉ２）ＪＢ、（５）は眉間絶縁膜（２）とチタンシリサ
イド層（４）上にまたがって形成された窒化チタン（Ｔ
ｉＮ） ｍ 、（６Ｊは窒化チタン層（５）上にアルミ
・シリコン等で形成された配線層である。
部分を示す。図において、（１）はシリコン等の半導体
基板（以下、基板と称する）で、その表面各部には種々
の拡散層（図示せず）が形成されている。（２）は基板
（１）上にシリコン酸化膜等で形成された層間絶縁膜、
（３）は上記拡散層（図示せず）が形成された所で層間
絶縁膜（２月こ形成されたコンタクト窓孔て、基板（１
）に達している。（４）はコンタクト窓孔（３）の底部
で基板（１）上に形成されたチタンシリサイド（ＴｉＳ
ｉ２）ＪＢ、（５）は眉間絶縁膜（２）とチタンシリサ
イド層（４）上にまたがって形成された窒化チタン（Ｔ
ｉＮ） ｍ 、（６Ｊは窒化チタン層（５）上にアルミ
・シリコン等で形成された配線層である。
次に製造方法について説明する。まず、基板（１）上全
面に眉間絶縁膜（２）を形成した後、これをエツチング
により選択的に開口して基板（１）に達するコンタクト
窓孔（３）を形成する。次に、スパッタ法によりコンタ
クト窓孔（３）および基板（１）上全面にチタン（Ｔ１
）層を堆積させ、続いて、窒化雰囲気中で熱処理するこ
とにより上記チタン層を窒化して窒化チタン層（５ンを
形成すると共に、コンタクト窓孔（３）底部で上記チタ
ン層と基板（１）とが接している所でシリサイド化させ
てチタンシリサイド層（４）を形成する。その結果、コ
ンタクト窓孔（３）底部ではＴ’ｉＮ ／ ＴｉＳｉ２
の２層構造となり、シリコン（Ｓｌ）の供給がないその
他の所ではＴ＋ Ｎのみの層となる。
面に眉間絶縁膜（２）を形成した後、これをエツチング
により選択的に開口して基板（１）に達するコンタクト
窓孔（３）を形成する。次に、スパッタ法によりコンタ
クト窓孔（３）および基板（１）上全面にチタン（Ｔ１
）層を堆積させ、続いて、窒化雰囲気中で熱処理するこ
とにより上記チタン層を窒化して窒化チタン層（５ンを
形成すると共に、コンタクト窓孔（３）底部で上記チタ
ン層と基板（１）とが接している所でシリサイド化させ
てチタンシリサイド層（４）を形成する。その結果、コ
ンタクト窓孔（３）底部ではＴ’ｉＮ ／ ＴｉＳｉ２
の２層構造となり、シリコン（Ｓｌ）の供給がないその
他の所ではＴ＋ Ｎのみの層となる。
その後、スパッタ法により窒化チタン層（５）上全面に
アルミ・シリコンなどの配線層（６）を形成し、写真製
版法とエツチング技術を用いてパターニングを行なう。
アルミ・シリコンなどの配線層（６）を形成し、写真製
版法とエツチング技術を用いてパターニングを行なう。
この時、エツチングによる選択的除去はアルミ・シリコ
ン層だけではなく、導電性を有する窒化チタンｍ（５）
に対しても行う。
ン層だけではなく、導電性を有する窒化チタンｍ（５）
に対しても行う。
このようにして製造した半導体装置のコンタクト部分に
おいては、基板（］）はチタンシリサイド層（４）と窒
化チタン層（５）を介して配線層（６）と電気的につな
がり、配線層（６）でコンタクト窓孔（３）から引き出
されて他の部分に接続される。そして、配線層（６ンと
基板（１）の間は、チタンシリサイド層（４）のために
低抵抗となり、また、窒化チタン層（５）がアルミ・シ
リコン等の配線層（６）と基板（１）の同の材料の相互
拡散を防止する拡散防１１：、層として機能する。
おいては、基板（］）はチタンシリサイド層（４）と窒
化チタン層（５）を介して配線層（６）と電気的につな
がり、配線層（６）でコンタクト窓孔（３）から引き出
されて他の部分に接続される。そして、配線層（６ンと
基板（１）の間は、チタンシリサイド層（４）のために
低抵抗となり、また、窒化チタン層（５）がアルミ・シ
リコン等の配線層（６）と基板（１）の同の材料の相互
拡散を防止する拡散防１１：、層として機能する。
従来の半導体装置は以上のように構成されていて、コン
タクト部分における拡散防止層として、スパック法によ
りチタン層を形成した後、窒化雰囲気中での熱処理によ
りこれを窒化して窒化チタン層を形成するので、これを
コンタクト窓孔底部に均一な厚さに形成するのが困難で
あり、近年のＶＬＳ Ｉの高集積化と共にコンタクト窓
孔のアスペクト比が大きくなるに伴ってこの困難性は著
しくなっている。また、高アスペクト比となると、窒化
チタン層上に形成される配線層の厚さの均一性も益々悪
くなり、これらの事から安定した性能のコンタクトを得
るのが難しくなっている。更に、絶縁膜上の配線層のパ
ターニング時に、アルミシリコン層などの配線材料だけ
ではなく、その下の窒化チタン層をもエツチングしなけ
ればならないので手間がかべろなどの問題点があった。
タクト部分における拡散防止層として、スパック法によ
りチタン層を形成した後、窒化雰囲気中での熱処理によ
りこれを窒化して窒化チタン層を形成するので、これを
コンタクト窓孔底部に均一な厚さに形成するのが困難で
あり、近年のＶＬＳ Ｉの高集積化と共にコンタクト窓
孔のアスペクト比が大きくなるに伴ってこの困難性は著
しくなっている。また、高アスペクト比となると、窒化
チタン層上に形成される配線層の厚さの均一性も益々悪
くなり、これらの事から安定した性能のコンタクトを得
るのが難しくなっている。更に、絶縁膜上の配線層のパ
ターニング時に、アルミシリコン層などの配線材料だけ
ではなく、その下の窒化チタン層をもエツチングしなけ
ればならないので手間がかべろなどの問題点があった。
この発明は上記、・すような問題点を解消するためにな
されたもので、安定した性能のコンタクトを備入、かつ
、配線層のパターニング時のエツチングが容易な半導体
装置を得ることを目的とする。
されたもので、安定した性能のコンタクトを備入、かつ
、配線層のパターニング時のエツチングが容易な半導体
装置を得ることを目的とする。
この発明に係る半導体装置は、コンタクト窓孔底部で基
板上に形成された第１の高融点金属のシリサイド層上に
、選択ＣＶＤ法を用いて、拡散防止層として第２の高融
点金属の窒化物層を形成したものである。
板上に形成された第１の高融点金属のシリサイド層上に
、選択ＣＶＤ法を用いて、拡散防止層として第２の高融
点金属の窒化物層を形成したものである。
この発明における半導体装置は、コンタクト窓孔底部の
１１の高融点金属のシリサイド層上に、選択ＣＶＤ法を
用いて、第２の高融点金属の窒化物層を形成するので、
コンタクト窓孔側面や絶縁股上には形成されず、また、
コンタクト窓孔底部に形成されるその層の厚さは均一に
なる。
１１の高融点金属のシリサイド層上に、選択ＣＶＤ法を
用いて、第２の高融点金属の窒化物層を形成するので、
コンタクト窓孔側面や絶縁股上には形成されず、また、
コンタクト窓孔底部に形成されるその層の厚さは均一に
なる。
以下、この発明の一実施例を図に−いて説明する。第１
図はこの発明の一実施例による半導体装置のｈ面図であ
り、コンタクト部分を示す。図にで基板（１）上に形成
された第１の高融点金属のシリサイド層であるチタンシ
リサイド層、（７）はチタンシリサイド層（４）上に形
成された第２の高融点金属の窒化物層である窒化タング
ステン層、（６）は層間絶縁膜（２）と窒化タングステ
ン層（７）の上にまたがって、アルミ・シリコン等で形
成された配線層である。
図はこの発明の一実施例による半導体装置のｈ面図であ
り、コンタクト部分を示す。図にで基板（１）上に形成
された第１の高融点金属のシリサイド層であるチタンシ
リサイド層、（７）はチタンシリサイド層（４）上に形
成された第２の高融点金属の窒化物層である窒化タング
ステン層、（６）は層間絶縁膜（２）と窒化タングステ
ン層（７）の上にまたがって、アルミ・シリコン等で形
成された配線層である。
次に製造方法について説明する。第２図は第１図の半導
体装置製造方法を示す説明図であり、同図（３）はフロ
ーチャート、同図（ロ）は同図（３）のフローチャート
の各工程に対応して示した断面図である。
体装置製造方法を示す説明図であり、同図（３）はフロ
ーチャート、同図（ロ）は同図（３）のフローチャート
の各工程に対応して示した断面図である。
まず、従来例で説明したのと同様に、基板（１）上に層
間絶縁膜（２）、コンタクト窓孔（３）、チタン層（８
Ａ）を形成し、ランプアニールなどの熱処理によりチタ
ンＭｌ （ａＡ）を窒化して窒化チタンｍ （８）を形
成すると共に、チタン層（８Ａ）と基板（１）とが接し
ている所でシリサイド化させてチタンシリサイド層（４
）（１３〜１６ Ｉｉ）、ｃｍ ）を形成する。次に、
硫酸過酸化水素水（Ｈ２Ｓｏ４＋Ｈ２Ｏ２＋ Ｈ２Ｏ）
等ニＪ： リｕ化−ｙ−タンｆＯ（ｓ）全除去した後、
選択ＣＶＤ法、例えは六弗化タングステン（ＷＦ６ ）
のモノシラン（ＳｉＨ４）と水紫（Ｈ２）のいずれか、
あるいは双方による還元法を用いてチタンシリサイド層
（４）上に自己整合的にタングステン（Ｗ） ／［ａ）
（７Ａ）を成長させる。そしてこのタングステン層（
７Ａ）を窒化雰囲気中でランプアニール等の熱処理によ
り窒化させて窒化タングステン（ＷＮまたはＷＮｚ ）
層（７）を形成する。その結果、コンタクト窓孔（３）
の底部ではＷＮまたはＷＮ２／ ’ｌ’１ｓｉ２の２層
構造となる。その後、これらの上全面にスパッタ法によ
りアルミ・シリコンなどの配線層（６）を形成し、写真
製版法とエツチング技術を用いてパターニングを行う。
間絶縁膜（２）、コンタクト窓孔（３）、チタン層（８
Ａ）を形成し、ランプアニールなどの熱処理によりチタ
ンＭｌ （ａＡ）を窒化して窒化チタンｍ （８）を形
成すると共に、チタン層（８Ａ）と基板（１）とが接し
ている所でシリサイド化させてチタンシリサイド層（４
）（１３〜１６ Ｉｉ）、ｃｍ ）を形成する。次に、
硫酸過酸化水素水（Ｈ２Ｓｏ４＋Ｈ２Ｏ２＋ Ｈ２Ｏ）
等ニＪ： リｕ化−ｙ−タンｆＯ（ｓ）全除去した後、
選択ＣＶＤ法、例えは六弗化タングステン（ＷＦ６ ）
のモノシラン（ＳｉＨ４）と水紫（Ｈ２）のいずれか、
あるいは双方による還元法を用いてチタンシリサイド層
（４）上に自己整合的にタングステン（Ｗ） ／［ａ）
（７Ａ）を成長させる。そしてこのタングステン層（
７Ａ）を窒化雰囲気中でランプアニール等の熱処理によ
り窒化させて窒化タングステン（ＷＮまたはＷＮｚ ）
層（７）を形成する。その結果、コンタクト窓孔（３）
の底部ではＷＮまたはＷＮ２／ ’ｌ’１ｓｉ２の２層
構造となる。その後、これらの上全面にスパッタ法によ
りアルミ・シリコンなどの配線層（６）を形成し、写真
製版法とエツチング技術を用いてパターニングを行う。
このようにして製造した半導体装置においては、チタン
シリサイド層（４２によって配線ｍ（６）と基板（１）
の間が低抵抗になっているのは勿論のこと、コンタクト
窓孔（３）底部でチタンシリサイド層（４）上に自己整
合的にタングステンｆＦａ （７Ａ）を成長させてこれ
を窒化することにより窒化タングステン層（７）を形成
するのでその膜厚は均一となり、また、層間絶縁膜（２
）向上にはタングステン！ （７Ａ）は成長しないので
、コンタクト窓孔（３）入口付近を狭めることなくコン
タクト窓孔（３）底部に拡散防止層としての窒化タング
ステン層（７）を十分に厚く形成することができる。従
って、配線層（６）形成時は、従来例と比較して、コン
タクト窓孔（３）の直径が窒化チタン層（５）によって
狭められず、かつ、コンタクト窓孔（３）底部で窒化タ
ングステン層（７）を厚く形成した分だリコンタクト窓
孔（３）が浅くなったのと等価となり、アスペクト比が
低減されて、段差被覆性の乏しいスパッタ法を用いて配
線層（６）が形成でき、その膜厚の均一性は改善される
。
シリサイド層（４２によって配線ｍ（６）と基板（１）
の間が低抵抗になっているのは勿論のこと、コンタクト
窓孔（３）底部でチタンシリサイド層（４）上に自己整
合的にタングステンｆＦａ （７Ａ）を成長させてこれ
を窒化することにより窒化タングステン層（７）を形成
するのでその膜厚は均一となり、また、層間絶縁膜（２
）向上にはタングステン！ （７Ａ）は成長しないので
、コンタクト窓孔（３）入口付近を狭めることなくコン
タクト窓孔（３）底部に拡散防止層としての窒化タング
ステン層（７）を十分に厚く形成することができる。従
って、配線層（６）形成時は、従来例と比較して、コン
タクト窓孔（３）の直径が窒化チタン層（５）によって
狭められず、かつ、コンタクト窓孔（３）底部で窒化タ
ングステン層（７）を厚く形成した分だリコンタクト窓
孔（３）が浅くなったのと等価となり、アスペクト比が
低減されて、段差被覆性の乏しいスパッタ法を用いて配
線層（６）が形成でき、その膜厚の均一性は改善される
。
なお、第１の高融点金属のシリサイド層として、モリブ
デン（ＭＯ）、タングステン（Ｗ）、タンタル（Ｔａ）
等のシリサイドを用いてもよいが、上記実施例で用いた
チタンシリサイドが比抵抗が低く優れている。また、第
２の高融点金属の窒化物層として窒化タングステンを用
いたが、窒化モリブデンを用いてもよい。更に、上記実
施例ではチタンシリサイド層（４）を形成するために、
スパッタ法によりチタン層（ａＡ）を形成した後、ラン
プアニールを行ったが、まず、チタン層（ａＡ）を形成
した後、反応性スパッタ法により同一チャンバーで連続
して窒化チタン層を重ねて形成し、続いてランプアニー
ルを行うようにしてもよい。
デン（ＭＯ）、タングステン（Ｗ）、タンタル（Ｔａ）
等のシリサイドを用いてもよいが、上記実施例で用いた
チタンシリサイドが比抵抗が低く優れている。また、第
２の高融点金属の窒化物層として窒化タングステンを用
いたが、窒化モリブデンを用いてもよい。更に、上記実
施例ではチタンシリサイド層（４）を形成するために、
スパッタ法によりチタン層（ａＡ）を形成した後、ラン
プアニールを行ったが、まず、チタン層（ａＡ）を形成
した後、反応性スパッタ法により同一チャンバーで連続
して窒化チタン層を重ねて形成し、続いてランプアニー
ルを行うようにしてもよい。
以上のように、この発明によれば、コンタクト窓孔底部
で基板上に形成された第１の高融点金属のシリサイド層
上に選択ＣＶＤ法を用いて第２の高融点金属の窒化物層
を形成するよう構成したので、第２の高融点金属の窒化
物層の膜厚は均一になり、また、配線層形成時のアスペ
クト比が低減できるので配線層の均一性が改善され、そ
のため、低抵抗で安定した性能のコンタクトが得られる
。
で基板上に形成された第１の高融点金属のシリサイド層
上に選択ＣＶＤ法を用いて第２の高融点金属の窒化物層
を形成するよう構成したので、第２の高融点金属の窒化
物層の膜厚は均一になり、また、配線層形成時のアスペ
クト比が低減できるので配線層の均一性が改善され、そ
のため、低抵抗で安定した性能のコンタクトが得られる
。
更に、絶縁膜上には窒化チタン層などは形成されないの
で、配線層のパターニング時に配線材料だけをエツチン
グすればよく、従ってエツチングが容易になるなどの効
果がある。
で、配線層のパターニング時に配線材料だけをエツチン
グすればよく、従ってエツチングが容易になるなどの効
果がある。
第１図はこの発明の一実施例による半導体装置の断面図
、第２図は９Ｊ４ 工区の半導体装置の製造方法を示す
説明図で、同図（Ａ）はフローチャート、同図（ロ）は
同図（ハ）の各工程に対応して示した断面図、第３図は
従来の半導体装置の断面図である。 図において、（１）は基板、（２月よ層間絶縁膜、（３
）はコンタクト窓孔、（４）はチタンシリサイド層、（
６）は配線１鮒、（７）は窒化タングステン層である。 なお、各図中、同一符号は同一、または相当部分を示す
。 代理人 弁理士 大 岩 堆 雄
、第２図は９Ｊ４ 工区の半導体装置の製造方法を示す
説明図で、同図（Ａ）はフローチャート、同図（ロ）は
同図（ハ）の各工程に対応して示した断面図、第３図は
従来の半導体装置の断面図である。 図において、（１）は基板、（２月よ層間絶縁膜、（３
）はコンタクト窓孔、（４）はチタンシリサイド層、（
６）は配線１鮒、（７）は窒化タングステン層である。 なお、各図中、同一符号は同一、または相当部分を示す
。 代理人 弁理士 大 岩 堆 雄
Claims (1)
- 半導体基板、この半導体基板に形成された絶縁膜、この
絶縁膜に形成されて上記半導体基板に達するコンタクト
窓孔、このコンタクト窓孔の底部で上記半導体基板上に
形成された第１の高融点金属のシリサイド層、この第１
の高融点金属のシリサイド層上に選択ＣＶＤ法により形
成された第２の高融点金属の窒化物層、上記絶縁膜と第
２の高融点金属の窒化物層の上にまたがって形成された
配線層を備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042092A JPH02222139A (ja) | 1989-02-22 | 1989-02-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042092A JPH02222139A (ja) | 1989-02-22 | 1989-02-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222139A true JPH02222139A (ja) | 1990-09-04 |
Family
ID=12626367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1042092A Pending JPH02222139A (ja) | 1989-02-22 | 1989-02-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02222139A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161662A (ja) * | 1993-12-08 | 1995-06-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0992801A (ja) * | 1995-09-19 | 1997-04-04 | Samsung Electron Co Ltd | 半導体装置のキャパシタ形成方法 |
| JP2018088436A (ja) * | 2016-11-28 | 2018-06-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1989
- 1989-02-22 JP JP1042092A patent/JPH02222139A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161662A (ja) * | 1993-12-08 | 1995-06-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0992801A (ja) * | 1995-09-19 | 1997-04-04 | Samsung Electron Co Ltd | 半導体装置のキャパシタ形成方法 |
| JP2018088436A (ja) * | 2016-11-28 | 2018-06-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI255007B (en) | Method of fabricating a semiconductor device having reduced contact resistance | |
| JP3394927B2 (ja) | 金属シリサイド層の形成方法 | |
| JPH021981A (ja) | 珪素半導体デバイスに電気相互接続部を形成する方法 | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| US5645887A (en) | Method for forming platinum silicide plugs | |
| KR0158441B1 (ko) | 반도체 소자 제조 방법 | |
| JPH10209278A (ja) | 半導体装置およびその製造方法 | |
| US6107190A (en) | Method of fabricating semiconductor device | |
| JP3992439B2 (ja) | 半導体装置の製造方法 | |
| JPH10270380A (ja) | 半導体装置 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| JP2747217B2 (ja) | 半導体装置の製造方法 | |
| KR20030086932A (ko) | 트랜지스터용 게이트 구조체 및 그 제조 방법 | |
| JP2000133705A (ja) | 半導体装置の製造方法 | |
| JPH04296041A (ja) | 半導体装置及びその製造方法 | |
| JP3034348B2 (ja) | 半導体素子及び製造方法 | |
| KR0144927B1 (ko) | 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법 | |
| JPH0677162A (ja) | 半導体装置とその製法 | |
| JPH0254524A (ja) | 半導体装置の製造方法 | |
| JPS63265448A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS61154150A (ja) | 半導体装置の製造方法 | |
| JPS63108715A (ja) | 半導体装置の製造方法 | |
| JP2000021980A (ja) | 半導体装置およびその製造方法 | |
| JP2007527111A (ja) | シリコン領域に形成されたニッケル／コバルトシリサイド領域を有する半導体デバイス | |
| JPH06252272A (ja) | 半導体装置及びその製造方法 |