JPH02222154A - Manufacture of thin film transistor - Google Patents

Manufacture of thin film transistor

Info

Publication number
JPH02222154A
JPH02222154A JP1044911A JP4491189A JPH02222154A JP H02222154 A JPH02222154 A JP H02222154A JP 1044911 A JP1044911 A JP 1044911A JP 4491189 A JP4491189 A JP 4491189A JP H02222154 A JPH02222154 A JP H02222154A
Authority
JP
Japan
Prior art keywords
thin film
single crystal
substrate
film transistor
laser light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1044911A
Other languages
Japanese (ja)
Other versions
JP2535610B2 (en
Inventor
Hisato Shinohara
篠原 久人
Masayoshi Abe
阿部 雅芳
Yasuyuki Arai
康行 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP4491189A priority Critical patent/JP2535610B2/en
Publication of JPH02222154A publication Critical patent/JPH02222154A/en
Application granted granted Critical
Publication of JP2535610B2 publication Critical patent/JP2535610B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To form the above thin film transistors readily in a short time when the thin film transistor elements are alinged and formed on a substrate by projecting selectively condensed laser light on a high-resistance, non-single crystal semiconductor thin film, and aiding the crystallization of the light projected part. CONSTITUTION:An Mo film and a low-resistance N-type non-single crystal semiconductor layer are overlapped on a glass plate 11 having an ITO electrode 19. A source 22, a drain 23 and electrodes 24 and 25 are formed by photolithography technology. Then, an I-type non-single crystal film is overlapped by a plasma CVD method. Condensed laser light is projected, and a part 14 wherein the crystal degree is increased is formed. A gate insulating film 17 comprising Si3N4 is overlapped thereon by the plasma CVD method. Vapor deposition of Mo is performed, and the gate electrode 17 is attached. Thus a substrate on which thin film transistors 10 are aligned is completed. A plurality of the thin film transistors can be aligned and formed on the large substrate for liquid display in a short time.

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は非単結晶半導体薄膜を用いた薄膜トランジスタ
(以下にTFTともいう)及びその製造方法に関するも
のであり、特に液晶デイスプレー。
DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a thin film transistor (hereinafter also referred to as TFT) using a non-single crystal semiconductor thin film and a method for manufacturing the same, and in particular to a liquid crystal display.

イメージセンサ−等に適用可能な高速応答性を持つ薄膜
トランジスタに関する。
The present invention relates to a thin film transistor with high-speed response that can be applied to image sensors and the like.

「従来の技術」 最近、化学的気相法等によって、作製された非単結晶半
導体薄膜を利用した薄膜トランジスタが注目されている
"Prior Art" Recently, thin film transistors using non-single crystal semiconductor thin films fabricated by chemical vapor deposition or the like have been attracting attention.

この薄膜トランジスタは、絶縁性基板上に前述の如く化
学的気相法等を用いて形成されるので、その作製雰囲気
温度が最高で450°C程度と低温で形成でき、安価な
ソーダガラス、ホウケイ酸ガラス等を基板として用いる
ことができる。
Since this thin film transistor is formed on an insulating substrate using a chemical vapor phase method as mentioned above, it can be formed at a low temperature of about 450°C at maximum, and it can be formed using inexpensive soda glass or borosilicate. Glass or the like can be used as the substrate.

この薄膜トランジスタは電界効果型であり、いわゆるM
OSFETと同様の機能を有しているが、前述の如く安
価な絶縁性基板上に低温で形成でき、さらにその作製す
る最大面積は薄膜半導体を形成する装置の寸法にのめ限
定されるもので、容易に大面積基板上にトランジスタを
作製できるという利点を持っていた。このため多量の画
素を持つマトリクス構造の液晶デイスプレーのスイッチ
ング素子や一次元又は二次元のイメージセンサ等のスイ
ッチング素子として極めて有望である。
This thin film transistor is a field effect type, so-called M
It has the same function as an OSFET, but as mentioned above, it can be formed on an inexpensive insulating substrate at low temperatures, and the maximum area that can be fabricated is limited by the dimensions of the equipment that forms the thin film semiconductor. , which had the advantage of being able to easily fabricate transistors on large-area substrates. Therefore, it is extremely promising as a switching element for matrix-structured liquid crystal displays having a large number of pixels, one-dimensional or two-dimensional image sensors, and the like.

また、この薄膜トランジスタを作製するにはすでに確立
された技術であるフォトリソグラフィが応用可能で、い
わゆる微細加工が可能であり、IC等と同様に集積化を
図ることも可能であった。
Moreover, photolithography, which is an already established technique, can be applied to fabricate this thin film transistor, and so-called microfabrication is possible, and it is also possible to achieve integration like ICs and the like.

この従来より知られた薄膜トランジスタの代表的な構造
を第2図に概略的に示す。
A typical structure of this conventionally known thin film transistor is schematically shown in FIG.

(20)はガラスよりなる絶縁性基板であり、(21)
は非単結晶半導体よりなる薄膜半導体、(22)、(2
3)はソースドレイン領域で、(24)、(25)はソ
ースドレイン電極、(26)はゲート絶縁膜で(27)
はゲート電極であります。
(20) is an insulating substrate made of glass, (21)
are thin film semiconductors made of non-single crystal semiconductors, (22), (2
3) is the source/drain region, (24) and (25) are the source/drain electrodes, (26) is the gate insulating film, and (27)
is the gate electrode.

このように構成された薄膜トランジスタはゲート電極(
27)に電圧を加えることにより、ソースドレイン(2
2)、(23)間に流れる電流を調整するものでありま
す。
A thin film transistor configured in this way has a gate electrode (
By applying a voltage to source-drain (27),
It adjusts the current flowing between 2) and (23).

この時、この薄膜トランジスタの応答速度は次式で与え
られる。
At this time, the response speed of this thin film transistor is given by the following equation.

S−μ ・V/L2 ここでLはチャネル長、μはキャリアの移動度、■はゲ
ート電圧。
S-μ ・V/L2 Here, L is the channel length, μ is the carrier mobility, and ■ is the gate voltage.

この薄膜I・ランジスタに用いられる非単結晶半導体層
は、半導体層中に多量の結晶粒界等を含んでおり、これ
らが原因で単結晶の半導体に比べてキャリアの移動度が
非常に小さく上式より判るようにトランジスタの応答速
度が非常に遅いという問題が発生していた。特にアモル
ファスシリコン半導体を用いた時、その移動度はだいた
い0.1〜1 (cm2/V−3ec)程度で、はとん
どTPTとして動作しない程度のものであった。
The non-single-crystal semiconductor layer used in this thin-film I transistor contains a large amount of crystal grain boundaries, etc., and due to these, carrier mobility is extremely low compared to single-crystal semiconductors. As can be seen from the equation, a problem occurred in that the response speed of the transistor was extremely slow. In particular, when an amorphous silicon semiconductor is used, its mobility is approximately 0.1 to 1 (cm2/V-3ec), which is such that it hardly operates as a TPT.

このような問題を解決するには上式より明らかなように
チャネル長を短くすることと、キャリアの移動度を大き
くすることが知られ、種々の改良が行われている。
As is clear from the above equation, it is known that the solution to this problem is to shorten the channel length and increase carrier mobility, and various improvements have been made.

特に、移動度を向上させることば、従来より種々の方法
によって行われていた。代表的には、非単結晶半導体を
アニールして、単結晶化又は多結晶のダレインサイズを
大きくすることが行われていた。
In particular, various methods have been used to improve mobility. Typically, a non-single-crystal semiconductor is annealed to make it a single crystal or to increase the size of a polycrystalline semiconductor.

これら従来例では、高温下でアニールするために、高価
な耐熱性基板を使用しなければならなかったり、基板上
全面の半導体層を単結晶化又は多結晶化するため、処理
時間が長(なるという問題が発生していた。
In these conventional methods, an expensive heat-resistant substrate must be used because the annealing is performed at high temperatures, and the semiconductor layer on the entire surface of the substrate is made into a single or polycrystalline material, which takes a long processing time. A problem occurred.

r発明の目的」 本発明は、前述の如き問題を解決するものであり、従来
より知られたTPTに比べて、高速で動作するTPTを
、より短時間で容易に作製する方法を提供することを、
その目的とするものである。
Object of the Invention The present invention solves the above-mentioned problems, and provides a method for easily manufacturing a TPT that operates at high speed in a shorter time than conventionally known TPTs. of,
That is the purpose.

r発明の構成」 上記目的を達成するために、本発明は基板上に薄膜トラ
ンジスタ素子を整列して複数個形成する場合において、
高抵抗の非単結晶半導体薄膜に、選択的に、集光された
レーザー光を照射して、その照射した部分の高抵抗の非
単結晶半導体層の結晶化を助長せしめることを特徴とす
る。
rStructure of the Invention In order to achieve the above object, the present invention provides the following features when a plurality of thin film transistor elements are arranged and formed on a substrate.
It is characterized in that a high resistance non-single crystal semiconductor thin film is selectively irradiated with focused laser light to promote crystallization of the high resistance non-single crystal semiconductor layer in the irradiated portion.

本発明を用い、さらにレーザー光を照射した部分がTP
Tのチャネル部になるように以下の工程を行うことによ
って、TPTのキャリア移動度を増大させ、前に述べた
応答速度を増大せしめ、その結果従来適用できなかった
液晶デイスプレー、イメージセンサ−等にTPT素子を
適用可能ならしめるものである。
Using the present invention, the part irradiated with laser light is TP
By performing the following steps to make the TPT channel part, the carrier mobility of the TPT is increased and the response speed mentioned above is increased, resulting in applications such as liquid crystal displays, image sensors, etc. that could not be applied in the past. This makes it possible to apply the TPT element to.

本発明においては、整列した複数の部分に直線状或いは
ドツト状にレーザー光を照射するため、従来の方法に比
較して、直線状にレーザー光を照射する場合には、直線
部分の結晶化の促進を同時に行うことができ、非単結晶
半導体薄膜の複数の部分の結晶化を短時間で行うことが
できる。またドツト状に照射する場合においても1ケ所
に照射した後の基板の移動のためのプログラムが、整列
した部分への照射のために簡単であるうえ、工程上も、
非単結晶半導体薄膜の複数の部分の結晶化を短時間で行
うことができる。
In the present invention, a plurality of aligned parts are irradiated with laser light in a straight line or in a dot shape, so compared to conventional methods, when irradiating laser light in a straight line, the crystallization of the straight parts is reduced. Acceleration can be performed simultaneously, and multiple portions of a non-single crystal semiconductor thin film can be crystallized in a short time. In addition, even when irradiating in dots, the program for moving the substrate after irradiating one spot is simple because it irradiates aligned parts, and the process is also easy.
Multiple portions of a non-single crystal semiconductor thin film can be crystallized in a short time.

さらに本発明においては、エツチングの際も、レーザー
光を照射した部分は照射しない部分に比較してエツチン
グしにくいため、エツチング時の歩留りが上昇し、コス
トダウンにもなり得る。
Further, in the present invention, even during etching, the portions irradiated with laser light are less likely to be etched than the portions not irradiated, so the yield during etching can be increased and costs can be reduced.

以下に実施例により本発明の詳細な説明する。The present invention will be explained in detail below using Examples.

「実施例1」 本実施例においては、液晶デイスプレィに用いるための
薄膜トランジスタの作製について示す。
"Example 1" In this example, the production of a thin film transistor for use in a liquid crystal display will be described.

本実施例に対応する薄膜トランジスタの概略的な作製工
程を第1図に示す。
FIG. 1 schematically shows the manufacturing process of a thin film transistor corresponding to this example.

まず、基板(11)として、透明導電膜としてパターニ
ングされたITO電極(画素電極)を有する300mm
 X 300mmのソーダガラスを用い、この基板(1
1)上にモリブデン膜を作製する。そして、公知のプラ
ズマCVD法により低抵抗非単結晶半導体としてN型の
導電型を有する非単結晶珪素膜を形成する。この時の作
製条件は以下の通りであった。
First, a 300 mm substrate (11) having an ITO electrode (pixel electrode) patterned as a transparent conductive film was used.
This substrate (1
1) Fabricate a molybdenum film on top. Then, a non-single-crystal silicon film having an N-type conductivity type is formed as a low-resistance non-single-crystal semiconductor by a known plasma CVD method. The manufacturing conditions at this time were as follows.

基板温度        250°C 反応圧力        0.05Torr11fパワ
ー(13,56MIIz)    150 W使用ガス
        SiH,+PH3膜厚       
   2000人 この、N型の非単結晶珪素膜は、その形成時にH2ガス
を多量に導入し、Rfパワーを高くして、微結晶化して
電気抵抗を下げたものを使用しても良い。
Substrate temperature 250°C Reaction pressure 0.05 Torr 11f power (13,56 MIIz) 150 W Gas used SiH, +PH3 film thickness
2000 people This N-type non-single-crystal silicon film may be formed by introducing a large amount of H2 gas during its formation, increasing the Rf power, and microcrystallizing the film to lower its electrical resistance.

次に公知のフォトリソグラフィー技術を用いて非単結晶
珪素膜をソース、ドレイン領域(22)、(23)及び
その取り出し電極の所定の外形パターンにマスキングを
行い、CF、+ガスを用いてドライエツチングを行い、
第1図(a)の状態を得た。
Next, using known photolithography technology, the non-single-crystal silicon film is masked in a predetermined external pattern of the source and drain regions (22), (23) and their extraction electrodes, and dry etching is performed using CF and + gas. and
The state shown in FIG. 1(a) was obtained.

次に、前述と同様のプラズマCVD法にて高抵抗半導体
層としてI型の非単結晶珪素膜(13)を形成する。作
製条件はN型の非単結晶珪素膜の時とほぼ同じであるが
、使用ガスが5il14のみで膜厚は6000人とした
Next, an I-type non-single-crystal silicon film (13) is formed as a high-resistance semiconductor layer by the same plasma CVD method as described above. The manufacturing conditions were almost the same as those for the N-type non-single crystal silicon film, except that only 5il14 gas was used and the film thickness was 6000mm.

次に、この非単結晶珪素膜(13)に対し、長さ300
mm中10μmの長方形の照射断面となるように、光学
系によって集光された、波長248.7nmのエキシマ
レーザ−光(15)を第1図(b)に示す様に照射し、
光を照射した部分の結晶度を増大せしめた。普通、レー
ザー光は中心部が強く、端のほうは弱くなっていて、強
度において、ガウス分布を■ 呈する。従って、この光の状態のまま照射すると光の中
心部のみ結晶化が進んでしまうので、本実施例において
は、光学系を用いて、光の強度を均一にして照射を行っ
た。
Next, the non-single crystal silicon film (13) is
Eximer laser light (15) with a wavelength of 248.7 nm, which is focused by an optical system, is irradiated with a rectangular cross section of 10 μm in mm as shown in FIG. 1(b),
The crystallinity of the area irradiated with light was increased. Normally, laser light is strong at the center and weak at the edges, exhibiting a Gaussian distribution of intensity. Therefore, if the light is irradiated in this state, crystallization will proceed only in the center of the light, so in this example, an optical system was used to uniformize the intensity of the light and perform the irradiation.

そして第1図(C)の状態を得た。ただし、第1図(c
)においては直線状にレーザー光を照射して、結晶度の
増大した部分のみを示す。
Then, the state shown in FIG. 1(C) was obtained. However, in Figure 1 (c
), laser light is irradiated in a straight line to show only the areas with increased crystallinity.

本実施例においてのレーザー光の照射条件はパワー密度
0.5J/cm2、パルス中15.17 secである
The laser beam irradiation conditions in this example are a power density of 0.5 J/cm 2 and a pulse duration of 15.17 sec.

このレーザー光を本実施例の場合、3パルス照射した。In this example, three pulses of this laser light were applied.

この照射回数及びレーザーの条件は被加工物によって異
なり、本実施例の場合は予備実験を行って前述の条件を
出してその条件を用いた。
The number of irradiations and laser conditions vary depending on the workpiece, and in this example, preliminary experiments were conducted to determine the conditions described above, and those conditions were used.

次に、この■型の珪素膜(13)上にプラズマCVD法
で窒化珪素膜(16)を100人形成し、ゲイト絶縁膜
とした。
Next, 100 silicon nitride films (16) were formed on this ■-shaped silicon film (13) by plasma CVD to form a gate insulating film.

これらを所定のパターンにバターニング後、公知のスパ
ッタリング法にて、モリブデン膜を蒸着し、ゲイト電極
(17)を形成し、第1図(d)に示すような、薄膜ト
ランジスタ(10)を整列して配置した基板を完成させ
た。(第1図(e))そして絶縁膜を形成した後、配向
膜塗布工程、スペーサー散布工程、貼り合わせ工程、液
晶注入工程を通過して、液晶セルが完成した。
After patterning these into a predetermined pattern, a molybdenum film is deposited using a known sputtering method to form a gate electrode (17), and thin film transistors (10) are aligned as shown in FIG. 1(d). The board was completed. (FIG. 1(e)) After forming an insulating film, a liquid crystal cell was completed through an alignment film coating process, a spacer dispersion process, a bonding process, and a liquid crystal injection process.

以上のようにして、光学系を用いて断面を直線状にした
レーザー光を用いて、複数の薄膜トランジスタに対応す
る非単結晶珪素膜の結晶化の促進を同時に行うことがで
き、液晶デイスプレィに用いるような大型の基板に複数
のTPTを整列して作製する場合に特に短時間で加工が
でき、有効である。
As described above, the crystallization of non-single-crystal silicon films corresponding to multiple thin film transistors can be simultaneously promoted using a laser beam with a linear cross section using an optical system, which can be used in liquid crystal displays. This method is particularly effective when fabricating a plurality of TPTs aligned on such a large substrate, as it can be processed in a short time.

「実施例2J 本実施例においては、実施例1と同様に本発明を液晶デ
イスプレィの作製時に用いた場合について示す。
Example 2J In this example, similar to Example 1, a case where the present invention is used in manufacturing a liquid crystal display will be described.

まず、実施例1で用いたものと同じ基板上に実施例1と
同様にモリブデンを成膜した後、N型の導電型を有する
非単結晶珪素膜を形成する。
First, a molybdenum film is formed on the same substrate as used in Example 1 in the same manner as in Example 1, and then a non-single crystal silicon film having N type conductivity is formed.

次に、公知のフォトリソグラフィー技術を用いて、実施
例1と同様に非単結晶珪素膜をソース、ドレイン領域及
びその取り出し電極の所定の外形パターンにマスキング
を行い、CF、ガスを用いてドライエツチングを行う。
Next, using a known photolithography technique, the non-single crystal silicon film was masked into a predetermined external pattern of the source and drain regions and their extraction electrodes in the same manner as in Example 1, and dry etching was performed using CF and gas. I do.

次に、実施例Iと同様に高抵抗半導体層としてI型の非
単結晶珪素膜を形成する。
Next, as in Example I, an I-type non-single crystal silicon film is formed as a high-resistance semiconductor layer.

次に、この非単結晶珪素膜に対し、1110μm長さ5
μmの長方形の照射断面となるように光学系によって集
光された波長1.06μmのYAGレーザー光を第3図
に示す様に点状に照射し、一箇所の照射ごとに基板をX
、或いはY方向に一定の長さだけ動かして次の箇所の照
射を行った。こうして光を照射した部分の結晶度を増大
せしめた。
Next, for this non-single crystal silicon film, a 1110 μm length 5
As shown in Figure 3, YAG laser light with a wavelength of 1.06 μm, which is focused by the optical system so as to have a rectangular irradiation cross section of μm, is irradiated point-wise, and the substrate is
, or moved by a certain length in the Y direction and irradiated the next location. In this way, the crystallinity of the area irradiated with light was increased.

この時のレーザー光の照射条件はパワー密度0゜6J/
cm2、繰り返し周波数10kHzである。このレーザ
ー光を本実施例の場合、1.5秒間照射した。
The laser beam irradiation conditions at this time are a power density of 0°6J/
cm2, and the repetition frequency is 10 kHz. In this example, this laser light was applied for 1.5 seconds.

この照射回数及びレーザーの条件は被加工物によって異
なり、本実施例の場合は予備実験を行って前述の条件を
出してその条件を用いた。
The number of irradiations and laser conditions vary depending on the workpiece, and in this example, preliminary experiments were conducted to determine the conditions described above, and those conditions were used.

本実施例においても実施例1と同様に、レーザー光を均
一にするために光学系を用いた。
In this example, as in Example 1, an optical system was used to make the laser beam uniform.

次に、このI型の珪素膜上にプラズマCVD法で窒化珪
素膜を100人形成し、ゲイト絶縁膜とした。
Next, 100 silicon nitride films were formed on this I-type silicon film by a plasma CVD method to form a gate insulating film.

これらを所定のパターンにパターニング後、公知のスパ
ッタリング法にて、モリブデン膜を蒸着し、パターニン
グを行い、ゲイト電極を形成し、薄膜トランジスタを完
成させた。
After patterning these into a predetermined pattern, a molybdenum film was deposited and patterned using a known sputtering method to form a gate electrode and complete a thin film transistor.

そして、絶縁膜を成膜した後、液晶配向膜塗布工程、ス
ペーザー散布工程、貼り合わせ工程、液晶注入工程を経
由して液晶セルが完成した。
After forming an insulating film, a liquid crystal cell was completed through a liquid crystal alignment film coating process, a spacer spraying process, a bonding process, and a liquid crystal injection process.

このようにして、整列して形成される複数個の薄膜トラ
ンジスタの、非単結晶珪素膜のチャネル部に相当する部
分のみにレーザー光を照射し、結晶化を促進することに
よって、応答速度の大きい薄膜トランジスタを作製する
ご七ができ、そのうえ、レーザー光を部分的に照射する
ため、従来のように全面に照射する方法に比較して、短
時間での結晶化が可能である。
In this way, by irradiating laser light only on the part corresponding to the channel part of the non-single crystal silicon film of the plurality of thin film transistors formed in an array and promoting crystallization, thin film transistors with high response speed can be formed. In addition, because the laser beam is irradiated partially, crystallization can be achieved in a shorter time than with the conventional method of irradiating the entire surface.

本実施例においては、実施例1以上に必要な部分のみの
照射であるため、非単結晶珪素膜のエンチングの際、か
りに微妙に残渣が残ってしまった場合でも不必要な部分
は結晶化が進んでいないので、リーク電流を少なくする
ことができる。
In this example, since only the necessary parts are irradiated compared to Example 1, even if a slight residue remains during etching of a non-single crystal silicon film, unnecessary parts will not be crystallized. Since the leakage current is not advanced, the leakage current can be reduced.

「実施例3J 本実施例においては、本発明をイメージセンザーの作製
時に用いた場合について示す。
Example 3J In this example, a case where the present invention is used in manufacturing an image sensor will be described.

まず、ガラス基板上に、実施例1と同様な方法で、モリ
ブデン膜を形成した後、N型の導電型を有する非単結晶
珪素膜を形成する。
First, a molybdenum film is formed on a glass substrate in the same manner as in Example 1, and then a non-single crystal silicon film having N-type conductivity is formed.

次に、公知のフォトリソグラフィー技術を用いて、実施
例1と同様に非単結晶珪素膜をソース、ドレイン領域及
びその取り出し電極の所定の外形パターンにマスキング
を行い、CF、ガスを用いてドライエツチングを行う。
Next, using a known photolithography technique, the non-single crystal silicon film was masked into a predetermined external pattern of the source and drain regions and their extraction electrodes in the same manner as in Example 1, and dry etching was performed using CF and gas. I do.

次に、実施例1と同様に高抵抗半導体層としてI型の非
単結晶珪素膜を形成する。
Next, as in Example 1, an I-type non-single crystal silicon film is formed as a high-resistance semiconductor layer.

次に、この非単結晶珪素膜に対し、中10μm長さ23
0mm (基板の長さに対応する。)のほぼ直線状の照
射断面となるように光学系によって集光された波長24
8.7nmのエキシマレーザ−光を照射して光を照射し
た部分の結晶度を増大せしめた。
Next, a medium 10 μm length 23
The wavelength 24 is focused by the optical system so that the irradiation cross section is approximately linear at 0 mm (corresponding to the length of the substrate).
8.7 nm excimer laser light was irradiated to increase the crystallinity of the irradiated portion.

この時のレーザー光の照射条件はパワー密度0゜5J/
cm2、パルス中12μsecである。このレーザー光
を本実施例の場合、3パルス照射した。この照射回数及
びレーザーの条件は被加工物によって異なり、本実施例
の場合は予備実験を行って前述の条件を出してその条件
を用いた。
The laser light irradiation conditions at this time are a power density of 0°5J/
cm2, 12 μsec during pulse. In this example, three pulses of this laser light were applied. The number of irradiations and laser conditions vary depending on the workpiece, and in this example, preliminary experiments were conducted to determine the conditions described above, and those conditions were used.

本実施例においても実施例1と同様に、レーザー光が均
一になるように光学系を用いている。
In this example, as in Example 1, an optical system is used to make the laser beam uniform.

次に、この■型の珪素膜上にプラズマCVD法で窒化珪
素膜を100人形成し、ゲイト絶縁膜とした。
Next, 100 silicon nitride films were formed on this ■-type silicon film by the plasma CVD method to form a gate insulating film.

これらを所定のパターンにパターニング後、公知のスパ
ッタリング法にて、モリブデン膜を蒸着し、パターニン
グを行い、ゲイト電極を形成し、その後絶縁膜を作製し
て薄膜トランジスタを完成させた。
After patterning these into a predetermined pattern, a molybdenum film was deposited and patterned using a known sputtering method to form a gate electrode, and then an insulating film was formed to complete a thin film transistor.

このようにして、−直線上に整列して形成される複数個
の薄膜トランジスタの、非単結晶珪素膜のチャネル部に
相当する部分のみにレーザー光を照射し、結晶化を促進
することによって、応答速度の大きい薄膜1−ランジス
クを作製することができ、そのうえ、レーザー光を部分
的に照射するため、従来のように全面に照射する方法に
比較して短時間での結晶化が可能である。
In this way, by irradiating laser light only on the portion corresponding to the channel portion of the non-single crystal silicon film of the plurality of thin film transistors formed in a straight line, and promoting crystallization, response is achieved. A thin film can be produced at a high speed, and since the laser beam is irradiated partially, crystallization can be achieved in a shorter time than in the conventional method of irradiating the entire surface.

r効果j 本発明の構成により、整列して形成される薄膜トランジ
スタのチャネル部の結晶塵を増大させることができた。
r Effect j According to the configuration of the present invention, it was possible to increase crystal dust in the channel portion of thin film transistors formed in alignment.

これによって、従来ではキャリアの移動度が小さいため
にデイスプレー装置、イメージセンサ−等のスイッチン
グ素子として使用できなかった非単結晶半導体を用いた
TPTを使用することが可能になった。
This has made it possible to use TPTs using non-single crystal semiconductors, which conventionally could not be used as switching elements in display devices, image sensors, etc. due to low carrier mobility.

また、チャネル部の結晶塵を増大させるためにレーザー
加工技術を用いたので、大面積化されても加工精度上の
問題はなく、良好な特性を有する薄膜トランジスタを大
面積基板上に多数形成することが非常に容易になった。
In addition, since we used laser processing technology to increase crystal dust in the channel area, there is no problem with processing accuracy even when the area is increased, and it is possible to form a large number of thin film transistors with good characteristics on a large area substrate. has become very easy.

さらには、レーザー加工を直線状、ドラ1−状などの必
要な部分にのみ行っているので、加工時間の短縮が実現
でき、そのうえエツチング時の歩留りが上昇し、さらに
リーク電流を低減することができた。
Furthermore, since laser processing is performed only on necessary parts such as straight lines and driver shapes, processing time can be shortened, the yield during etching can be increased, and leakage current can be reduced. did it.

また本実施例においては、スタガード型の薄膜トランジ
スタの作製について述べたが、本発明の技術思想から、
他の逆スタガード型、コプレナー型、逆コプレナー型の
薄膜トランジスタにも用いることができることは明らか
である。
Furthermore, in this example, the fabrication of a staggered thin film transistor was described, but from the technical idea of the present invention,
It is clear that other inverted staggered, coplanar, and inverted coplanar thin film transistors can also be used.

本実施例では、低抵抗の非単結晶半導体としてN型のみ
について述べたが、P型においても本発明を用いること
が可能であることは、本発明の技術思想から明らかであ
る。
In this embodiment, only N-type is described as a low-resistance non-single-crystal semiconductor, but it is clear from the technical idea of the present invention that the present invention can be applied to P-type as well.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(e)、第3図は本発明の実施例の薄膜
トランジスタの製造工程を示す概略図である。 第2図は従来のTPTの断面構造を示す。 10・ ・ ・ 11.20・ 13.21・ 14・ ・ ・ 15・ ・ ・ 16.26・ 17.27・ 18・ ・ ・ 19・ ・ ・ 20・ ・ ・ 22.23・ 24.25・ 簿II!J Iヘランジスタ ・・基板 ・・高抵抗非単結晶半導体層 結晶塵の増大した部分 レーザ光 ・・ゲイト絶縁膜 ・・ゲイト電極 薄膜トランジスタ 画素電極 基板 ソース、ドレイン領域 ・・ソース、ドレイン電極
FIGS. 1(a) to (e) and FIG. 3 are schematic diagrams showing the manufacturing process of a thin film transistor according to an embodiment of the present invention. FIG. 2 shows a cross-sectional structure of a conventional TPT. 10・ ・ ・ 11.20・ 13.21・ 14・ ・ ・ 15・ ・ 16.26・ 17.27・ 18・ ・ 19・ ・ 20・ ・ 22.23・ 24.25 ! J I helangistor...Substrate...High resistance non-single crystal semiconductor layer Partial area with increased crystal dust Laser light...Gate insulating film...Gate electrode Thin film transistor Pixel electrode Substrate Source, drain region...Source, drain electrode

Claims (1)

【特許請求の範囲】[Claims] 1、薄膜トランジスタ素子を整列して複数個形成する際
に、絶縁性表面を有する基板上に、ソース、ドレイン領
域となるN又はP型の導電型を有する低抵抗の非単結晶
半導体を形成する工程と、高抵抗の非単結晶半導体層を
形成する工程と、ゲート絶縁膜を形成する工程と、ゲー
ト電極を形成する工程とを有し、前記高抵抗の非単結晶
半導体層に選択的にレーザー光を照射して、レーザー光
を照射した部分の結晶化を助長せしめ、その部分が複数
個の薄膜トランジスタのチャネル部になるように作製す
ることを特徴とした薄膜トランジスタ素子の作製方法。
1. A process of forming a low-resistance non-single-crystal semiconductor having N or P type conductivity to serve as source and drain regions on a substrate having an insulating surface when forming a plurality of thin film transistor elements in alignment. , a step of forming a high resistance non-single crystal semiconductor layer, a step of forming a gate insulating film, and a step of forming a gate electrode, and selectively applying a laser to the high resistance non-single crystal semiconductor layer. A method for manufacturing a thin film transistor element, characterized by irradiating the device with light to promote crystallization of a portion irradiated with laser light, and manufacturing the device so that the portion becomes a channel portion of a plurality of thin film transistors.
JP4491189A 1989-02-22 1989-02-22 Method of manufacturing thin film transistor Expired - Fee Related JP2535610B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4491189A JP2535610B2 (en) 1989-02-22 1989-02-22 Method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4491189A JP2535610B2 (en) 1989-02-22 1989-02-22 Method of manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH02222154A true JPH02222154A (en) 1990-09-04
JP2535610B2 JP2535610B2 (en) 1996-09-18

Family

ID=12704643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4491189A Expired - Fee Related JP2535610B2 (en) 1989-02-22 1989-02-22 Method of manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP2535610B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002101A (en) * 1992-06-26 1999-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by using a homogenized rectangular laser beam
US6149988A (en) * 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US6261856B1 (en) 1987-09-16 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US6358784B1 (en) 1992-03-26 2002-03-19 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US7179726B2 (en) 1992-11-06 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and laser processing process

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6149988A (en) * 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US6261856B1 (en) 1987-09-16 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US6358784B1 (en) 1992-03-26 2002-03-19 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US6655767B2 (en) 1992-03-26 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
US7169657B2 (en) 1992-03-26 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US7781271B2 (en) 1992-03-26 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US6002101A (en) * 1992-06-26 1999-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by using a homogenized rectangular laser beam
US6440785B1 (en) 1992-06-26 2002-08-27 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device utilizing a laser annealing process
US6991975B1 (en) 1992-06-26 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Laser process
US7179726B2 (en) 1992-11-06 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and laser processing process

Also Published As

Publication number Publication date
JP2535610B2 (en) 1996-09-18

Similar Documents

Publication Publication Date Title
US6261856B1 (en) Method and system of laser processing
JP2535610B2 (en) Method of manufacturing thin film transistor
JP2979227B2 (en) Method for manufacturing thin film transistor
JP2844342B2 (en) Method for manufacturing thin film transistor
JP2775457B2 (en) Method for manufacturing thin film transistor
JP2775458B2 (en) Method for manufacturing thin film transistor
JP2847376B2 (en) Thin film transistor
JPH04133029A (en) Liquid crystal device
JP2775459B2 (en) Method for manufacturing thin film transistor
JP3478806B2 (en) Method for manufacturing thin film transistor
JP2709376B2 (en) Method for manufacturing non-single-crystal semiconductor
JP3535459B2 (en) Method for manufacturing thin film transistor
JP2847375B2 (en) Thin film transistor
JP2847374B2 (en) Thin film transistor
JP2001244471A (en) Thin film transistor
JP2847373B2 (en) Thin film transistor
JP3207813B2 (en) Method for manufacturing thin film transistor
JP3479508B2 (en) Method for manufacturing thin film transistor
JP3484411B2 (en) Method for manufacturing thin film transistor
JP2893453B2 (en) Method for manufacturing thin film transistor
JP2805321B2 (en) Method for manufacturing thin film transistor
JP2841205B2 (en) Method for manufacturing thin film transistor
JP2001237431A (en) Thin-film transistor
KR100803867B1 (en) Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using same
JPH02219238A (en) Manufacture of thin film transistor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees