JPH02222154A - 薄膜トランジスタの作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は非単結晶半導体薄膜を用いた薄膜トランジスタ
（以下にＴＦＴともいう）及びその製造方法に関するも
のであり、特に液晶デイスプレー。

イメージセンサ−等に適用可能な高速応答性を持つ薄膜
トランジスタに関する。

「従来の技術」 最近、化学的気相法等によって、作製された非単結晶半
導体薄膜を利用した薄膜トランジスタが注目されている
。

この薄膜トランジスタは、絶縁性基板上に前述の如く化
学的気相法等を用いて形成されるので、その作製雰囲気
温度が最高で４５０°Ｃ程度と低温で形成でき、安価な
ソーダガラス、ホウケイ酸ガラス等を基板として用いる
ことができる。

この薄膜トランジスタは電界効果型であり、いわゆるＭ
ＯＳＦＥＴと同様の機能を有しているが、前述の如く安
価な絶縁性基板上に低温で形成でき、さらにその作製す
る最大面積は薄膜半導体を形成する装置の寸法にのめ限
定されるもので、容易に大面積基板上にトランジスタを
作製できるという利点を持っていた。このため多量の画
素を持つマトリクス構造の液晶デイスプレーのスイッチ
ング素子や一次元又は二次元のイメージセンサ等のスイ
ッチング素子として極めて有望である。

また、この薄膜トランジスタを作製するにはすでに確立
された技術であるフォトリソグラフィが応用可能で、い
わゆる微細加工が可能であり、ＩＣ等と同様に集積化を
図ることも可能であった。

この従来より知られた薄膜トランジスタの代表的な構造
を第２図に概略的に示す。

（２０）はガラスよりなる絶縁性基板であり、（２１）
は非単結晶半導体よりなる薄膜半導体、（２２）、（２
３）はソースドレイン領域で、（２４）、（２５）はソ
ースドレイン電極、（２６）はゲート絶縁膜で（２７）
はゲート電極であります。

このように構成された薄膜トランジスタはゲート電極（
２７）に電圧を加えることにより、ソースドレイン（２
２）、（２３）間に流れる電流を調整するものでありま
す。

この時、この薄膜トランジスタの応答速度は次式で与え
られる。

Ｓ−μ　・Ｖ／Ｌ２ ここでＬはチャネル長、μはキャリアの移動度、■はゲ
ート電圧。

この薄膜Ｉ・ランジスタに用いられる非単結晶半導体層
は、半導体層中に多量の結晶粒界等を含んでおり、これ
らが原因で単結晶の半導体に比べてキャリアの移動度が
非常に小さく上式より判るようにトランジスタの応答速
度が非常に遅いという問題が発生していた。特にアモル
ファスシリコン半導体を用いた時、その移動度はだいた
い０．１〜１　（ｃｍ２／Ｖ−３ｅｃ）程度で、はとん
どＴＰＴとして動作しない程度のものであった。

このような問題を解決するには上式より明らかなように
チャネル長を短くすることと、キャリアの移動度を大き
くすることが知られ、種々の改良が行われている。

特に、移動度を向上させることば、従来より種々の方法
によって行われていた。代表的には、非単結晶半導体を
アニールして、単結晶化又は多結晶のダレインサイズを
大きくすることが行われていた。

これら従来例では、高温下でアニールするために、高価
な耐熱性基板を使用しなければならなかったり、基板上
全面の半導体層を単結晶化又は多結晶化するため、処理
時間が長（なるという問題が発生していた。

ｒ発明の目的」 本発明は、前述の如き問題を解決するものであり、従来
より知られたＴＰＴに比べて、高速で動作するＴＰＴを
、より短時間で容易に作製する方法を提供することを、
その目的とするものである。

ｒ発明の構成」 上記目的を達成するために、本発明は基板上に薄膜トラ
ンジスタ素子を整列して複数個形成する場合において、
高抵抗の非単結晶半導体薄膜に、選択的に、集光された
レーザー光を照射して、その照射した部分の高抵抗の非
単結晶半導体層の結晶化を助長せしめることを特徴とす
る。

本発明を用い、さらにレーザー光を照射した部分がＴＰ
Ｔのチャネル部になるように以下の工程を行うことによ
って、ＴＰＴのキャリア移動度を増大させ、前に述べた
応答速度を増大せしめ、その結果従来適用できなかった
液晶デイスプレー、イメージセンサ−等にＴＰＴ素子を
適用可能ならしめるものである。

本発明においては、整列した複数の部分に直線状或いは
ドツト状にレーザー光を照射するため、従来の方法に比
較して、直線状にレーザー光を照射する場合には、直線
部分の結晶化の促進を同時に行うことができ、非単結晶
半導体薄膜の複数の部分の結晶化を短時間で行うことが
できる。またドツト状に照射する場合においても１ケ所
に照射した後の基板の移動のためのプログラムが、整列
した部分への照射のために簡単であるうえ、工程上も、
非単結晶半導体薄膜の複数の部分の結晶化を短時間で行
うことができる。

さらに本発明においては、エツチングの際も、レーザー
光を照射した部分は照射しない部分に比較してエツチン
グしにくいため、エツチング時の歩留りが上昇し、コス
トダウンにもなり得る。

以下に実施例により本発明の詳細な説明する。

「実施例１」 本実施例においては、液晶デイスプレィに用いるための
薄膜トランジスタの作製について示す。

本実施例に対応する薄膜トランジスタの概略的な作製工
程を第１図に示す。

まず、基板（１１）として、透明導電膜としてパターニ
ングされたＩＴＯ電極（画素電極）を有する３００ｍｍ
　Ｘ　３００ｍｍのソーダガラスを用い、この基板（１
１）上にモリブデン膜を作製する。そして、公知のプラ
ズマＣＶＤ法により低抵抗非単結晶半導体としてＮ型の
導電型を有する非単結晶珪素膜を形成する。この時の作
製条件は以下の通りであった。

基板温度　　　　　　　　２５０°Ｃ 反応圧力　　　　　　　　０．０５Ｔｏｒｒ１１ｆパワ
ー（１３，５６ＭＩＩｚ）　　　　１５０　Ｗ使用ガス
　　　　　　　　ＳｉＨ，＋ＰＨ３膜厚　　　　　　　
　　　２０００人 この、Ｎ型の非単結晶珪素膜は、その形成時にＨ２ガス
を多量に導入し、Ｒｆパワーを高くして、微結晶化して
電気抵抗を下げたものを使用しても良い。

次に公知のフォトリソグラフィー技術を用いて非単結晶
珪素膜をソース、ドレイン領域（２２）、（２３）及び
その取り出し電極の所定の外形パターンにマスキングを
行い、ＣＦ、＋ガスを用いてドライエツチングを行い、
第１図（ａ）の状態を得た。

次に、前述と同様のプラズマＣＶＤ法にて高抵抗半導体
層としてＩ型の非単結晶珪素膜（１３）を形成する。作
製条件はＮ型の非単結晶珪素膜の時とほぼ同じであるが
、使用ガスが５ｉｌ１４のみで膜厚は６０００人とした
。

次に、この非単結晶珪素膜（１３）に対し、長さ３００
ｍｍ中１０μｍの長方形の照射断面となるように、光学
系によって集光された、波長２４８．７ｎｍのエキシマ
レーザ−光（１５）を第１図（ｂ）に示す様に照射し、
光を照射した部分の結晶度を増大せしめた。普通、レー
ザー光は中心部が強く、端のほうは弱くなっていて、強
度において、ガウス分布を■ 呈する。従って、この光の状態のまま照射すると光の中
心部のみ結晶化が進んでしまうので、本実施例において
は、光学系を用いて、光の強度を均一にして照射を行っ
た。

そして第１図（Ｃ）の状態を得た。ただし、第１図（ｃ
）においては直線状にレーザー光を照射して、結晶度の
増大した部分のみを示す。

本実施例においてのレーザー光の照射条件はパワー密度
０．５Ｊ／ｃｍ２、パルス中１５．１７　ｓｅｃである
。

このレーザー光を本実施例の場合、３パルス照射した。

この照射回数及びレーザーの条件は被加工物によって異
なり、本実施例の場合は予備実験を行って前述の条件を
出してその条件を用いた。

次に、この■型の珪素膜（１３）上にプラズマＣＶＤ法
で窒化珪素膜（１６）を１００人形成し、ゲイト絶縁膜
とした。

これらを所定のパターンにバターニング後、公知のスパ
ッタリング法にて、モリブデン膜を蒸着し、ゲイト電極
（１７）を形成し、第１図（ｄ）に示すような、薄膜ト
ランジスタ（１０）を整列して配置した基板を完成させ
た。（第１図（ｅ））そして絶縁膜を形成した後、配向
膜塗布工程、スペーサー散布工程、貼り合わせ工程、液
晶注入工程を通過して、液晶セルが完成した。

以上のようにして、光学系を用いて断面を直線状にした
レーザー光を用いて、複数の薄膜トランジスタに対応す
る非単結晶珪素膜の結晶化の促進を同時に行うことがで
き、液晶デイスプレィに用いるような大型の基板に複数
のＴＰＴを整列して作製する場合に特に短時間で加工が
でき、有効である。

「実施例２Ｊ 本実施例においては、実施例１と同様に本発明を液晶デ
イスプレィの作製時に用いた場合について示す。

まず、実施例１で用いたものと同じ基板上に実施例１と
同様にモリブデンを成膜した後、Ｎ型の導電型を有する
非単結晶珪素膜を形成する。

次に、公知のフォトリソグラフィー技術を用いて、実施
例１と同様に非単結晶珪素膜をソース、ドレイン領域及
びその取り出し電極の所定の外形パターンにマスキング
を行い、ＣＦ、ガスを用いてドライエツチングを行う。

次に、実施例Ｉと同様に高抵抗半導体層としてＩ型の非
単結晶珪素膜を形成する。

次に、この非単結晶珪素膜に対し、１１１０μｍ長さ５
μｍの長方形の照射断面となるように光学系によって集
光された波長１．０６μｍのＹＡＧレーザー光を第３図
に示す様に点状に照射し、一箇所の照射ごとに基板をＸ
、或いはＹ方向に一定の長さだけ動かして次の箇所の照
射を行った。こうして光を照射した部分の結晶度を増大
せしめた。

この時のレーザー光の照射条件はパワー密度０゜６Ｊ／
ｃｍ２、繰り返し周波数１０ｋＨｚである。このレーザ
ー光を本実施例の場合、１．５秒間照射した。

この照射回数及びレーザーの条件は被加工物によって異
なり、本実施例の場合は予備実験を行って前述の条件を
出してその条件を用いた。

本実施例においても実施例１と同様に、レーザー光を均
一にするために光学系を用いた。

次に、このＩ型の珪素膜上にプラズマＣＶＤ法で窒化珪
素膜を１００人形成し、ゲイト絶縁膜とした。

これらを所定のパターンにパターニング後、公知のスパ
ッタリング法にて、モリブデン膜を蒸着し、パターニン
グを行い、ゲイト電極を形成し、薄膜トランジスタを完
成させた。

そして、絶縁膜を成膜した後、液晶配向膜塗布工程、ス
ペーザー散布工程、貼り合わせ工程、液晶注入工程を経
由して液晶セルが完成した。

このようにして、整列して形成される複数個の薄膜トラ
ンジスタの、非単結晶珪素膜のチャネル部に相当する部
分のみにレーザー光を照射し、結晶化を促進することに
よって、応答速度の大きい薄膜トランジスタを作製する
ご七ができ、そのうえ、レーザー光を部分的に照射する
ため、従来のように全面に照射する方法に比較して、短
時間での結晶化が可能である。

本実施例においては、実施例１以上に必要な部分のみの
照射であるため、非単結晶珪素膜のエンチングの際、か
りに微妙に残渣が残ってしまった場合でも不必要な部分
は結晶化が進んでいないので、リーク電流を少なくする
ことができる。

「実施例３Ｊ 本実施例においては、本発明をイメージセンザーの作製
時に用いた場合について示す。

まず、ガラス基板上に、実施例１と同様な方法で、モリ
ブデン膜を形成した後、Ｎ型の導電型を有する非単結晶
珪素膜を形成する。

次に、公知のフォトリソグラフィー技術を用いて、実施
例１と同様に非単結晶珪素膜をソース、ドレイン領域及
びその取り出し電極の所定の外形パターンにマスキング
を行い、ＣＦ、ガスを用いてドライエツチングを行う。

次に、実施例１と同様に高抵抗半導体層としてＩ型の非
単結晶珪素膜を形成する。

次に、この非単結晶珪素膜に対し、中１０μｍ長さ２３
０ｍｍ　（基板の長さに対応する。）のほぼ直線状の照
射断面となるように光学系によって集光された波長２４
８．７ｎｍのエキシマレーザ−光を照射して光を照射し
た部分の結晶度を増大せしめた。

この時のレーザー光の照射条件はパワー密度０゜５Ｊ／
ｃｍ２、パルス中１２μｓｅｃである。このレーザー光
を本実施例の場合、３パルス照射した。この照射回数及
びレーザーの条件は被加工物によって異なり、本実施例
の場合は予備実験を行って前述の条件を出してその条件
を用いた。

本実施例においても実施例１と同様に、レーザー光が均
一になるように光学系を用いている。

次に、この■型の珪素膜上にプラズマＣＶＤ法で窒化珪
素膜を１００人形成し、ゲイト絶縁膜とした。

これらを所定のパターンにパターニング後、公知のスパ
ッタリング法にて、モリブデン膜を蒸着し、パターニン
グを行い、ゲイト電極を形成し、その後絶縁膜を作製し
て薄膜トランジスタを完成させた。

このようにして、−直線上に整列して形成される複数個
の薄膜トランジスタの、非単結晶珪素膜のチャネル部に
相当する部分のみにレーザー光を照射し、結晶化を促進
することによって、応答速度の大きい薄膜１−ランジス
クを作製することができ、そのうえ、レーザー光を部分
的に照射するため、従来のように全面に照射する方法に
比較して短時間での結晶化が可能である。

ｒ効果ｊ 本発明の構成により、整列して形成される薄膜トランジ
スタのチャネル部の結晶塵を増大させることができた。

これによって、従来ではキャリアの移動度が小さいため
にデイスプレー装置、イメージセンサ−等のスイッチン
グ素子として使用できなかった非単結晶半導体を用いた
ＴＰＴを使用することが可能になった。

また、チャネル部の結晶塵を増大させるためにレーザー
加工技術を用いたので、大面積化されても加工精度上の
問題はなく、良好な特性を有する薄膜トランジスタを大
面積基板上に多数形成することが非常に容易になった。

さらには、レーザー加工を直線状、ドラ１−状などの必
要な部分にのみ行っているので、加工時間の短縮が実現
でき、そのうえエツチング時の歩留りが上昇し、さらに
リーク電流を低減することができた。

また本実施例においては、スタガード型の薄膜トランジ
スタの作製について述べたが、本発明の技術思想から、
他の逆スタガード型、コプレナー型、逆コプレナー型の
薄膜トランジスタにも用いることができることは明らか
である。

本実施例では、低抵抗の非単結晶半導体としてＮ型のみ
について述べたが、Ｐ型においても本発明を用いること
が可能であることは、本発明の技術思想から明らかであ
る。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）、第３図は本発明の実施例の薄膜
トランジスタの製造工程を示す概略図である。 第２図は従来のＴＰＴの断面構造を示す。 １０・　・　・ １１．２０・ １３．２１・ １４・　・　・ １５・　・　・ １６．２６・ １７．２７・ １８・　・　・ １９・　・　・ ２０・　・　・ ２２．２３・ ２４．２５・ 簿ＩＩ！Ｊ　Ｉヘランジスタ ・・基板 ・・高抵抗非単結晶半導体層 結晶塵の増大した部分 レーザ光 ・・ゲイト絶縁膜 ・・ゲイト電極 薄膜トランジスタ 画素電極 基板 ソース、ドレイン領域 ・・ソース、ドレイン電極

Claims (1)

【特許請求の範囲】
1. １、薄膜トランジスタ素子を整列して複数個形成する際
   に、絶縁性表面を有する基板上に、ソース、ドレイン領
   域となるＮ又はＰ型の導電型を有する低抵抗の非単結晶
   半導体を形成する工程と、高抵抗の非単結晶半導体層を
   形成する工程と、ゲート絶縁膜を形成する工程と、ゲー
   ト電極を形成する工程とを有し、前記高抵抗の非単結晶
   半導体層に選択的にレーザー光を照射して、レーザー光
   を照射した部分の結晶化を助長せしめ、その部分が複数
   個の薄膜トランジスタのチャネル部になるように作製す
   ることを特徴とした薄膜トランジスタ素子の作製方法。