JPH02222280A

JPH02222280A - 電子スチルカメラ装置

Info

Publication number: JPH02222280A
Application number: JP1041514A
Authority: JP
Inventors: Noriaki Emura; 江村　典明; Masaki Nakagawa; 中河　正樹
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-02-23
Filing date: 1989-02-23
Publication date: 1990-09-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的〕（産業上の利用分野）この発明は、撮影した光学像を電気的な映像信号に変換
して記録する電子スチルカメラ装置に係り、特にその映
像信号を記録するための記録媒体の改良に関する。

（従来の技術）周知のように、一般的なカメラは、撮影した光学像を銀
塩フィルムに結像させているため、該フィルムを化学処
理して現像しなければ、撮影した画像を見ることが不可
能である。

これに対し、近年では、撮影された光学像を電気的な映
像信号に変換し、テレビジョン受像機に画像表示させる
ことにより、わずられしい化学処理を不要とした電子式
写真システムが開発され、市場に普及してきている。そ
して、このような電子式写真システムの一例として、静
止画記録システムがある。

この静止画記録システムは、磁性材料で形成されたテー
プ、ディスク、ドラム等を、カセットまたはカートリッ
ジのよ−うな形態の記録媒体としてカメラ本体に装着す
る。そして、撮影を行ない映像信号を記録媒体に記録し
た後、記録媒体をカメラ本体から取り外して再生機に装
着し、再生機に接続されたテレビジョン受像機により静
止画像を表示するようにしたものである。

ところが、この種の静止画記録システムでは、記録媒体
が磁性材料で形成されるため、記録、再生を行なうため
には磁気ヘッドや記録媒体の駆動機構等が必要となり、
構成の複雑化及び大型化を招き消費電力も大きくなると
いう問題が生じる。

そこで、近時では、記録媒体として半導体メモリを用い
ることにより、磁気ヘッドや駆動機構等を不要とし、小
型軽量化及び省電力化を図ることが考えられている。特
に、近頃では、半導体素子の実装技術の高度化により、
半導体メモリを内蔵したメモリカードが実用化されるよ
うになってきており、このメモリカードを記録媒体とし
て使用するための開発が盛んに行なわれている。

ここで、この種のメモリカードに使用される半導体メモ
リとしては、記憶容量が多く安価でしかも不揮発性であ
ることが望ましく、例えばＥ２　ＦＲＯＭ等を用いるこ
とが考えられている。

しかしながら、Ｅ２　ＦＲＯＭは、種類によって特殊な
書き込みサイクルや書き込みページモードをもっており
、データの書き込みタイミングがまちまちに設定されて
いる。このため、Ｅ２　ＦＲＯＭにデータを記憶させ′
−るためには、そのメモリのデータ書き込みタイミング
に対応したタイミングでデータを与える必要がある。

一方、カメラ本体からメモリカードに対して出力される
映像信号の出力タイミングは、１通りしかないため、カ
メラ本体によって使用できるメモリカードと使用できな
いメモリカードとが存在することになる。

（発明が解決しようとする課題）以上のように、従来の電子スチルカメラ装置では、カメ
ラ本体のデータ出力タイミングによって、使用できる半
導体メモリが限られるので、書き込みタイミングの異な
る種々の半導体メモリを使用した記録媒体（メモリカー
ド）を任意に使用することができず、取り扱いが不便で
あるという問題を有している。

そこで、この発明は上記事情を考慮してなされたもので
、書き込みタイミングの異なる種々の半導体メモリを使
用した記録媒体でも任意に使用することができ、使用者
にとっての取り扱いを便利にし得る極めて良好な電子ス
チルカメラ装置を提供することを目的とする。

［発明の構成］（課題を解決するための手段）この発明に係る電子スチルカメラ装置は、カメラ本体で
撮影した映像信号を、該カメラ本体に着脱自在に設けら
れる記録媒体に記録するものを対象としている。そして
、記録媒体に、カメラ本体から出力される映像信号が供
給され、任意の書き込みタイミングでデータ書き込みを
行なう揮発性の第１の記憶素子と、特殊な書き込みタイ
ミングでデータ書き込みを行なう不揮発性の第２の記憶
素子と、第１の記憶素子からデータを読み出し第２の記
憶素子の書き込みタイミングに変換して該第２の記憶素
子に書き込ませるタイミング制御手段とを備えるように
したものである。

（作用）上記のような構成によれば、カメラ本体から任意のタイ
ミングで出力される映像信号を第１の記憶素子に記憶さ
せ、この第１の記憶素子からデータを読み出し第２の記
憶素子の書き込みタイミングに変換して該第２の記憶素
子に書き込ませるようにしたので、書き込みタイミング
の異なる種々の半導体メモリを使用した記録媒体でも任
意に使用することができ、使用者にとって取り扱いが便
利になるものである。

（実施例）以下、この発明の一実施例について図面を参照して詳細
に説明する。第４図は、この実施例で説明する電子スチ
ルカメラ装置の基本的な構成を示している。すなわち、
この電子スチルカメラ装置は、カメラ本体１１と、この
カメラ本体１■に対して着脱自在なメモリカード１２と
から構成される。

そして、カメラ本体１１は、通常のカメラと同様に、鏡
筒１３．ファインダ１４及びシャッタ１５を備えるとと
もに、メモリカード１２が挿入される開口部１６を備え
ている。

第５図は、上記カメラ本体１１の内部構成を示している
。すなわち、図中１７は鏡筒１３内に配置されたレンズ
で、このレンズ１７により被写体像がレンズ１７の背面
に配置された例えばＣＣＤ等の固体撮像素子１８に投影
される。

そして、この固体撮像素子１８は、レンズ１７を介して
投影された像の明暗に応じてアナログ系の電気信号（映
像信号）を出力するものであり、この電気信号は、Ａ／
Ｄ　（アナログ／デジタル）変換回路１９によりデジタ
ルデータに変換され、帯域圧縮回路２０により帯域の圧
縮がなされた後、メモリカードコントロール回路２１に
供給される。

また、第５図中２２はカメラ本体１１の外部に配置され
たマイクロホンである。このマイクロホン２２から出力
される音声信号は、Ａ／Ｄ変換回路２３でデジタルデー
タに変換され、デジタル音声処理回路２４により所定の
データ処理が施された後、メモリカードコントロール回
路２１に供給される。

さらに、第５図中２５はＣＰＵで、メモリカード１２を
も含めた電子スチルカメラ装置全体の統括的制御を行な
うものであり、例えば駆動系２Ｂを介して固体撮像素子
１８の駆動制御や帯域圧縮回路２０の圧縮比の制御を行
なうとともに、メモリカードコントロール回路２１及び
メモリカード１２の制御を行なっている。

第６図は、上記メモリカードコントロール回路２１及び
その周辺の構成を示している。図中２７はＩ１０制御回
路で、上記帯域圧縮回路２０またはＣＰＵ２５とメモリ
カード１２との間でデータのやりとりを行なうために、
これらの間で入出力制御を行なうものである。

すなわち、このＩ１０制御回路２７には、データ入力端
子２８を介して帯域圧縮回路２０からの画像に関するデ
ータが人力される。とともに、データ入力端子２９を介
して上記デジタル音声処理回路２４からの音声に関する
データが入力されている。そして、これらのデータ及び
ＣＰＵ２５で発生したデータが、Ｉ１０制御回路２７を
介してデータ入出力端子３０からメモリカード１２へ送
出されるものである。また、メモリカード１２からデー
タ入出力端子３０を介して供給されるデータは、Ｉ１０
制御回路２７を介してＣＰＵ２５に送出される。

ここで、上記ＣＰＵ２５とＩ１０制御回路２７との間の
データライン上には、メモリ３１が介挿接続されており
、これらの間のデータ転送速度のインターフェースがと
られるようになっている。つまり、ＣＰＵ２５で入出力
されるデータはシリアルデータであって低速であり、一
方、Ｉ１０制御回路２７で入出力されるデータはパラレ
ルデータであって高速であるため、メモリ３■によって
これらのシリアルデータまたはパラレルデータをそれぞ
れパラレルデータまたはシリアルデータに変換している
。

また、第６図中３２はアドレス発生回路で、ＣＰＵ２５
が指定する初期アドレス値及びこの初期アドレス値に順
次“１ｍを加算したアドレス値に相当するアドレスデー
タを発生するもので、このアドレスデータはアドレス出
力端子３３を介してメモリカード１２に送出される。

さらに、第６図中３４はタイミング信号発生回路で、Ｃ
ＰＵ２５からの指定に基づいて、ｌ１０１！Ｉ御回路２
７．メモリ３１．アドレス発生回路３２に対して所定の
タイミング信号を発生するとともに、タイミング出力端
子３５を介してメモリカード１２にタイミング信号を発
生するものである。

次に、第７図は、上記メモリカード１２の詳細な構成を
示している。すなわち、このメモリカードＩ２は、基板
３６上に多数のＲＡＭやＥ２　ＦＲＯＭ等の、データの
電気的書き換えが可能なメモリ３７゜３７、・・・・・
・を搭載するとともに、基板３Ｂの一端部にカメラ本体
１１に接続される接続端子３８を列設してなるものであ
る。

そして、このメモリカード１２は、第８図に示すように
、カメラ本体ｉｔのデータ入出力端子３０と接続される
データ入出力端子３９を有している。このデータ入出力
端子３９は、Ｉ１０制御回路４ｏを介して複数のメモリ
３７．３７．・・・・・・の各データ入出力端子に接続
されている。

また、上記メモリカード１２は、カメラ本体１１のアド
レス出力端子３３と接続されるアドレス入力端子４１を
有している。このアドレス入力端子４１は、メモリ３７
．３７．・・・・・・の各アドレス入力端子及びチップ
セレクト回路４２に接続されている。なお、このチップ
セレクト回路４２は、カメラ本体１１から出力されるア
ドレスデータに基づいて、動作すべきメモリ３７を選択
するものである。

さらに、上記メモリカード１２は、カメラ本体１１のタ
イミング出力端子３５と接続されるタイミング入力端子
４３ををしている。このタイミング入力端子４３は、メ
モリ３７．３７．・・・・・・の各タイミング入力端子
に接続されている。

第９図は、メモリカード１２の複数のメモリ３７゜３７
、・・・・・・によって構成されるメモリエリアを説明
するためのメモリマツプを示している。すなわち、この
メモリエリアは、メモリカード１２自体が固有に持つデ
ータが記録されるカードヘッダ領域４４と、各画像デー
タが記録されている領域のスタートアドレス及びエンド
アドレスが格納されるディレクトリ領域４５と、各画像
データが実際に記録されているデータ領域４６との３つ
の領域に大別される。

このうち、カードヘッダ領域４４は、カードＮへか記録
されるカードに領域４４ａと、データ領域４６において
データの書き込める領域の残量データが記録される残留
メモリ容量領域４４ｂと、メモリカード１２の撮影画像
枚数のデータが記録される撮影画面枚数領域４４ｃと、
データ領域４６において画像データの最終使用アドレス
のデータが記録される画像データ最終アドレス領域４４
ｄ等を有している。

また、上記データ領域４６は、１画面毎にそれぞれ区分
された複数の１画面データ領域４６ａ　、　４８ａ　。

・・・・・・からなり、さらに１つの１画面データ領域
４８ａは、画像ヘッダ領域４８ｂと実際の画像データが
記録される画像データ領域４８ｃとから構成される。

そして、画像ヘッダ領域４８ｂは、１画面データ領域４
６ａの画像データ領域４６ｅにどのような種別のデータ
（例えば画像、音声等）が記録されているかを示す情報
分類領域４８ｄと、画像データ領域４６ｃにどのような
データ処理方式（例えばＮＴＳＣ，ＣＣＩＲ等）により
データが記録されているかを示す方式領域４８ｅと、画
面番号のデータが記録される画面番号領域４８１’と、
例えば帯域圧縮回路２０の圧縮比によって設定される画
質モードのデータが記録される画質モード領域４６ｇと
、撮影した時刻のデータが記録される時刻領域４８ｈと
、記録した画像のタイトルのデータが記録されるタイト
ル領域４６１等を有している。

次に、上記のような基本構成となされた電子スチルカメ
ラ装置の撮影動作について説明する。まず、カメラ本体
ｌｌ内に開口部ＩＢを介してメモリカード１２を装着す
ると、カメラ本体１１におけるメモリカードコントロー
ル回路２１の各端子３０．３３．８５と、メモリカード
１２における各端子３９．４１．４３とがそれぞれ接続
される。

すると、ＣＰＵ２５は、タイミング信号発生回路３４を
してメモリ３７．３７．・・・・・・からデータを読み
出させるべき信号を発生させるとともに、アドレス発生
回路３２をしてカードヘッダ領域４４を指定するアドレ
スを発生させる。このため、メモリカード１２のカード
ヘッダ領域４４のデータが、Ｉ１０制御回路４０．２７
及びメモリ３Ｉを介してＣＰＵ２５に転送される。

ここで、ＣＰＵ２５は、カードヘッダ領域４４のデータ
に基づいて、メモリカード１２のメモリ３７．３７゜・
・・・・・に画像データを書き込み可能か否かの確認や
、メモリ３７．３７．・・・・・・のどこのアドレスか
ら（スタートアドレス）どこのアドレスまで（エンドア
ドレス）次の画像データを書き込めばよいか等の計算を
行なう。

そして、画像データを書き込み可能な場合には、ＣＰＵ
２５がアドレス発生回路３２に対し、そのスタートアド
レス及びエンドアドレスをセットする。

これにより、カメラ本体１１は、使用者によってシャッ
タ１５が操作されるのを待機する状態となる。

そこで、使用者がシャッタＬ５を抑圧操作すると、ＣＰ
Ｕ２５は、タイミング信号発生回路３４をしてメモリ３
７．３７．・・・・・・にデータを書き込むべき信号を
発生させるとともに、・アドレス発生回路３２をして上
述したようにセットされたアドレスデータを、所定のタ
イミングで発生させる。

このため、固体撮像素子１８から出力される映像信号は
、Ａ／Ｄ変換回路１９．帯域圧縮回路２０及びＩ１０制
御回路２７を介して、メモリカード１２側に送出される
。また、これと同時にアドレス発生回路３２で発生した
アドレスデータも、メモリカード１２側に送出される。

これにより、メモリカード１２においては、メモリ３７
．３７．・・・・・・のデータ領域４Ｂの、アドレス発
生回路３２からのアドレスデータに対応するアドレスに
画像データが順次書き込まれる。

このような書き込みが終了すると、ＣＰＵ２５から更新
されたカードへラダデータが、メモリ８１及びＩ１０制
御回路２７．４０を介してメモリ３７．３７゜・・・・
・・に供給され、カードヘッダ領域４４の更新がなされ
るとともに、同様に書き込んだ画像データに対応するス
タートアドレス及びエンドアドレスのデータも、ＣＰＵ
２５からメモリ３７．３７．　・・・・・・に送出され
、ディレクトリ領域４５にこれらのデータが書き込まれ
る。

その後、ＣＰＵ２５は、タイミング信号発生回路３４に
対して、メモリ３７．３７．・・・・・・に対する一連
の書き込み動作を停止させるべき信号を発生する。

上記のような基本構成において、以下、この発明の特徴
となる部分について詳細に説明する。なお、以下に説明
する実施例は、上述した問題点を解決し、書き込みタイ
ミングの異なる種々の半導体メモリを使用した記録媒体
（メモリカード）でも任意に使用することができ、使用
者にとっての取り扱いを便利にし得るという効果を奏す
るとともに、画像データとアドレスデータとを共通のパ
スラインで転送して、カメラ本体１１とメモリカード１
２との接続のためのピン数の削減を図り、メモリカード
１２の着脱を容易に行なえるようにするという効果も奏
するようにしたものである。

まず、第２図に示すように、前述したメモリカードコン
トロール回路２１において、そのアドレス発生回路３２
に代えてステータス発生回路４７を設ける。このステー
タス発生回路４７は、共通のパスラインを転送されるデ
ータが、画像データであるかアドレスデータであるかを
区別するとともに、画像データの場合の転送方向を示す
ステータス信号を発生するものである。そして、このス
テータス信号は、ステータス出力端子４Ｂを介して、メ
モリカードＩ２側に送出される。

一方、第１図は、メモリカードＩ２の構成を示している
。すなわち、図中４９はデータ入出力端子で、カメラ本
体１１のデータ入出力端子３０と接続される。

このデータ入出力端子４９は、Ｉ１０制御回路５Ｇを介
して複数のメモリ５１．５１．・・・・・・及びメモリ
５２゜５２、・・・・・・の各データ入出力端子に接続
される。

このうち、メモリ５１．５１．・・・・・・は、特殊な
書き込みページモードを有するＥ２　ＦＲＯＭが使用さ
れる。また、メモリ５２．５２．・・・・・・は、−時
記憶用メモリであって、特別な書き込みサイクルや書き
込みベージモード等の特殊な書き込みタイミングをもた
ないＲＡＭが使用される。そして、メモリ５１、５１．
・・・・・・のデータ入力端子は、メモリ５２．５２゜
・・・・・・のデータ出力端子に接続され、メモリ５１
．５１゜・・・・・−のデータ出力端子は、メモリ５２
．５２．・・・・・・のデータ入力端子に接続されてい
る。

また、第１図中５３はステータス入力端子で、カメラ本
体１１のステータス出力端子４８と接続される。

このステータス入力端子５３は、ステータスデコーダ５
４に接続されている。さらに、第１図中５５はタイミン
グ入力端子及び出力端子で、タイミング入力端子５５が
カメラ本体ｌｌのタイミング出力端子３５に接続されて
いる。このタイミング入出力端子５５は、タイミングコ
ントロール回路５Ｂに接続されている。なお、図中５７
．５８は、それぞれ所定のアドレスデータを発生するた
めのアドレスカウンタである。

ここで説明する実施例では、前述したように画像データ
とアドレスデータとを共通のパスラインで転送している
。すなわち、第１図中符号５９で示すパスラインで、画
像データ及びアドレスデータが転送される。このうち、
アドレスデータとしては、上述した基本構成のような各
画像データに対応するアドレスデータではなく、画像デ
ータの読み出しまたは書き込みを開始するスタートアド
レス及びエンドアドレスが転送され、各画像データに対
応するアドレスデータは、−旦アドレスレジスタ６０に
格納された後、アドレスカウンタ５７によって発生され
、これがメモリ５１．５１．・・・・・・及びチップセ
レクト回路６１に入力される。なお、アドレスレジスタ
６０は、アドレスカウンタ５７とともにタイミングコン
トロール回路５６に接続されている。

また、上記アドレスカウンタ５８は、タイミングコント
ロール回路５Ｂからの信号に基づいてアドレスデータを
発生し、これがメモリ５２．５２．・・・・・・及びチ
ップセレクト回路６２に入力される。

ところで、このように画像データとアドレスデータとを
共通のパスライン５９で転送しているため、転送中のデ
ータが画像データであるかアドレスデータであるかを区
別する必要が生じる。また、画像データについては、そ
の転送方向を区別する必要も生じる。

このため、カメラ本体ｌｌ側に前述したステータス発生
回路４７が設けられるとともに、メモリカード１２側に
ステータスデコーダ５４が設けられている。

そして、ステータス発生回路４７からステータスデコー
ダ５４に、第３図に示すようなステータス信号が送出さ
れるとともに、タイミング信号発生回路３４からタイミ
ングコントロール回路５６にイネーブル信号が送出され
る。

第３図において、“×”はｄｏｎ’ｔ　ｃａｒｅ　、　
　“０”はＬ（ロー）レベル、′１”はＨ（ハイ）レベ
ルを示している。そして、ＣＡＳＥＩは動作しない状態
、つまり、パスライン５９がハイインピーダンス状態に
ある。またＣＡＳＥ　２からＣＡＳＥＩ３までは、読み
出しまたは書き込みのアドレスデータを転送するモード
である。なお、このように複数のモードが存在すること
は、アドレスデータが最大２４ビツトからなり、一方、
パスライン５９が８ビツトであることによる。

すなわち、ＣＡＳＥ２は読み出し用の下位バイトスター
トアドレスを転送するモードで、ＣＡＳＥ３は書き込み
用の下位バイトスタートアドレスを転送するモードで、
ＣＡＳＥ４は読み出し用の中位バイトスタートアドレス
を転送するモードで、ＣＡＳＥ　５は書き込み用の中位
バイトスタートアドレスを転送するモードで、ＣＡＳＥ
６は読み出し用の上位バイトスタートアドレスを転送す
るモードで、ＣＡＳＥ　７は書き込み用の上位バイトス
タートアドレスを転送するモードである。

また、ＣＡＳＥ　８は読み出し用の下位バイトエンドア
ドレスを転送するモードで、ＣＡＳＥ　９は書き込み用
の下位バイトエンドアドレスを転送するモードで、ＣＡ
ＳＥＩ　Ｏは読み■し用の中位バイトエンドアドレスを
転送するモードで、ＣＡＳＥＩ　１は書き込み用の中位
バイトエンドアドレスを転送するモードで、ＣＡＳＥＩ
　２は読み出し用の上位バイトエンドアドレスを転送す
るモードで、ＣＡＳＥＩ３は書き込み用の上位バイトエ
ンドアドレスを転送するモードである。

しかるに、これらのモードを組み合わせることにより、
読み出し及び書き込みのそれぞれの場合についてのスタ
ートアドレス及びエンドアドレスを転送することができ
る。

また、ＣＡＳＥＩ４は読み出しデータを出力するモード
で、ＣＡＳＥＩ　５は書き込みデータを出力するモード
で、ＣＡＳＥＩ６は読み出し時にメモリ５１．５１゜・
・・・・・からメモリ５２．５２．・・・・・・にデー
タを転送するモードで、ＣＡＳＥＩ　７は書き込み時に
メモリ５２．５２゜・・・・・・からメモリ５１．５１
．・・・・・・にデータを転送するモードである。

このように、これらの各モードを用いてメモリカード１
２へのデータの書き込み、またはメモリカード１２から
のデータの読み出しが行なわれる。

すなわち、メモリカード１２から任意のデータを読み出
す場合、ＣＰＵ２５がまずＣＡＳＥ２．　ＣＡＳＥ４゜
ＣＡＳＥ６．　ＣＡＳＥ８．　ＣＡＳＥＩ　Ｏ，ＣＡＳ
ＥＩ　２のモードによって、読み出すべきデータに対応
するスタートアドレス及びエンドアドレスをステータス
発生回路４７よりアドレスレジスタ６０にロードした後
、アドレスカウンタ５７にロードさせる。すると、アド
レスレジスタ６０にロードしたスタートアドレス及びエ
ンドアドレスが、タイミングコントロール回路５Ｂに送
出される。次に、ＣＡＳＥＩ６のモードにより必要とす
るデータを読み出し内部処理状態とさせる。以上の動作
により読み出し準備が完了する。

そして、アドレスカウンタ５７は、ロードされたアドレ
スからカウントアツプし始め、その値をメモリ５１．５
１．・・・・・・に供給する。これにより、メモリ５１
．５１．・・・・・・からは、供給されたアドレスに対
応するデータが読み出され、これと同時に、アドレスカ
ウンタ５８は“０”からカウントアツプを開始し、その
値がメモリ５２．５２．・・・・・・に供給される。

これにより、上記メモリ５１．５１．・・・・・・から
読み出されたデータが、メモリ５２．５２．・・・・・
・に書き込まれる。

この場合、タイミングコントロール回路５Ｂは、信号Ｗ
Ｔに“１°を出力し、メモリ５１．５１．・・・・・・
からメモリ５２．５２．・・・・・・へのデータ転送が
終了すると、信号ＷＴに“０”を出力してＣＡＳＥＩ　
４に移り、データをメモリ５２．５２．・・・・・・か
ら読み出すべきモードとなる。

ＣＡＳＥＩ４のモードにおいて、アドレスカウンタ５８
は、再び“０１からカウントアツプを開始し、その値が
メモリ５２．５２．・・・・・・に供給される。これに
より、メモリ５２．５２．・・・・・・からデータが読
み出され、Ｉ１０制御回路５０を介してカメラ本体１１
に供給される。

一方、メモリカード１２にデータを書き込む場合には、
ＣＰＵ２５がまずＣＡＳＥ３．　ＣＡＳＥ’５．　ＣＡ
ＳＥ７゜ＣＡＳＥ９　、　ＣＡＳＥＩ　１　、　ＣＡＳ
ＥＩ　３のモードによって、書き込むべきデータに対応
するスタートアドレス及びエンドアドレスをステータス
発生回路４７よりアドレスレジスタ６０にロードした後
、アドレスカウンタ５７にロードさせる。すると、アド
レスレジスタＧＯにロードしたスタートアドレス及びエ
ンドアドレスが、タイミングコントロール回路５６に送
出される。次に、ＣＡＳＥＩ　５のモードによりデータ
をメモリ５２．５２．・・・・・・に書き込むべき状態
とさせる。以上の動作により書き込み準備が完了する。

そして、アドレスカウンタ５８は“０”からカウントア
ツプを開始し、その値をメモリ５２．５２．・・・・・
・に供給する。これにより、メモリ５２．５２．・・・
・・・には、供給されたアドレスに対応してデータが書
き込まれる。

この場合、タイミングコントロール回路５Ｂは、信号Ｗ
Ｔに“０２を出力し、メモリ５２．５２．・・・・・・
へのデータ書き込みが終了すると、信号ＷＴに“１”を
出力してＣＡＳＥＩ　７に移り、データをメモリ５２．
５２．・・・・・・からメモリ５１．５１．・・・・・
・へ転送するモードとなる。

ＣＡＳＥＩ　７のモードにおいて、アドレスカウンタ５
８は、再び“０°からカウントアツプを開始し、その値
がメモリ５２．５２．・・・・・・に供給される。これ
により、メモリ５２．５２．・・・・・・からデータが
読み出される。これと同時に、アドレスカウンタ５７は
ロードされたアドレスからカウントアツプを開始し、そ
の値がメモリ５１．５１．・・・・−・に供給される。

このため、メモリ５１．５１．・・・・・・にメモリ５
２．５２．・・・・・・から読み出されたデータが書き
込まれる。

ここで、メモリ５２．５２．・・・・・・から読み出し
たデータのメモリ５１．５１．・・・・・・への書き込
みは、当然のことながら、メモリ５１．５１．・・・・
・・のもつ書き込みサイクルや書き込みベージモード等
に対応させて、メモリカード■２の内部でつまり第１図
に示す回路の範囲内で書き込みタイミングが制御される
ように設定されている。

次に、このようにしてメモリカード１２に記録された画
像データを、図示しない再生機を用いて再生するときの
手順について簡単に説明する。すなわち、再生機にメモ
リカード１２を装着すると、再生機は、メモリカード１
２からカードヘッダ情報及びディレクトリ情報を読み出
し、メモリカード１２に記録されている画面枚数、記録
されている各画像のスタートアドレス及びエンドアドレ
スを検知する。そして、使用者が再生したい画面を指定
すると、その画面に対応するスタートアドレスがメモリ
カードＩ２に転送され、目的とする画像データを読み出
し再生することができる。

したがって、上記実施例のような構成によれば、カメラ
本体１１から出力される画像データを、特殊な書き込み
タイミングをもたないメモリ５２．５２゜・・・・・・
に記憶させた後に該メモリ５２．５２．・・・・・・か
ら読み出し、特殊な書き込みタイミングをもつメモリ５
１．５１．・・・・・・に、その書き込みタイミングに
対応させて書き込ませるようにしたので、同じカメラ本
体１１に、書き込みタイミングの異なる種々のメモリを
使用したメモリカード１２を任意に使用することができ
るようになり、使用者にとって取り扱いを便利にするこ
とができる。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

［発明の効果］以上詳述したようにこの発明によれば、書き込みタイミ
ングの異なる種々の半導体メモリを使用した記録媒体で
も任意に使用することができ、使用者にとっての取り扱
いを便利にし得る極めて良好な電子スチルカメラ装置を
提供することができる。

【図面の簡単な説明】

第１図はこの発明に係る電子スチルカメラ装置の一実施
例を示すもので、メモリカードの構成を示すブロック構
成図、第２図は同実施例のカメラ本体に用いられるメモ
リカードコントロール回路の詳細な構成を示すブロック
構成図、第３図は同実施例のステータス信号と動作モー
ドとの関係を示す図、第４図はこの発明の基本となる電
子スチルカメラ装置を示す外観図、第５図は同基本装置
の詳細な構成を示すブロック構成図、第６図は同基本装
置のメモリカードコントロール回路の詳細な構成を示す
ブロック構成図、第７図は同基本装置のメモリカードの
内部構成を示す斜視図、第８図は同メモリカードの詳細
な構成を示すブロック構成図、第９図は同メモリカード
のメモリエリアを説明するための図である。１１・・・カメラ本体、１２・・・メモリカード、１３
・・・鏡筒、１４・・・ファインダ、１５・・・シャッ
タ、１Ｂ・・・開口部、１７・・・レンズ、１８・・・
固体撮像素子、１９・・・Ａ／Ｄ変換回路、２０・・・
帯域圧縮回路、２１・・・メモリカードコントロール回
路、２２・・・マイクロホン、２３・・・Ａ／Ｄ変換回
路、２４・・・デジタル音声処理回路、２５・・・ＣＰ
Ｕ。２６・・・駆動系、２７・・・Ｉ１０制御回路、２８．
２９・・・データ入力端子、３０・・・データ入出力端
子、３１・・・メモリ、３２・・・アドレス発生回路、
３３・・・アドレス出力端子、３４・・・タイミング信
号発生回路、３５・・・タイミング出力端子、３Ｂ・・
・基板、３７・・・メモリ、３８・・・接続端子、３９
・・・データ入出力端子、４０・・・Ｉ１０制御回路、
４１・・・アドレス入力端子、４２・・・チップセレク
ト回路、４３・・・タイミング入力端子、４４・・・カ
ードヘッダ領域、４５・・・ディレクトリ領域、４６・
・・データ領域、４７・・・ステータス発生回路、４８
・・・ステータス出力端子、４９・・・データ入出力端
子、５０・・・Ｉ１０制御回路、５１゜５２・・・メモ
リ、５３・・ステータス入力端子、５４・・・ステータ
スデコーダ、５５・・・タイミング入出力端子、５６・
・・タイミングコントロール回路、５７．５８・・・ア
ドレスカウンタ、５９・・・パスライン、６０・・・ア
ドレスレジスタ、８１．０２・・・チップセレクト回路
。出願人代理人　弁理士　鈴江武彦第２図

Claims

【特許請求の範囲】

カメラ本体で撮影した映像信号を、該カメラ本体に着脱
自在に設けられる記録媒体に記録する電子スチルカメラ
装置において、前記記録媒体が、前記カメラ本体から出
力される映像信号が供給され、任意の書き込みタイミン
グでデータ書き込みを行なう揮発性の第１の記憶素子と
、特殊な書き込みタイミングでデータ書き込みを行なう
不揮発性の第２の記憶素子と、前記第１の記憶素子から
データを読み出し前記第２の記憶素子の書き込みタイミ
ングに変換して該第２の記憶素子に書き込ませるタイミ
ング制御手段とを具備してなることを特徴とする電子ス
チルカメラ装置。