JPH02222555A - Test head for semiconductor device - Google Patents

Test head for semiconductor device

Info

Publication number
JPH02222555A
JPH02222555A JP1044314A JP4431489A JPH02222555A JP H02222555 A JPH02222555 A JP H02222555A JP 1044314 A JP1044314 A JP 1044314A JP 4431489 A JP4431489 A JP 4431489A JP H02222555 A JPH02222555 A JP H02222555A
Authority
JP
Japan
Prior art keywords
test
socket
test head
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1044314A
Other languages
Japanese (ja)
Inventor
Kazuyuki Morishita
森下 和之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1044314A priority Critical patent/JPH02222555A/en
Publication of JPH02222555A publication Critical patent/JPH02222555A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To enable a semiconductor device test head main body to be used as both semiconductor wafer test head and semiconductor device test head by a method wherein the terminal section of the semiconductor wafer test head main body on which a semiconductor wafer contact is mounted is equipped with a semiconductor device test socket. CONSTITUTION:The terminal section of a semiconductor wafer test head main body on which a semiconductor wafer contact is mounted is equipped with a semiconductor device test socket 5 provided with a contact which is connected with the above terminal section and the leads of a semiconductor device are inserted into. For instance, a connector 14 of a wafer test board 12 and a connector 22 of a test box main body 21 are connected together through a cable 25, and the wafer test board 12 is installed inside the test box main body 21. Then, an IC sample card 23 is installed on the wafer test board 12 instead of a probe card. A support metal 8 for an IC socket 7 is screwed to an upper lid 24, the contact of the IC socket 7 is inserted into a master socket 5, and the upper lid 24 is fixed to the test box main body 21.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体ウェハ、半導体装置等をテストしたり、
それらの性能を測定したりする際に使用される半導体装
置用テストヘッドに関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is applicable to testing semiconductor wafers, semiconductor devices, etc.
The present invention relates to a test head for semiconductor devices used to measure their performance.

〔従来の技術〕[Conventional technology]

従来、半導体ウェハおよび半導体装置はそれぞれの製造
過程が終了された際に性能テストが実施されている。こ
の性能テストは半導体ウェハ用および半導体装置用とで
それぞれ専用のテストヘッドが使用されていた。これを
第5図および第6図によって説明する。
Conventionally, performance tests have been performed on semiconductor wafers and semiconductor devices after their respective manufacturing processes have been completed. In this performance test, dedicated test heads were used for semiconductor wafers and semiconductor devices, respectively. This will be explained with reference to FIGS. 5 and 6.

第5図は半導体装置をテストする際に使用される従来の
テストヘッドを示す斜視図、第6図は半導体ウェハをテ
ストする際に使用される従来のテストヘッドを示す平面
図である。これらの図において、1はファイナルテスト
ボックス本体(以下、単にボックス本体という、)で、
このボックス本体l内には後述する周辺回路基板を支持
する支持棒1aが立設されており、また、このボックス
本体1の外側部にはテスター(図示せず)のケーブルが
接続されるコネクタ2が取付けられている。3は周辺回
路基板で、この周辺回路基板3上にはリレー IC等の
電子部品4が実装されると共に、後述するIC用ソケッ
トが装着される親ソケット5がスペーサ5aを介して取
付けられており、前記コネクタ2に電気的に接続された
状態で前記ボックス本体1における支持棒1aの先端部
に固定されている。6は前記ボックス本体1の上部を閉
塞する上蓋で、この上蓋6には前記親ソケット5が臨む
開口部(図示せず)が設けられ、ボックス本体1上に固
定されている。7は被測定IC(図示せず)が装着され
るIC用ソケット、8は前記IC用ソケット7に被測定
用ICを着脱させる力が前記周辺回路基板3に加えられ
るのを阻止するための支持用金属板で、前記IC用ソケ
ット7は、前記親ソケット4に接続されかつICのリー
ドが嵌挿される接触子(図示せず)を備え、ICが装着
される部分を上方に向けた状態で支持用金属板8上に固
定されている。また、このIC用ソケット7は接触子を
前記親ソケット5に接続させ、かつ支持用金属板8を前
記上M6に固定することによってボックス本体1に対し
て固定されている。すなわち、被測定用ICのリードを
IC用ソケット7に嵌挿させることによって、この被測
定用ICは親ソケット5を介して周辺回路基板3に電気
的に接続されることになる。
FIG. 5 is a perspective view showing a conventional test head used when testing semiconductor devices, and FIG. 6 is a plan view showing a conventional test head used when testing semiconductor wafers. In these figures, 1 is the final test box body (hereinafter simply referred to as the box body),
A support rod 1a for supporting a peripheral circuit board (to be described later) is erected inside the box body 1, and a connector 2 to which a cable of a tester (not shown) is connected is provided on the outside of the box body 1. is installed. Reference numeral 3 denotes a peripheral circuit board, on which electronic components 4 such as a relay IC are mounted, and a parent socket 5 into which an IC socket (described later) is mounted is attached via a spacer 5a. , is fixed to the tip of the support rod 1a in the box body 1 while being electrically connected to the connector 2. Reference numeral 6 denotes an upper lid that closes the upper part of the box body 1. The upper lid 6 is provided with an opening (not shown) through which the parent socket 5 faces, and is fixed on the box body 1. 7 is an IC socket into which an IC to be measured (not shown) is mounted; 8 is a support for preventing the force applied to the peripheral circuit board 3 to attach or detach the IC to be measured from the IC socket 7; The IC socket 7 is connected to the parent socket 4 and includes a contact (not shown) into which an IC lead is inserted, with the IC mounting part facing upward. It is fixed on a supporting metal plate 8. Further, this IC socket 7 is fixed to the box body 1 by connecting the contacts to the parent socket 5 and fixing the supporting metal plate 8 to the upper M6. That is, by fitting the leads of the IC to be measured into the IC socket 7, the IC to be measured is electrically connected to the peripheral circuit board 3 via the parent socket 5.

このように構成された半導体装置用テストヘッドによっ
てIC等のファイナルテストを実施するには、先ず、ボ
ックス本体1のコネクタ2とテスターとをケーブルによ
って接続する0次いで、このボックス本体1をハンドラ
ー(図示せず)のテーブル上に載置させればよく、この
状態で自動テストが行なわれる。
In order to perform a final test on an IC or the like using the test head for semiconductor devices configured as described above, first, the connector 2 of the box body 1 and the tester are connected by a cable.Then, the box body 1 is connected to the handler (Fig. It is sufficient to place it on a table (not shown), and an automatic test is performed in this state.

また、第6図において、11は半導体ウェハ用テストヘ
ッドで、このテストヘッド11はウェハテスト基板12
と、このウェハテスト基板12上に装着されたプローブ
カード13とから構成されている。また、前記ウェハテ
スト基板12にはリレー IC等の電子部品4が実装さ
れ、かつテスター(図示せず)のケーブルが接続される
コネクタ14が実装されており、ブローバ装置のリニア
ヘッドにこのウェハテスト基板12を取付けるための透
孔15が四箇所に穿設されている。前記プローブカード
13は被測定用ウェハ(図示せず)におけるチップの電
極パッドに接触される針状接触子13aを有し、前記ウ
ェハテスト基板12上に装着された状態でこの針状接触
子13aがウェハテスト基板12に電気的に接続される
ように構成されている。
Further, in FIG. 6, reference numeral 11 is a test head for semiconductor wafers, and this test head 11 is connected to a wafer test substrate 12.
and a probe card 13 mounted on the wafer test board 12. Further, electronic components 4 such as relay ICs are mounted on the wafer test board 12, and a connector 14 to which a cable of a tester (not shown) is connected is mounted. Through holes 15 for attaching the substrate 12 are bored at four locations. The probe card 13 has a needle-shaped contact 13a that contacts an electrode pad of a chip on a wafer to be measured (not shown), and the probe card 13 has a needle-shaped contact 13a that contacts an electrode pad of a chip on a wafer to be measured (not shown). is configured to be electrically connected to the wafer test board 12.

このように構成された半導体ウェハ用テストヘッドによ
ってウェハテストを実施するには、先ず、このウェハテ
スト基板12をプローバ装置のリニアヘッドに載せ、透
孔15内に挿通させたねじ部材によってリニアヘッドに
固定する。次いで、コネクタ14とテスターとをケーブ
ルによって接続する。
In order to perform a wafer test using the semiconductor wafer test head configured as described above, first, the wafer test substrate 12 is placed on the linear head of the prober device, and the screw member inserted into the through hole 15 is attached to the linear head. Fix it. Next, the connector 14 and the tester are connected by a cable.

そして、リニアヘッドをブローバ装置のコントロールレ
バーを操作して移動させ、前記プローブカード13の針
状接触子13aを被測定用ウェハにおけるチップ上の電
極パッドに接触させればよく、この状態でウェハテスト
が実施される。
Then, the linear head is moved by operating the control lever of the blower device, and the needle-like contacts 13a of the probe card 13 are brought into contact with the electrode pads on the chips of the wafer to be measured.In this state, the wafer test is performed. will be implemented.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかるに、上述したようにファイナルテスト用テストヘ
ッドとウェハテスト用テストヘッドとの二種類のテスト
ヘッドを使用するということは、各テストヘッドに使用
される周辺回路基板3,12はそれぞれ同等の機能を備
えているにも係わらず、各テストヘッドに適合するよう
に二種類製造しなければならない、このため、製造コス
トが高くなり、しかも、製造時間が多くかかるという問
題があった。
However, as mentioned above, using two types of test heads, the test head for final testing and the test head for wafer testing, means that the peripheral circuit boards 3 and 12 used for each test head have equivalent functions. Even though it is equipped with the above, two types have to be manufactured to fit each test head, which raises the problem of high manufacturing cost and long manufacturing time.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に係る半導体装置用テストヘッドは、半導体ウェ
ハ用テストヘッド本体における半導体ウェハ用接触子が
装着される端子部に、この端子部に接続されかつ半導体
装置のリードが嵌挿される接触子を備えた半導体装置テ
スト用ソケットを装着したものである。
A semiconductor device test head according to the present invention includes a terminal portion of a semiconductor wafer test head main body to which a semiconductor wafer contact is attached, and a contact that is connected to the terminal portion and into which a lead of a semiconductor device is inserted. It is equipped with a socket for testing semiconductor devices.

〔作 用〕[For production]

本発明に係る半導体装置用テストヘッドは、半導体ウェ
ハ用テストヘッド本体に半導体装置テスト用ソケットを
装着することによって半導体装置をテストすることがで
き、半導体装置テスト用ソケットの代わりに半導体ウェ
ハ用接触子を半導体ウェハ用テストヘッド本体に装着す
ることによって、半導体ウェハをもテストすることがで
きるから、半導体ウェハ用テストヘッド本体を半導体ウ
ェハ用テストヘッドと半導体装置用テストヘッドとの両
テストヘッドに使用することができる。
The semiconductor device test head according to the present invention can test a semiconductor device by attaching a semiconductor device test socket to the semiconductor wafer test head body, and the semiconductor wafer contact can be used instead of the semiconductor device test socket. By attaching this to the semiconductor wafer test head body, semiconductor wafers can also be tested, so the semiconductor wafer test head body can be used as both the semiconductor wafer test head and the semiconductor device test head. be able to.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図ないし第4図によって
詳細に説明する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to FIGS. 1 to 4.

第1図は本発明に係る半導体装置用テストヘッドを示す
斜視図、第2図は同じく半導体装置用テストヘッドの平
面図、第3図は同じく半導体装置用テストヘッドの断面
図、第4図は要部を拡大して示す斜視図である。これら
の図において前記第5図および第6図で説明したものと
同一もしくは同等部材については同一符号を付し、ここ
において詳細な説明は省略する。これらの図において、
21はテストボックス本体で、このテストボックス本体
21内にはウェハテスト基板12を支持するための支持
棒21aがウェハテスト基板12の透孔15と対応する
位置に立設されており、また、このボックス本体1の外
側部にはテスター(図示せず)のケーブルが接続される
コネクタ22が取付けられている。23はウェハテスト
基板12上にIC用ソケット7を装着させるためのIC
サンプルカードで、このLCサンプルカード23の下部
には、第4図に示すように、ウェハテスト基板12のプ
ローブカード接続用ピン穴12aに挿通されるピン23
aが突設され、かつ上部には前記ピン23aに接続され
た親ソケット5が配設されている。24は前記テストボ
ックス本体21の上部を閉塞する上蓋で、この上M24
には前記親ソケット4が臨む開口部(図示せず)が設け
られ、テストボックス本体21上に固定されている。な
お、25はウェハテスト基Fi12のコネクタ14と前
記テストボックス本体21のコネクタ22とを接続する
ためのケーブル、26はテストボックス21のコネクタ
22とテスター(図示せず)とを接続するためのケーブ
ルである。この半導体装置用テストヘッドを組立てるに
は、先ず、テストボックス本体21内にウェハテスト基
板12を装着させる。
FIG. 1 is a perspective view showing a test head for semiconductor devices according to the present invention, FIG. 2 is a plan view of the test head for semiconductor devices, FIG. 3 is a sectional view of the test head for semiconductor devices, and FIG. 4 is a cross-sectional view of the test head for semiconductor devices. It is a perspective view which expands and shows a principal part. In these figures, the same or equivalent members as those explained in FIGS. 5 and 6 are given the same reference numerals, and detailed explanations will be omitted here. In these figures,
Reference numeral 21 denotes a test box body, and within this test box body 21, a support rod 21a for supporting the wafer test substrate 12 is provided upright at a position corresponding to the through hole 15 of the wafer test substrate 12. A connector 22 to which a cable of a tester (not shown) is connected is attached to the outside of the box body 1. 23 is an IC for mounting the IC socket 7 on the wafer test board 12;
As shown in FIG. 4, a pin 23 is inserted into the probe card connection pin hole 12a of the wafer test board 12 at the bottom of the sample card 23.
A is provided in a protruding manner, and a parent socket 5 connected to the pin 23a is provided on the upper part. 24 is an upper lid that closes the upper part of the test box main body 21;
is provided with an opening (not shown) through which the parent socket 4 faces, and is fixed on the test box body 21. Note that 25 is a cable for connecting the connector 14 of the wafer test board Fi12 and the connector 22 of the test box main body 21, and 26 is a cable for connecting the connector 22 of the test box 21 and a tester (not shown). It is. To assemble this semiconductor device test head, first, the wafer test substrate 12 is mounted inside the test box body 21.

ウェハテスト基板12を装着させるにあたっては、ウェ
ハテスト基板12のコネクタ14とテストボックス本体
21のコネクタ22とをケーブル25によって接続し、
ウェハテスト基板12の透孔15内に支持棒21aを挿
通させた状態で支持棒21aとウェハテスト基板12と
をねし止めする。次いで、前記ウェハテスト基板12上
にプローブカードの代わりにICサンプルカード23を
装着させる。そして、上蓋24にIC用ソケット7の支
持用金属板8をねじ止めし、このIC用ソケット7を、
その接触子(図示せず)を親ソケット4に嵌挿させるこ
とによって親ソケット5に装着させ、上蓋24をテスト
ボックス本体21に固定させる。
When installing the wafer test board 12, connect the connector 14 of the wafer test board 12 and the connector 22 of the test box main body 21 with the cable 25,
With the support rod 21a inserted into the through hole 15 of the wafer test substrate 12, the support rod 21a and the wafer test substrate 12 are screwed together. Next, an IC sample card 23 is mounted on the wafer test board 12 instead of the probe card. Then, the supporting metal plate 8 of the IC socket 7 is screwed to the upper lid 24, and this IC socket 7 is
The contact (not shown) is inserted into the parent socket 4 to be attached to the parent socket 5, and the top cover 24 is fixed to the test box body 21.

このようにして組立てられた半導体装置用テストヘッド
を使用してIC等のファイナルテストを実施するには、
テストボックス本体21のコネクタ22とテスターとを
ケーブル26によって接続し、次いで、このテストボッ
クス本体21をハンドラー(図示せず)のテーブル上に
載置させればよい。また、ウェハテストを実施する場合
には、上述したテストヘッドから上M24を取り外すこ
とによってIC用ソケット7を取り外し、テストボック
ス本体21からウェハテスト基板12を取り外す。そし
て、このウェハテスト基板12からICサンプルカード
23をも取り外した状態で、このウェハテスト基板12
をプローバ装置のリニアヘッドに載せ、透孔15内に押
通させたねじ部材によってリニアヘッドに固定する0次
いで、このウェハテスト基板12のピン穴12aにプロ
ーブカードを装着させ、コネクタ14とテスターとをケ
ーブルによって接続する。この状態でウェハテストを実
施することができる。
In order to carry out the final test of IC etc. using the semiconductor device test head assembled in this way,
The connector 22 of the test box body 21 and the tester may be connected by the cable 26, and then the test box body 21 may be placed on the table of a handler (not shown). Further, when performing a wafer test, the IC socket 7 is removed by removing the upper M24 from the above-mentioned test head, and the wafer test board 12 is removed from the test box body 21. Then, with the IC sample card 23 also removed from this wafer test board 12, this wafer test board 12 is
Place the probe card on the linear head of the prober device and fix it to the linear head with the screw member pushed through the through hole 15.Next, the probe card is attached to the pin hole 12a of this wafer test board 12, and the connector 14 and the tester are connected. Connect by cable. A wafer test can be performed in this state.

したがって、ウェハテスト基板12にICサンプルカー
ド23およびIC用ソケット7を装着することによって
半導体装置をテストすることができ、IC用ソケット7
の代わりにプローブカードをウェハテスト基板12に装
着することによって、半導体ウェハをもテストすること
ができるから、ウェハテスト基板12を半導体装置用テ
ストヘッドと半導体ウェハ用テストヘッドとの両テスト
ヘッドに使用することができる。
Therefore, by attaching the IC sample card 23 and the IC socket 7 to the wafer test board 12, a semiconductor device can be tested.
By attaching a probe card to the wafer test board 12 instead, semiconductor wafers can also be tested, so the wafer test board 12 can be used as both a test head for semiconductor devices and a test head for semiconductor wafers. can do.

なお、本実施例ではIC用ソケット7および親ソケット
5にDIPタイプの半導体装置が装着される形式のもの
を使用したが、本発明はこのような限定にとられれるこ
となく、例えば、sop。
In this embodiment, a type in which a DIP type semiconductor device is mounted in the IC socket 7 and the parent socket 5 is used, but the present invention is not limited to such a limitation.

SILタイプの半導体装置が装着される形式のソケット
を使用してもよい。また、各コネクタ14゜22はアン
フェノールタイプのものを使用したが、フラットタイプ
等の他のコネクタを使用してもよい。さらにまた、ウェ
ハテスト基板12およびICサンプルカード23はエポ
キシ樹脂、あるいは、セラミック等の材料によって形成
することができ、どのような材料によって形成しても同
等の効果が得られる。
A socket to which a SIL type semiconductor device can be mounted may also be used. Further, although amphenol type connectors are used for each connector 14 and 22, other connectors such as a flat type may also be used. Furthermore, the wafer test board 12 and the IC sample card 23 can be made of a material such as epoxy resin or ceramic, and the same effect can be obtained no matter what material they are made of.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明に係る半導体装置用テストヘ
ッドは、半導体ウェハ用テストヘッド本体における半導
体ウェハ用接触子が装着される端子部に、この端子部に
接続されかつ半導体装置のリードが嵌挿される接触子を
備えた半導体装置テスト用ソケットを装着したため、半
導体ウェハ用テストヘッド本体に半導体装置テスト用ソ
ケットを装着することによって半導体装置をテストする
ことができ、半導体装置テスト用ソケットの代わりに半
導体ウェハ用接触子を半導体ウェハ用テストヘッド本体
に装着することによって、半導体ウェハをもテストする
ことができるから、半導体ウェハ用テストヘッド本体を
半導体ウェハ用テストヘッドと半導体装置用テストヘッ
ドとの両テストヘッドに使用することができる。したが
って、半導体ウェハ用テストヘッド本体一種類のみを製
造するだけで半導体装置および半導体ウェハをテストす
ることができるから、製造コストを低く抑えることがで
き、製造時間を短縮することができる。
As explained above, the test head for semiconductor devices according to the present invention has the terminal portion of the main body of the test head for semiconductor wafers to which the semiconductor wafer contacts are attached, and the leads of the semiconductor device connected to the terminal portions and inserted into the terminal portions. Since the socket for semiconductor device testing is equipped with a contactor that can be used for semiconductor wafers, it is possible to test semiconductor devices by attaching the socket for semiconductor device testing to the main body of the test head for semiconductor wafers. By attaching the wafer contact to the semiconductor wafer test head body, semiconductor wafers can also be tested, so the semiconductor wafer test head body can be used for both semiconductor wafer test head and semiconductor device test head. It can be used for the head. Therefore, semiconductor devices and semiconductor wafers can be tested by manufacturing only one type of semiconductor wafer test head body, so manufacturing costs can be kept low and manufacturing time can be shortened.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る半導体装置用テストヘッドを示す
斜視図、第2図は同じく半導体装置用テストヘッドの平
面図、第3図は同じ(半導体装置用テストヘッドの断面
図、第4図は要部を拡大して示す斜視図、第5図は半導
体装置をテストする際に使用される従来のテストヘッド
を示す斜視図、第6図は半導体ウェハをテストする際に
使用される従来のテストヘッドを示す平面図である。 5・・・・親ソケット、7・・・・IC用ソケット、1
2・・・・ウェハテスト基板、12a−9・・ビン穴、
21.、、。 テストボックス本体、23・・・・ICサンプルカード
、23a・・・・ピン・
FIG. 1 is a perspective view showing a test head for a semiconductor device according to the present invention, FIG. 2 is a plan view of the test head for a semiconductor device, and FIG. 3 is a cross-sectional view of the test head for a semiconductor device. 5 is a perspective view showing a conventional test head used when testing semiconductor devices. FIG. 6 is a perspective view showing a conventional test head used when testing semiconductor wafers. It is a top view showing a test head. 5... Parent socket, 7... IC socket, 1
2...Wafer test board, 12a-9...Bin hole,
21. ,,. Test box body, 23...IC sample card, 23a...pin...

Claims (1)

【特許請求の範囲】[Claims] 半導体ウェハ用テストヘッド本体における半導体ウェハ
用接触子が装着される端子部に、この端子部に接続され
かつ半導体装置のリードが嵌挿される接触子を備えた半
導体装置テスト用ソケットを装着したことを特徴とする
半導体装置用テストヘッド。
It is confirmed that a semiconductor device test socket equipped with a contact that is connected to this terminal portion and into which a semiconductor device lead is inserted is attached to the terminal portion of the semiconductor wafer test head body into which the semiconductor wafer contact is attached. Characteristic test head for semiconductor devices.
JP1044314A 1989-02-23 1989-02-23 Test head for semiconductor device Pending JPH02222555A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1044314A JPH02222555A (en) 1989-02-23 1989-02-23 Test head for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1044314A JPH02222555A (en) 1989-02-23 1989-02-23 Test head for semiconductor device

Publications (1)

Publication Number Publication Date
JPH02222555A true JPH02222555A (en) 1990-09-05

Family

ID=12688026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1044314A Pending JPH02222555A (en) 1989-02-23 1989-02-23 Test head for semiconductor device

Country Status (1)

Country Link
JP (1) JPH02222555A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728339A (en) * 1980-07-29 1982-02-16 Nec Corp Probe card
JPS626653A (en) * 1985-07-03 1987-01-13 Nisshin Flour Milling Co Ltd Production of soy-like seasoning
JPS63211642A (en) * 1987-02-26 1988-09-02 Mitsubishi Electric Corp Apparatus for testing semiconductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728339A (en) * 1980-07-29 1982-02-16 Nec Corp Probe card
JPS626653A (en) * 1985-07-03 1987-01-13 Nisshin Flour Milling Co Ltd Production of soy-like seasoning
JPS63211642A (en) * 1987-02-26 1988-09-02 Mitsubishi Electric Corp Apparatus for testing semiconductor

Similar Documents

Publication Publication Date Title
KR101411565B1 (en) Apparatus and method for testing a singulated die
KR100221951B1 (en) Test part of ic handler
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
JP3388307B2 (en) Probe card and method for assembling the same
EP0746772A1 (en) Reusable die carrier for burn-in and burn-in process
KR20010030486A (en) Method of manufacturing for semiconductor device
KR20100069300A (en) Probe card, and apparatus and method for testing semiconductor device
GB2388969A (en) Electronic testing
JP2737774B2 (en) Wafer tester
US7352197B1 (en) Octal/quad site docking compatibility for package test handler
US7023227B1 (en) Apparatus for socketing and testing integrated circuits and methods of operating the same
JPH0566243A (en) Jig for lsi evaluation
US20260140140A1 (en) Apparatus and a method for testing an electronic device
US6888158B2 (en) Bare chip carrier and method for manufacturing semiconductor device using the bare chip carrier
JPH03102848A (en) Aging method of semiconductor device
JPH0611541A (en) Burn-in socket
JPS63211642A (en) Apparatus for testing semiconductor
JPH0224346B2 (en)
JPS626653B2 (en)
JPH0441342Y2 (en)
JPS6286836A (en) Probe card
JP2025178704A (en) Electrical connection device, GND terminal contact member, and housing member
JPS6286739A (en) Probe card
CN122072284A (en) Equipment and methods for testing electronic devices
KR100220916B1 (en) Socket for testing semiconductor chip