JPH02222569A - Lead frame, semiconductor device and manufacture thereof - Google Patents
Lead frame, semiconductor device and manufacture thereofInfo
- Publication number
- JPH02222569A JPH02222569A JP1044307A JP4430789A JPH02222569A JP H02222569 A JPH02222569 A JP H02222569A JP 1044307 A JP1044307 A JP 1044307A JP 4430789 A JP4430789 A JP 4430789A JP H02222569 A JPH02222569 A JP H02222569A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- lead terminals
- lead frame
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、樹脂封止型の半導体装置、特にリード端子
の位置が動かない安定した構造を有するリードフレーム
と、そのリードフレームを使用した半導体装置及びその
製造方法に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to resin-sealed semiconductor devices, particularly lead frames having a stable structure in which lead terminals do not move, and semiconductors using the lead frames. The present invention relates to a device and a method for manufacturing the same.
第7図は従来のリードフレームを使用した半導体装置を
示す平面図であり、図において、11はリードフレーム
の半導体素子載置用のダイパッド、12はリード端子、
22はこのリード端子12の位置が動かないように固定
するためのポリイミドテープ、3は半導体素子、4はグ
イボンド材であり、上記半導体素子3とダイパッド11
とを接着させている。FIG. 7 is a plan view showing a semiconductor device using a conventional lead frame. In the figure, 11 is a die pad for mounting a semiconductor element on the lead frame, 12 is a lead terminal,
22 is a polyimide tape for fixing the lead terminal 12 so that its position does not move, 3 is a semiconductor element, and 4 is a Guibond material, which connects the semiconductor element 3 and die pad 11.
and are glued together.
5は金線で、半導体素子3上に設けた電極31とリード
端子12とを結線している。第8図は第7図の■−■線
の断面図である。A gold wire 5 connects the electrode 31 provided on the semiconductor element 3 and the lead terminal 12. FIG. 8 is a sectional view taken along the line ■--■ in FIG. 7.
次に作用について説明する。近年、半導体素子3が高集
積化され、それと同時に内部配線の設計ルールが微細化
されるに従い、半導体素子3と外部との信号のやりとり
が行われる電極3■の数が増加し、半導体素子3の周辺
にぎっしりと電極3!が配列されるようになる。さらに
、これに伴いリード端子12の数も増加し、その幅及び
厚み共に微細化されたリード端子!2が使用されている
。そして、このリードフレームは加工限界付近で製造さ
れた結果実用化されているものであるが、逆にリード端
子12の機械的強度も著しく悪くなっており、わずかな
外力が加わっても変形が発生しやすく、リード端子12
同士が接触したり、ダイパッド11に対して段差のばら
つきが生じることがあった。これらの不具合を未然に防
ぐなめ、耐熱性に優れた絶縁性樹脂であるポリイミド(
KAPTON >に接着材を付けたポリイミドテープ2
2をリード端子12上に貼ることにより対応してきた。Next, the effect will be explained. In recent years, as semiconductor elements 3 have become highly integrated and at the same time the design rules for internal wiring have become finer, the number of electrodes 3 through which signals are exchanged between the semiconductor element 3 and the outside has increased. Electrodes 3 are tightly packed around the area! will be arranged. Furthermore, along with this, the number of lead terminals 12 has increased, and both the width and thickness of the lead terminals have been miniaturized! 2 is used. Although this lead frame has been put into practical use as a result of being manufactured near the processing limit, the mechanical strength of the lead terminals 12 has deteriorated significantly, and deformation occurs even when a slight external force is applied. Easy to connect, lead terminal 12
They may come into contact with each other, or there may be variations in the level difference with respect to the die pad 11. To prevent these problems, we use polyimide (an insulating resin with excellent heat resistance).
Polyimide tape 2 with adhesive attached to KAPTON
2 on the lead terminal 12.
即ち、このポリイミドテープ22をリード端子12に貼
り付けることにより、リードフレームの搬送が容易にな
り、金線5をリード端子I2に接合させる時にもリード
端子12が固定され、安定した状態であり接合が出来、
また樹脂封止時において、流入する樹脂によりリード端
子12が移動して短絡することもなくなる。That is, by attaching this polyimide tape 22 to the lead terminal 12, the lead frame can be easily transported, and even when the gold wire 5 is bonded to the lead terminal I2, the lead terminal 12 is fixed and the bond is in a stable state. is possible,
Furthermore, during resin sealing, the lead terminals 12 are prevented from moving due to the inflowing resin and causing a short circuit.
従来のリードフレームを使用した半導体装置は以上のよ
うに構成されており、ポリイミドテープ22を貼る際に
400℃程度にリードフレームを昇温する必要があるた
め、テープ貼り作業の高速化が難しく、また半導体素子
3がグイ付された後であれば、半導体素子3への熱衝撃
が避けられず、半導体素子3の信頼性を低下させる。さ
らにポリイミドテープ22を貼るための治工具コストが
高いために、多様なフレームパターンに対してのテープ
貼りの場所、形状、寸法等の自由度が少なかった。A semiconductor device using a conventional lead frame is constructed as described above, and it is necessary to heat the lead frame to about 400°C when applying the polyimide tape 22, which makes it difficult to speed up the tape application process. Moreover, after the semiconductor element 3 is attached, thermal shock to the semiconductor element 3 is unavoidable, reducing the reliability of the semiconductor element 3. Furthermore, since the cost of jigs and tools for applying the polyimide tape 22 is high, there is little freedom in terms of location, shape, size, etc., for applying the tape to various frame patterns.
そして最大の欠点は、リード端子12の上面を貼り付け
るだけで、リード端子間に充填されて強固に段差を矯正
する働きがないことであった。The biggest drawback is that simply pasting the top surface of the lead terminals 12 does not fill the space between the lead terminals and firmly correct the level difference.
この発明は上記のような問題点を解消するためになされ
たもので、リード端子間の絶縁分離及び段差の矯正が確
実に行われるとともに、その製作工程においても、低温
プロセス(200℃程度)が可能であり、リード端子を
絶縁分離する治工具も従来の10分の1のコストで済む
リードフレーム及びそれを使用した半導体装置、そして
その製造方法を提供することを目的とする。This invention was made to solve the above-mentioned problems, and it not only ensures insulation separation between lead terminals and corrects steps, but also enables low-temperature process (approximately 200°C) to be performed in the manufacturing process. It is an object of the present invention to provide a lead frame, a semiconductor device using the same, and a manufacturing method thereof, in which the cost of a jig and tool for insulating and separating lead terminals is one-tenth that of a conventional one.
■この出願のリードフレームの発明は、複数のリード端
子の一面よりリード端子の側面間にわたり、その少なく
とも一部に絶縁性樹脂を充填して、硬化固定させたもの
である。(2) The invention of the lead frame of this application is such that at least a portion of the lead frame is filled with an insulating resin from one side of a plurality of lead terminals to the side surfaces of the lead terminals, and is hardened and fixed.
■また、この出願の半導体装置の発明は、上記の絶縁性
樹脂により固定されているリードフレームと、そのリー
ドフレームのダイパッドに載置固定されている半導体素
子とが、金属細線により電気的に結線され、全体を封止
樹脂によりパッケージングされたものである。■Furthermore, in the semiconductor device invention of this application, the lead frame fixed by the above-mentioned insulating resin and the semiconductor element mounted and fixed on the die pad of the lead frame are electrically connected by thin metal wires. The entire device was packaged with sealing resin.
■この出願の半導体装置の製造方法は、複数のリード端
子を磁力または押え治工具等の固定手段を用いてその段
差を修正しつつ固定し、その状態で上記リード端子の一
方上面よりリード端子側面間にわたり絶縁性樹脂を充填
して硬化させるものである。■The method for manufacturing a semiconductor device of this application is to fix a plurality of lead terminals while correcting their steps using magnetic force or a fixing means such as a holding jig, and in this state, from one top surface of the lead terminal to the side surface of the lead terminal. The insulating resin is filled and cured over a period of time.
この出願のリードフレーム及びこれを使用する半導体装
置の発明において、絶縁性樹脂を充填することにより、
リードフレーム端子間の絶縁分離及び相互の固定がしっ
かりと行われる。またリード端子間の段差の矯正も確実
に行われる。さらにワイヤボンド後における金属細線の
断線の心配もない。In the invention of the lead frame and the semiconductor device using the lead frame of this application, by filling with insulating resin,
Insulation separation between lead frame terminals and mutual fixation are securely performed. Furthermore, the level difference between the lead terminals can be reliably corrected. Furthermore, there is no need to worry about breakage of the thin metal wire after wire bonding.
また、上記絶縁性樹脂は、安価で加工性に優れ、低温プ
ロセスで硬化するので、取り扱いが容易である。Furthermore, the insulating resin is inexpensive, has excellent processability, and is easy to handle because it hardens in a low-temperature process.
一方、本出願の半導体装置の製造方法は、段差にばらつ
きがあるリード端子を平坦面上に揃うように固定した後
、絶縁性樹脂を充填硬化させるもので、上記段差を簡便
な手段で矯正することができる。On the other hand, the method for manufacturing a semiconductor device of the present application involves fixing lead terminals with uneven steps so that they are aligned on a flat surface, and then filling and hardening the insulating resin, which corrects the steps by a simple means. be able to.
第1図は本発明の一実施例に係るリードフレームを使用
した半導体装置を示す平面図、第2図は第1図■−■線
断面図である0図において、3は半導体素子、4はグイ
ボンド材、5は金属細線(金線)、!lはダイパッド、
12はリード端子、21は絶縁性樹脂であり、上記リー
ド端子12の上面部分からリード端子間にかけて充填さ
れ、絶縁分離の役割を果すとともに、リード端子間のば
らつきを防止するものである。FIG. 1 is a plan view showing a semiconductor device using a lead frame according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along the line ■-■ in FIG. Guibond material, 5 is thin metal wire (gold wire),! l is die pad,
12 is a lead terminal, and 21 is an insulating resin, which is filled from the upper surface of the lead terminal 12 to between the lead terminals to play the role of insulation separation and to prevent variations between the lead terminals.
次に製造工程について説明する。Next, the manufacturing process will be explained.
■まず、絶縁性樹脂21の充填方法について説明する。(1) First, a method of filling the insulating resin 21 will be explained.
充填は常温で行われ、樹脂の幅及びリード端子の形状に
応じた金型を準備設置し、樹脂を加圧または自重降下に
より供給する。この時、供給する絶縁性樹脂量により、
リード端子12の反対側(図では裏面側)を覆いつくさ
ないようにする。Filling is carried out at room temperature. A mold corresponding to the width of the resin and the shape of the lead terminal is prepared and installed, and the resin is supplied under pressure or by falling under its own weight. At this time, depending on the amount of insulating resin supplied,
Do not completely cover the opposite side of the lead terminal 12 (back side in the figure).
なお、上記樹脂充填時に使用される金型は、従来の貼付
治工具の10分の1のコストで製作可能である。Note that the mold used for resin filling can be manufactured at one-tenth the cost of conventional pasting jigs and tools.
■次に、リードフレームの種類(パターン化の製造法に
よる分類)別による樹脂硬化方法について説明する。(2) Next, resin curing methods for each type of lead frame (classified by patterning manufacturing method) will be explained.
(イ)第3図はエツチング法で製造されたり一ドフレー
ムにおける樹脂付着状態を示す拡大平面図であり、第4
図はその断面図である。エツチング法で製作されたリー
ド端子12aの断面形状は、凹状の側面を持ち、段差の
ばらつきが発生しにくい、従って、使用する絶縁性樹脂
21は、弾性率にとられれることがなく、シリコーン樹
脂又はエポキシ樹脂等が適当である。そして、樹脂硬化
時の温度は200℃で、平坦面においた状態で硬化させ
る。(a) Figure 3 is an enlarged plan view showing the state of resin adhesion on a frame manufactured by the etching method.
The figure is a sectional view thereof. The cross-sectional shape of the lead terminal 12a manufactured by the etching method has a concave side surface, and unevenness in steps is unlikely to occur. Therefore, the insulating resin 21 used is not influenced by the elastic modulus, and is made of silicone resin. Or epoxy resin etc. are suitable. Then, the resin is cured at a temperature of 200° C. while being placed on a flat surface.
(ロ)第5図はパンチング法で製造されたリードフレー
ムのリード端子の断面図であり、このリード端子12b
の断面は、直線に切断された側面を持つが、リード端子
12bに切断の際の応力が残り、段差・ばらつきが発生
しやすい。(b) FIG. 5 is a cross-sectional view of a lead terminal of a lead frame manufactured by the punching method, and this lead terminal 12b
Although the cross section of the lead terminal 12b has a side surface cut straight, stress from cutting remains on the lead terminal 12b, and steps and variations are likely to occur.
従って、上記段差を是正するため低弾性の絶縁性樹脂、
例えばシリカ含有率の低いエポキシ樹脂などが使用され
る。硬化時の温度は200℃程度で、第6図に示すよう
に、磁気コイル6で固定した状態で硬化させると、段差
のばらつきが矯正される。また、上記説明では、磁気コ
イル6によりリード端子12bを固定したものを示した
が、リード端子12bを上下より押える治工具を使用し
ても同様の効果が得られる。Therefore, in order to correct the above-mentioned level difference, insulating resin with low elasticity,
For example, an epoxy resin with a low silica content is used. The temperature at the time of curing is about 200° C., and as shown in FIG. 6, by curing while fixed with a magnetic coil 6, unevenness in level difference can be corrected. Further, in the above description, the lead terminal 12b is fixed by the magnetic coil 6, but the same effect can be obtained by using a tool that presses the lead terminal 12b from above and below.
■さらに、上記リードフレームのリード端子12とグイ
ボンドされた半導体素子3とを金属細線5によりワイヤ
ボンドする際、リード端子12の段差が矯正されている
ため、リード端子12から金線5へ外力が働いて、金線
5を変形させる不具合も生じない。■Furthermore, when wire-bonding the lead terminals 12 of the lead frame and the semiconductor element 3 that have been bonded to each other using the thin metal wires 5, the step of the lead terminals 12 is corrected, so that no external force is applied from the lead terminals 12 to the gold wires 5. There is no problem of deformation of the gold wire 5 due to working.
■なお、上記絶縁性樹脂12の弾性率は、!、0〜20
.OX 10”dyn/a/であれば段差の矯正のため
に有効となるだろう。■The elastic modulus of the insulating resin 12 is! , 0-20
.. OX 10”dyn/a/ would be effective for correcting the level difference.
この出願のリードフレームの発明においては、絶縁性樹
脂をリード端子間に充填したので、リード端子間の絶縁
分離及び相互の固定がしっかり行われ、リード端子間の
段差の矯正も確実に達成される。また、このリードフレ
ームを使用した半導体装置においては、リード端子間の
段差の矯正が確実に行われているので、金属細線の断線
等のない信頼性のあるものが得られる。In the lead frame invention of this application, since the insulating resin is filled between the lead terminals, the insulation separation and mutual fixation of the lead terminals are firmly performed, and the level difference between the lead terminals is also reliably corrected. . Further, in a semiconductor device using this lead frame, since the level difference between the lead terminals is reliably corrected, a reliable device without breakage of thin metal wires etc. can be obtained.
また、この出願の製造方法によれば、絶縁性樹脂を使用
するので、低温プロセスにより製造工程の高速化が図ら
れるとともに、多様なリードフレームパターンに対して
安価で、しかも樹脂の塗布位置・寸法等を自由に設定で
き、信頼性の高い半導体装置を安価・簡便な方法で提供
できる効果がある。In addition, according to the manufacturing method of this application, since an insulating resin is used, the manufacturing process can be sped up by a low-temperature process, and it is inexpensive for various lead frame patterns. etc. can be set freely, and has the effect of providing a highly reliable semiconductor device in an inexpensive and simple manner.
第1図はこの発明の一実施例によるリードフレームを使
用した半導体装置の平面図、第2図は第1図の■−■線
の断面図、第3図はエツチング法で製造されたリード端
子の拡大断面図であり、第4図は第3図の側面図、第5
図はパンチング法で製造されたリード端子の断面図、第
6図はリード端子の固定状態を示した断面図、第7図は
従来のリードフレームを使用した半導体装置の平面図、
第8図は第7図の■−■線の断面図である。
図中、3は半導体素子、4はグイボンド材、5は金属細
線、11はダイパッド、12.12a、 12bはリー
ド端子、21は絶縁性樹脂、31は電極、6は磁気コイ
ルである。
なお、図中同一符号は同−又は相当部分を示す。FIG. 1 is a plan view of a semiconductor device using a lead frame according to an embodiment of the present invention, FIG. 2 is a sectional view taken along the line ■-■ in FIG. 1, and FIG. 3 is a lead terminal manufactured by an etching method. FIG. 4 is a side view of FIG. 3, and FIG. 5 is an enlarged sectional view of FIG.
The figure is a cross-sectional view of a lead terminal manufactured by the punching method, FIG. 6 is a cross-sectional view showing a fixed state of the lead terminal, and FIG. 7 is a plan view of a semiconductor device using a conventional lead frame.
FIG. 8 is a sectional view taken along the line ■--■ in FIG. 7. In the figure, 3 is a semiconductor element, 4 is a Guibond material, 5 is a thin metal wire, 11 is a die pad, 12, 12a, 12b are lead terminals, 21 is an insulating resin, 31 is an electrode, and 6 is a magnetic coil. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (3)
側面間にわたり、その少なくとも一部に絶縁性樹脂が充
填されていることを特徴とするリードフレーム。(1) A lead frame characterized in that at least a portion of a plurality of lead terminals is filled with an insulating resin from an upper surface to a side surface of the lead terminals.
フレームのダイパッドに載置固定されている半導体素子
とが、金属細線により電気的に結線され、全体を封止樹
脂によりパッケージングされた半導体装置。(2) A semiconductor in which the lead frame according to claim 1 and a semiconductor element placed and fixed on a die pad of this lead frame are electrically connected by thin metal wires, and the whole is packaged with a sealing resin. Device.
定手段を用いてその段差を修正しつつ固定し、その状態
で上記リード端子の一方上面よりリード端子側面間にわ
たり絶縁性樹脂を充填し硬化させたことを特徴とする半
導体装置の製造方法。(3) Fix the plurality of lead terminals using magnetic force or fixing means such as a holding jig while correcting the level difference, and in this state, fill insulating resin from one top surface of the lead terminals to the side surface of the lead terminals. A method for manufacturing a semiconductor device, characterized in that it is cured.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044307A JPH02222569A (en) | 1989-02-23 | 1989-02-23 | Lead frame, semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044307A JPH02222569A (en) | 1989-02-23 | 1989-02-23 | Lead frame, semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222569A true JPH02222569A (en) | 1990-09-05 |
Family
ID=12687837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1044307A Pending JPH02222569A (en) | 1989-02-23 | 1989-02-23 | Lead frame, semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02222569A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969597A (en) * | 1995-08-30 | 1997-03-11 | Nec Corp | Lead frame |
| EP0747942A3 (en) * | 1995-05-02 | 1998-07-29 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
-
1989
- 1989-02-23 JP JP1044307A patent/JPH02222569A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747942A3 (en) * | 1995-05-02 | 1998-07-29 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
| US5891377A (en) * | 1995-05-02 | 1999-04-06 | Texas Instruments Incorporated | Dambarless leadframe for molded component encapsulation |
| JPH0969597A (en) * | 1995-08-30 | 1997-03-11 | Nec Corp | Lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050205973A1 (en) | Board-on-chip packages | |
| US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
| JPH0777228B2 (en) | Tape carrier | |
| US20250183135A1 (en) | Lead stabilization in semiconductor packages | |
| JPH0582977B2 (en) | ||
| JPH04363031A (en) | Semiconductor device | |
| JPH02222569A (en) | Lead frame, semiconductor device and manufacture thereof | |
| JP2634249B2 (en) | Semiconductor integrated circuit module | |
| JP3670371B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0344040A (en) | Semiconductor device and its manufacture | |
| JP2589520B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP3847432B2 (en) | Resin-encapsulated semiconductor device and manufacturing method thereof | |
| JP2954108B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2570123B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH1079401A (en) | Semiconductor device and manufacturing method thereof | |
| KR100348862B1 (en) | Method for fabricating Semiconductor package | |
| JPH08288324A (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| JPS59145534A (en) | Method for sealing of semiconductor device | |
| JP2564595B2 (en) | Method for manufacturing semiconductor device | |
| JPH09237864A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JPS63232360A (en) | Semiconductor device and manufacture thereof | |
| JPH1174400A (en) | Bga type semiconductor device and manufacture therefor | |
| JPH08340074A (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| JPH0346358A (en) | Resin-sealed semiconductor device and manufacture thereof | |
| JPH0547835A (en) | Semiconductor device mounting structure |