JPH02222569A - リードフレーム，半導体装置及びその製造方法 - Google Patents
リードフレーム，半導体装置及びその製造方法Info
- Publication number
- JPH02222569A JPH02222569A JP1044307A JP4430789A JPH02222569A JP H02222569 A JPH02222569 A JP H02222569A JP 1044307 A JP1044307 A JP 1044307A JP 4430789 A JP4430789 A JP 4430789A JP H02222569 A JPH02222569 A JP H02222569A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- lead terminals
- lead frame
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、樹脂封止型の半導体装置、特にリード端子
の位置が動かない安定した構造を有するリードフレーム
と、そのリードフレームを使用した半導体装置及びその
製造方法に関するものである。
の位置が動かない安定した構造を有するリードフレーム
と、そのリードフレームを使用した半導体装置及びその
製造方法に関するものである。
第７図は従来のリードフレームを使用した半導体装置を
示す平面図であり、図において、１１はリードフレーム
の半導体素子載置用のダイパッド、１２はリード端子、
２２はこのリード端子１２の位置が動かないように固定
するためのポリイミドテープ、３は半導体素子、４はグ
イボンド材であり、上記半導体素子３とダイパッド１１
とを接着させている。
示す平面図であり、図において、１１はリードフレーム
の半導体素子載置用のダイパッド、１２はリード端子、
２２はこのリード端子１２の位置が動かないように固定
するためのポリイミドテープ、３は半導体素子、４はグ
イボンド材であり、上記半導体素子３とダイパッド１１
とを接着させている。
５は金線で、半導体素子３上に設けた電極３１とリード
端子１２とを結線している。第８図は第７図の■−■線
の断面図である。
端子１２とを結線している。第８図は第７図の■−■線
の断面図である。
次に作用について説明する。近年、半導体素子３が高集
積化され、それと同時に内部配線の設計ルールが微細化
されるに従い、半導体素子３と外部との信号のやりとり
が行われる電極３■の数が増加し、半導体素子３の周辺
にぎっしりと電極３！が配列されるようになる。さらに
、これに伴いリード端子１２の数も増加し、その幅及び
厚み共に微細化されたリード端子！２が使用されている
。そして、このリードフレームは加工限界付近で製造さ
れた結果実用化されているものであるが、逆にリード端
子１２の機械的強度も著しく悪くなっており、わずかな
外力が加わっても変形が発生しやすく、リード端子１２
同士が接触したり、ダイパッド１１に対して段差のばら
つきが生じることがあった。これらの不具合を未然に防
ぐなめ、耐熱性に優れた絶縁性樹脂であるポリイミド（
ＫＡＰＴＯＮ ＞に接着材を付けたポリイミドテープ２
２をリード端子１２上に貼ることにより対応してきた。
積化され、それと同時に内部配線の設計ルールが微細化
されるに従い、半導体素子３と外部との信号のやりとり
が行われる電極３■の数が増加し、半導体素子３の周辺
にぎっしりと電極３！が配列されるようになる。さらに
、これに伴いリード端子１２の数も増加し、その幅及び
厚み共に微細化されたリード端子！２が使用されている
。そして、このリードフレームは加工限界付近で製造さ
れた結果実用化されているものであるが、逆にリード端
子１２の機械的強度も著しく悪くなっており、わずかな
外力が加わっても変形が発生しやすく、リード端子１２
同士が接触したり、ダイパッド１１に対して段差のばら
つきが生じることがあった。これらの不具合を未然に防
ぐなめ、耐熱性に優れた絶縁性樹脂であるポリイミド（
ＫＡＰＴＯＮ ＞に接着材を付けたポリイミドテープ２
２をリード端子１２上に貼ることにより対応してきた。
即ち、このポリイミドテープ２２をリード端子１２に貼
り付けることにより、リードフレームの搬送が容易にな
り、金線５をリード端子Ｉ２に接合させる時にもリード
端子１２が固定され、安定した状態であり接合が出来、
また樹脂封止時において、流入する樹脂によりリード端
子１２が移動して短絡することもなくなる。
り付けることにより、リードフレームの搬送が容易にな
り、金線５をリード端子Ｉ２に接合させる時にもリード
端子１２が固定され、安定した状態であり接合が出来、
また樹脂封止時において、流入する樹脂によりリード端
子１２が移動して短絡することもなくなる。
従来のリードフレームを使用した半導体装置は以上のよ
うに構成されており、ポリイミドテープ２２を貼る際に
４００℃程度にリードフレームを昇温する必要があるた
め、テープ貼り作業の高速化が難しく、また半導体素子
３がグイ付された後であれば、半導体素子３への熱衝撃
が避けられず、半導体素子３の信頼性を低下させる。さ
らにポリイミドテープ２２を貼るための治工具コストが
高いために、多様なフレームパターンに対してのテープ
貼りの場所、形状、寸法等の自由度が少なかった。
うに構成されており、ポリイミドテープ２２を貼る際に
４００℃程度にリードフレームを昇温する必要があるた
め、テープ貼り作業の高速化が難しく、また半導体素子
３がグイ付された後であれば、半導体素子３への熱衝撃
が避けられず、半導体素子３の信頼性を低下させる。さ
らにポリイミドテープ２２を貼るための治工具コストが
高いために、多様なフレームパターンに対してのテープ
貼りの場所、形状、寸法等の自由度が少なかった。
そして最大の欠点は、リード端子１２の上面を貼り付け
るだけで、リード端子間に充填されて強固に段差を矯正
する働きがないことであった。
るだけで、リード端子間に充填されて強固に段差を矯正
する働きがないことであった。
この発明は上記のような問題点を解消するためになされ
たもので、リード端子間の絶縁分離及び段差の矯正が確
実に行われるとともに、その製作工程においても、低温
プロセス（２００℃程度）が可能であり、リード端子を
絶縁分離する治工具も従来の１０分の１のコストで済む
リードフレーム及びそれを使用した半導体装置、そして
その製造方法を提供することを目的とする。
たもので、リード端子間の絶縁分離及び段差の矯正が確
実に行われるとともに、その製作工程においても、低温
プロセス（２００℃程度）が可能であり、リード端子を
絶縁分離する治工具も従来の１０分の１のコストで済む
リードフレーム及びそれを使用した半導体装置、そして
その製造方法を提供することを目的とする。
■この出願のリードフレームの発明は、複数のリード端
子の一面よりリード端子の側面間にわたり、その少なく
とも一部に絶縁性樹脂を充填して、硬化固定させたもの
である。
子の一面よりリード端子の側面間にわたり、その少なく
とも一部に絶縁性樹脂を充填して、硬化固定させたもの
である。
■また、この出願の半導体装置の発明は、上記の絶縁性
樹脂により固定されているリードフレームと、そのリー
ドフレームのダイパッドに載置固定されている半導体素
子とが、金属細線により電気的に結線され、全体を封止
樹脂によりパッケージングされたものである。
樹脂により固定されているリードフレームと、そのリー
ドフレームのダイパッドに載置固定されている半導体素
子とが、金属細線により電気的に結線され、全体を封止
樹脂によりパッケージングされたものである。
■この出願の半導体装置の製造方法は、複数のリード端
子を磁力または押え治工具等の固定手段を用いてその段
差を修正しつつ固定し、その状態で上記リード端子の一
方上面よりリード端子側面間にわたり絶縁性樹脂を充填
して硬化させるものである。
子を磁力または押え治工具等の固定手段を用いてその段
差を修正しつつ固定し、その状態で上記リード端子の一
方上面よりリード端子側面間にわたり絶縁性樹脂を充填
して硬化させるものである。
この出願のリードフレーム及びこれを使用する半導体装
置の発明において、絶縁性樹脂を充填することにより、
リードフレーム端子間の絶縁分離及び相互の固定がしっ
かりと行われる。またリード端子間の段差の矯正も確実
に行われる。さらにワイヤボンド後における金属細線の
断線の心配もない。
置の発明において、絶縁性樹脂を充填することにより、
リードフレーム端子間の絶縁分離及び相互の固定がしっ
かりと行われる。またリード端子間の段差の矯正も確実
に行われる。さらにワイヤボンド後における金属細線の
断線の心配もない。
また、上記絶縁性樹脂は、安価で加工性に優れ、低温プ
ロセスで硬化するので、取り扱いが容易である。
ロセスで硬化するので、取り扱いが容易である。
一方、本出願の半導体装置の製造方法は、段差にばらつ
きがあるリード端子を平坦面上に揃うように固定した後
、絶縁性樹脂を充填硬化させるもので、上記段差を簡便
な手段で矯正することができる。
きがあるリード端子を平坦面上に揃うように固定した後
、絶縁性樹脂を充填硬化させるもので、上記段差を簡便
な手段で矯正することができる。
第１図は本発明の一実施例に係るリードフレームを使用
した半導体装置を示す平面図、第２図は第１図■−■線
断面図である０図において、３は半導体素子、４はグイ
ボンド材、５は金属細線（金線）、！ｌはダイパッド、
１２はリード端子、２１は絶縁性樹脂であり、上記リー
ド端子１２の上面部分からリード端子間にかけて充填さ
れ、絶縁分離の役割を果すとともに、リード端子間のば
らつきを防止するものである。
した半導体装置を示す平面図、第２図は第１図■−■線
断面図である０図において、３は半導体素子、４はグイ
ボンド材、５は金属細線（金線）、！ｌはダイパッド、
１２はリード端子、２１は絶縁性樹脂であり、上記リー
ド端子１２の上面部分からリード端子間にかけて充填さ
れ、絶縁分離の役割を果すとともに、リード端子間のば
らつきを防止するものである。
次に製造工程について説明する。
■まず、絶縁性樹脂２１の充填方法について説明する。
充填は常温で行われ、樹脂の幅及びリード端子の形状に
応じた金型を準備設置し、樹脂を加圧または自重降下に
より供給する。この時、供給する絶縁性樹脂量により、
リード端子１２の反対側（図では裏面側）を覆いつくさ
ないようにする。
応じた金型を準備設置し、樹脂を加圧または自重降下に
より供給する。この時、供給する絶縁性樹脂量により、
リード端子１２の反対側（図では裏面側）を覆いつくさ
ないようにする。
なお、上記樹脂充填時に使用される金型は、従来の貼付
治工具の１０分の１のコストで製作可能である。
治工具の１０分の１のコストで製作可能である。
■次に、リードフレームの種類（パターン化の製造法に
よる分類）別による樹脂硬化方法について説明する。
よる分類）別による樹脂硬化方法について説明する。
（イ）第３図はエツチング法で製造されたり一ドフレー
ムにおける樹脂付着状態を示す拡大平面図であり、第４
図はその断面図である。エツチング法で製作されたリー
ド端子１２ａの断面形状は、凹状の側面を持ち、段差の
ばらつきが発生しにくい、従って、使用する絶縁性樹脂
２１は、弾性率にとられれることがなく、シリコーン樹
脂又はエポキシ樹脂等が適当である。そして、樹脂硬化
時の温度は２００℃で、平坦面においた状態で硬化させ
る。
ムにおける樹脂付着状態を示す拡大平面図であり、第４
図はその断面図である。エツチング法で製作されたリー
ド端子１２ａの断面形状は、凹状の側面を持ち、段差の
ばらつきが発生しにくい、従って、使用する絶縁性樹脂
２１は、弾性率にとられれることがなく、シリコーン樹
脂又はエポキシ樹脂等が適当である。そして、樹脂硬化
時の温度は２００℃で、平坦面においた状態で硬化させ
る。
（ロ）第５図はパンチング法で製造されたリードフレー
ムのリード端子の断面図であり、このリード端子１２ｂ
の断面は、直線に切断された側面を持つが、リード端子
１２ｂに切断の際の応力が残り、段差・ばらつきが発生
しやすい。
ムのリード端子の断面図であり、このリード端子１２ｂ
の断面は、直線に切断された側面を持つが、リード端子
１２ｂに切断の際の応力が残り、段差・ばらつきが発生
しやすい。
従って、上記段差を是正するため低弾性の絶縁性樹脂、
例えばシリカ含有率の低いエポキシ樹脂などが使用され
る。硬化時の温度は２００℃程度で、第６図に示すよう
に、磁気コイル６で固定した状態で硬化させると、段差
のばらつきが矯正される。また、上記説明では、磁気コ
イル６によりリード端子１２ｂを固定したものを示した
が、リード端子１２ｂを上下より押える治工具を使用し
ても同様の効果が得られる。
例えばシリカ含有率の低いエポキシ樹脂などが使用され
る。硬化時の温度は２００℃程度で、第６図に示すよう
に、磁気コイル６で固定した状態で硬化させると、段差
のばらつきが矯正される。また、上記説明では、磁気コ
イル６によりリード端子１２ｂを固定したものを示した
が、リード端子１２ｂを上下より押える治工具を使用し
ても同様の効果が得られる。
■さらに、上記リードフレームのリード端子１２とグイ
ボンドされた半導体素子３とを金属細線５によりワイヤ
ボンドする際、リード端子１２の段差が矯正されている
ため、リード端子１２から金線５へ外力が働いて、金線
５を変形させる不具合も生じない。
ボンドされた半導体素子３とを金属細線５によりワイヤ
ボンドする際、リード端子１２の段差が矯正されている
ため、リード端子１２から金線５へ外力が働いて、金線
５を変形させる不具合も生じない。
■なお、上記絶縁性樹脂１２の弾性率は、！、０〜２０
．ＯＸ １０”ｄｙｎ／ａ／であれば段差の矯正のため
に有効となるだろう。
．ＯＸ １０”ｄｙｎ／ａ／であれば段差の矯正のため
に有効となるだろう。
この出願のリードフレームの発明においては、絶縁性樹
脂をリード端子間に充填したので、リード端子間の絶縁
分離及び相互の固定がしっかり行われ、リード端子間の
段差の矯正も確実に達成される。また、このリードフレ
ームを使用した半導体装置においては、リード端子間の
段差の矯正が確実に行われているので、金属細線の断線
等のない信頼性のあるものが得られる。
脂をリード端子間に充填したので、リード端子間の絶縁
分離及び相互の固定がしっかり行われ、リード端子間の
段差の矯正も確実に達成される。また、このリードフレ
ームを使用した半導体装置においては、リード端子間の
段差の矯正が確実に行われているので、金属細線の断線
等のない信頼性のあるものが得られる。
また、この出願の製造方法によれば、絶縁性樹脂を使用
するので、低温プロセスにより製造工程の高速化が図ら
れるとともに、多様なリードフレームパターンに対して
安価で、しかも樹脂の塗布位置・寸法等を自由に設定で
き、信頼性の高い半導体装置を安価・簡便な方法で提供
できる効果がある。
するので、低温プロセスにより製造工程の高速化が図ら
れるとともに、多様なリードフレームパターンに対して
安価で、しかも樹脂の塗布位置・寸法等を自由に設定で
き、信頼性の高い半導体装置を安価・簡便な方法で提供
できる効果がある。
第１図はこの発明の一実施例によるリードフレームを使
用した半導体装置の平面図、第２図は第１図の■−■線
の断面図、第３図はエツチング法で製造されたリード端
子の拡大断面図であり、第４図は第３図の側面図、第５
図はパンチング法で製造されたリード端子の断面図、第
６図はリード端子の固定状態を示した断面図、第７図は
従来のリードフレームを使用した半導体装置の平面図、
第８図は第７図の■−■線の断面図である。 図中、３は半導体素子、４はグイボンド材、５は金属細
線、１１はダイパッド、１２．１２ａ、 １２ｂはリー
ド端子、２１は絶縁性樹脂、３１は電極、６は磁気コイ
ルである。 なお、図中同一符号は同−又は相当部分を示す。
用した半導体装置の平面図、第２図は第１図の■−■線
の断面図、第３図はエツチング法で製造されたリード端
子の拡大断面図であり、第４図は第３図の側面図、第５
図はパンチング法で製造されたリード端子の断面図、第
６図はリード端子の固定状態を示した断面図、第７図は
従来のリードフレームを使用した半導体装置の平面図、
第８図は第７図の■−■線の断面図である。 図中、３は半導体素子、４はグイボンド材、５は金属細
線、１１はダイパッド、１２．１２ａ、 １２ｂはリー
ド端子、２１は絶縁性樹脂、３１は電極、６は磁気コイ
ルである。 なお、図中同一符号は同−又は相当部分を示す。
Claims (3)
- （１）複数のリード端子の一方上面からこのリード端子
側面間にわたり、その少なくとも一部に絶縁性樹脂が充
填されていることを特徴とするリードフレーム。 - （２）請求項１項記載のリードフレームと、このリード
フレームのダイパッドに載置固定されている半導体素子
とが、金属細線により電気的に結線され、全体を封止樹
脂によりパッケージングされた半導体装置。 - （３）複数のリード端子を磁力または押え治工具等の固
定手段を用いてその段差を修正しつつ固定し、その状態
で上記リード端子の一方上面よりリード端子側面間にわ
たり絶縁性樹脂を充填し硬化させたことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044307A JPH02222569A (ja) | 1989-02-23 | 1989-02-23 | リードフレーム，半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044307A JPH02222569A (ja) | 1989-02-23 | 1989-02-23 | リードフレーム，半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222569A true JPH02222569A (ja) | 1990-09-05 |
Family
ID=12687837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1044307A Pending JPH02222569A (ja) | 1989-02-23 | 1989-02-23 | リードフレーム，半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02222569A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969597A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | リードフレーム |
| EP0747942A3 (en) * | 1995-05-02 | 1998-07-29 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
-
1989
- 1989-02-23 JP JP1044307A patent/JPH02222569A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747942A3 (en) * | 1995-05-02 | 1998-07-29 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
| US5891377A (en) * | 1995-05-02 | 1999-04-06 | Texas Instruments Incorporated | Dambarless leadframe for molded component encapsulation |
| JPH0969597A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | リードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6387732B1 (en) | Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby | |
| JPH0777228B2 (ja) | テ−プキヤリア | |
| CN111863762B (zh) | 半导体封装件中的引线稳定化 | |
| JPH0582977B2 (ja) | ||
| JPH04363031A (ja) | 半導体装置 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0344040A (ja) | 半導体装置及びその製造方法 | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3847432B2 (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1079401A (ja) | 半導体装置およびその製造方法 | |
| KR100348862B1 (ko) | 반도체 패키지 제조방법 | |
| JPH08288324A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS59145534A (ja) | 半導体デバイスの封止方法 | |
| JP2564595B2 (ja) | 半導体装置の製造方法 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPH09237864A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS63232360A (ja) | 半導体装置及びその製造方法 | |
| JPH08340074A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0346358A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0547835A (ja) | 半導体装置の実装構造 |