JPH02222577A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH02222577A JPH02222577A JP4456889A JP4456889A JPH02222577A JP H02222577 A JPH02222577 A JP H02222577A JP 4456889 A JP4456889 A JP 4456889A JP 4456889 A JP4456889 A JP 4456889A JP H02222577 A JPH02222577 A JP H02222577A
- Authority
- JP
- Japan
- Prior art keywords
- inp
- insulating film
- active layer
- effect transistor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電界効果トランジスタに関し、特にＩｎＰを動
作層とする電界効果トランジスタに関する。
作層とする電界効果トランジスタに関する。
（従来の技術）
従来より、ＩｎＰ半導体結晶は、ＧａＡｓ半導体結晶に
比べてショットキーバリアは低いが、電子の飽和速度お
よび熱伝導率がともに大きいこと及びイオン化係数が小
さいこと等の長所を有していることが知られており、こ
の長所を有するがためＩｎＰ半導体結晶は超高周波用の
高出力素子および超高速素子の材料として開発されてき
た。
比べてショットキーバリアは低いが、電子の飽和速度お
よび熱伝導率がともに大きいこと及びイオン化係数が小
さいこと等の長所を有していることが知られており、こ
の長所を有するがためＩｎＰ半導体結晶は超高周波用の
高出力素子および超高速素子の材料として開発されてき
た。
第３図はかかる従来の例を説明するためのたとえばＴ、
Ｉｔｏｈらによってインターナショナル・エレクトロ
ン・デバイスイズ・ミーティングＰ７７１．１９８６（
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅｓ Ｍｅｅｔｉｎｇ）に発表されたゲート絶縁
膜を用いた電界効果トランジスタＭＩＳＦＥＴ（Ｍｅｔ
ａｌ−Ｉｎｓｕｌａｔｏｒ−８ｅｍｉｃｏｎｄａｃｔｏ
ｒ Ｆｉｅｌｄ ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）
の基本構造を示す断面図である。
Ｉｔｏｈらによってインターナショナル・エレクトロ
ン・デバイスイズ・ミーティングＰ７７１．１９８６（
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅｓ Ｍｅｅｔｉｎｇ）に発表されたゲート絶縁
膜を用いた電界効果トランジスタＭＩＳＦＥＴ（Ｍｅｔ
ａｌ−Ｉｎｓｕｌａｔｏｒ−８ｅｍｉｃｏｎｄａｃｔｏ
ｒ Ｆｉｅｌｄ ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）
の基本構造を示す断面図である。
第３図に示すようにこのＭＩＳ ＦＥＴは半絶縁性Ｉｎ
Ｐ基板１１の上にＩｎＰ動作層１２を形成し、次にＩｎ
Ｐ動作層１２を選択的にエツチング除去する。しかる後
この上にＡｌＧａＡｓ膜工４を結晶成長しこの上を覆い
、その上にゲート電極１６を挟むようにソース電極１５
およびドレイン電極１７を被着形成する。なお前記Ａｌ
ＧａＡｓ膜１４はゲート絶縁膜として形成される。
Ｐ基板１１の上にＩｎＰ動作層１２を形成し、次にＩｎ
Ｐ動作層１２を選択的にエツチング除去する。しかる後
この上にＡｌＧａＡｓ膜工４を結晶成長しこの上を覆い
、その上にゲート電極１６を挟むようにソース電極１５
およびドレイン電極１７を被着形成する。なお前記Ａｌ
ＧａＡｓ膜１４はゲート絶縁膜として形成される。
（発明が解決しようとする問題点）
しかしながら従来ＩｎＰ動作層を用いたＭＩＳ構造にお
いて、絶縁膜とＩｎＰ動作層との界面に界面準位が存在
し、これが問題となる。ＡｌＧａＡｓを絶縁膜とした場
合では、界面においてＩｎＰの伝導帯下端に高い密度の
界面準位が存在し、電子を蓄積する方向にゲートバイア
スを印加しても界面準位でバンドの曲がりが制限される
ためキャリアである電子の蓄積が妨げられてＦＥＴのゲ
ートバイアスに対するソース・ドレイン電流が伸び悩む
という問題がある。
いて、絶縁膜とＩｎＰ動作層との界面に界面準位が存在
し、これが問題となる。ＡｌＧａＡｓを絶縁膜とした場
合では、界面においてＩｎＰの伝導帯下端に高い密度の
界面準位が存在し、電子を蓄積する方向にゲートバイア
スを印加しても界面準位でバンドの曲がりが制限される
ためキャリアである電子の蓄積が妨げられてＦＥＴのゲ
ートバイアスに対するソース・ドレイン電流が伸び悩む
という問題がある。
５ｉ０２等の絶縁膜を用いた場合では界面においてＩｎ
Ｐのミツドギャップで付近に高い密度の界面準位のため
に空乏層を伸ばすことが制限されてデイプレッションモ
ードで動作させにくいという問題がある。また絶縁膜に
よらず界面準位が存在するとゲート電圧に対して界面準
位が過渡応答を示し、電流電圧特性におけるヒステリシ
スや電流ドリフトといった問題を起こす。
Ｐのミツドギャップで付近に高い密度の界面準位のため
に空乏層を伸ばすことが制限されてデイプレッションモ
ードで動作させにくいという問題がある。また絶縁膜に
よらず界面準位が存在するとゲート電圧に対して界面準
位が過渡応答を示し、電流電圧特性におけるヒステリシ
スや電流ドリフトといった問題を起こす。
（問題を解決するための手段）
本発明は、ＩｎＰを動作層とし、該ＩｎＰ動作層上にゲ
ート絶縁膜を有する金属−絶縁膜、半導体接合型電界効
果トランジスタにおいて該ＩｎＰ動作層と該ゲート絶縁
膜との間にＩｎｘＧａ１−ｘＡｓ（０＜ ｘ≦１）薄膜
層を有することを特徴とする電界効果トランジスタであ
る。
ート絶縁膜を有する金属−絶縁膜、半導体接合型電界効
果トランジスタにおいて該ＩｎＰ動作層と該ゲート絶縁
膜との間にＩｎｘＧａ１−ｘＡｓ（０＜ ｘ≦１）薄膜
層を有することを特徴とする電界効果トランジスタであ
る。
（作用）
本発明の構造により、動作層であるＩｎＰの表面状態を
薄いＩｎＧａＡｓ層をつけることによって変化させて、
この上に絶縁膜を形成した際に生じる界面のバンド構造
あるいは界面準位の状態を変化させることができる。
薄いＩｎＧａＡｓ層をつけることによって変化させて、
この上に絶縁膜を形成した際に生じる界面のバンド構造
あるいは界面準位の状態を変化させることができる。
ＩｎＧａＡｓは５ｉ０２等の絶縁膜を形成した際にエン
ハンスメントモードで良好に動作し伝導帯下端の界面準
位は比較的小さい。さらにＡｌＧａＡｓをゲート絶縁膜
を用いた場合にもＡｌＧａＡｓ／ＩｎＧａＡｓ界面は良
好である。またＩｎＰとＩｎＧａＡｓの界面も良好であ
るので、薄いＩｎＧａＡｓ層をはさむことにより界面特
性を改善する方向に界面の状態を変えることができる。
ハンスメントモードで良好に動作し伝導帯下端の界面準
位は比較的小さい。さらにＡｌＧａＡｓをゲート絶縁膜
を用いた場合にもＡｌＧａＡｓ／ＩｎＧａＡｓ界面は良
好である。またＩｎＰとＩｎＧａＡｓの界面も良好であ
るので、薄いＩｎＧａＡｓ層をはさむことにより界面特
性を改善する方向に界面の状態を変えることができる。
ここで動作層はあくまでＩｎＰであり、薄いＩｎＧａＡ
ｓをはさむことにより界面準位の低減あるいは分布を変
えることによってＭＩＳ界面は改善され特性の向上が計
られる。
ｓをはさむことにより界面準位の低減あるいは分布を変
えることによってＭＩＳ界面は改善され特性の向上が計
られる。
（実施例）
次に本発明を実施例を用いて説明する。
第１図は本発明の一実施例の縦断面図である。第１図に
おいて半絶縁性ＩｎＰ基板上１１上にＶＰＥ法によりｎ
形ｎ＝１０１７ｃｍ−３のＩｎＰ動作層１２を設け、Ｍ
ＢＥ法により表面に２０人の薄いＩｎ□、５Ｇａ□、５
Ａｓ層１３を成長しこの上にノンドープＡＩｏ、３Ｇａ
Ｏ，７Ａｓ絶縁膜１４を１０００人成長する。オーミッ
ク電極形成部分の窓あけを行いそこにソース電極１５及
びドレイン電極１７を形成する。さらに、通常の方法で
ＡＩ□、３Ｇａ□、７Ａｓ絶縁膜上にゲート電極１６を
形成して電界効果トランジスタを得る。このようにして
得られたＭＩＳ界面はＩｎＰ動作層上に直接ＡｌＧａＡ
ｓ絶縁膜を形成して得られたＭＩＳ界面と違なり、ゲー
トを正に印加、すなわち電子を蓄積する側にゲート電圧
をかけると、ソース・ドレイン電流は増大し良好に電子
の蓄積が行なわれていることがわかる。この様子を第２
図に示す。第２図において、（ａ）は本発明のＭＩＳ
ＦＥＴの静特性の一例であり（ｂ）は従未のＭＩＳ Ｐ
ＥＴの静特性の一例である。本発明により、ゲートに正
バイアスをかけた時あるいは０バイアス付近でのソース
・ドレイン電流の上詰りは、解消され、界面特性が向上
したことを示している。ターマン法により求めた界面準
位も〜１０１１１０１１ｅｖ−１程度であり従来例に比
べて減少している。特に伝導帯下端の界面準位密度が減
少し、ゲート・ソース間の容量・電圧特性において蓄積
領域での周波数分散もなくなった。
おいて半絶縁性ＩｎＰ基板上１１上にＶＰＥ法によりｎ
形ｎ＝１０１７ｃｍ−３のＩｎＰ動作層１２を設け、Ｍ
ＢＥ法により表面に２０人の薄いＩｎ□、５Ｇａ□、５
Ａｓ層１３を成長しこの上にノンドープＡＩｏ、３Ｇａ
Ｏ，７Ａｓ絶縁膜１４を１０００人成長する。オーミッ
ク電極形成部分の窓あけを行いそこにソース電極１５及
びドレイン電極１７を形成する。さらに、通常の方法で
ＡＩ□、３Ｇａ□、７Ａｓ絶縁膜上にゲート電極１６を
形成して電界効果トランジスタを得る。このようにして
得られたＭＩＳ界面はＩｎＰ動作層上に直接ＡｌＧａＡ
ｓ絶縁膜を形成して得られたＭＩＳ界面と違なり、ゲー
トを正に印加、すなわち電子を蓄積する側にゲート電圧
をかけると、ソース・ドレイン電流は増大し良好に電子
の蓄積が行なわれていることがわかる。この様子を第２
図に示す。第２図において、（ａ）は本発明のＭＩＳ
ＦＥＴの静特性の一例であり（ｂ）は従未のＭＩＳ Ｐ
ＥＴの静特性の一例である。本発明により、ゲートに正
バイアスをかけた時あるいは０バイアス付近でのソース
・ドレイン電流の上詰りは、解消され、界面特性が向上
したことを示している。ターマン法により求めた界面準
位も〜１０１１１０１１ｅｖ−１程度であり従来例に比
べて減少している。特に伝導帯下端の界面準位密度が減
少し、ゲート・ソース間の容量・電圧特性において蓄積
領域での周波数分散もなくなった。
実施例においてＩｎＧａＡｓの組成Ｘ＝０．５としたが
、この限りでなく動作層がＩｎＰである範囲で膜厚に関
しても界面特性を改善しうる厚さがあればよい。
、この限りでなく動作層がＩｎＰである範囲で膜厚に関
しても界面特性を改善しうる厚さがあればよい。
なお、膜厚５０Å以下で発明の効果が確認できた。
また、ＩｎＰ基板を用いた例について説明したが基板は
ＩｎＰに限らず、ＧａＡｓなとの他のＩＩＩ ｅ Ｖ族
化合物半導体やＳｉなどであっても構わない。要するに
動作層としてＩｎＰを用いれば発明の効果は得られる。
ＩｎＰに限らず、ＧａＡｓなとの他のＩＩＩ ｅ Ｖ族
化合物半導体やＳｉなどであっても構わない。要するに
動作層としてＩｎＰを用いれば発明の効果は得られる。
（発明の効果）
以上説明したように本発明は、ＩｎＰ動作層と絶縁膜の
間に薄いＩｎｘＧａ１−ｘＡｓ（０＜ ｘ≦１）膜を入
れることにより、良好なＭＩＳ界面特性が得られ、良好
な静特性および高周波特性を有するＭＩＳ ＦＥＴが得
られる。これにより、今後の良好な高周波高出力素子の
実現等、通信情報技術に寄与するところが極めて大きい
。
間に薄いＩｎｘＧａ１−ｘＡｓ（０＜ ｘ≦１）膜を入
れることにより、良好なＭＩＳ界面特性が得られ、良好
な静特性および高周波特性を有するＭＩＳ ＦＥＴが得
られる。これにより、今後の良好な高周波高出力素子の
実現等、通信情報技術に寄与するところが極めて大きい
。
第１図は本発明の１つの断面図であり、第２図は、本発
明及び従来例のＭＩＳ ＦＥＴの静特性を示す図である
。第３図は従来のＭＩＳ ＦＥＴの断面図である。図に
おいて同一構成部は同じ番号を付しである。 １１・・・半絶縁性ＩｎＰ基板 １２・・・ｎ形ニー動作層 １３ ・・−ＩｎＧａＡｓ薄膜 １４−−− ＡｌＧａＡｓ絶縁膜 １５・・・ソース電極 １６・・・ゲート電極 １７・・・ドレイン電極
明及び従来例のＭＩＳ ＦＥＴの静特性を示す図である
。第３図は従来のＭＩＳ ＦＥＴの断面図である。図に
おいて同一構成部は同じ番号を付しである。 １１・・・半絶縁性ＩｎＰ基板 １２・・・ｎ形ニー動作層 １３ ・・−ＩｎＧａＡｓ薄膜 １４−−− ＡｌＧａＡｓ絶縁膜 １５・・・ソース電極 １６・・・ゲート電極 １７・・・ドレイン電極
Claims (1)
- ＩｎＰを動作層とし、該ＩｎＰ動作層上にゲート絶縁膜
を有する金属−絶縁体−半導体接合型電界効果トランジ
スタにおいて該ＩｎＰ動作層と該ゲート絶縁膜との間に
Ｉｎ＿ｘＧａ＿１＿−＿ｘＡｓ（０＜ｘ≦１）薄膜層を
有することを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4456889A JPH02222577A (ja) | 1989-02-23 | 1989-02-23 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4456889A JPH02222577A (ja) | 1989-02-23 | 1989-02-23 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222577A true JPH02222577A (ja) | 1990-09-05 |
Family
ID=12695106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4456889A Pending JPH02222577A (ja) | 1989-02-23 | 1989-02-23 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02222577A (ja) |
-
1989
- 1989-02-23 JP JP4456889A patent/JPH02222577A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2786327B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| US4558337A (en) | Multiple high electron mobility transistor structures without inverted heterojunctions | |
| US5105241A (en) | Field effect transistor | |
| JPH0783107B2 (ja) | 電界効果トランジスタ | |
| JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
| EP0482726B1 (en) | Heterojunction field-effect transistor | |
| US4807001A (en) | Heterojunction field-effect device | |
| JP2550859B2 (ja) | 電界効果トランジスタ | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| US5751029A (en) | Field-effect semiconductor device having heterojunction | |
| US6121641A (en) | Compound semiconductor field-effect transistor with improved current flow characteristic | |
| US4837605A (en) | Indium-phosphide hetero-MIS-gate field effect transistor | |
| US5945695A (en) | Semiconductor device with InGaP channel layer | |
| JPH02222577A (ja) | 電界効果トランジスタ | |
| JP3443034B2 (ja) | 電界効果トランジスタ | |
| JP2578745B2 (ja) | 電界効果トランジスタ | |
| JPS6214105B2 (ja) | ||
| EP0569259A2 (en) | Multiquantum barrier field effect transistor | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JP2553673B2 (ja) | 電界効果トランジスタ | |
| JPH0815205B2 (ja) | 半導体装置 | |
| JP3136072B2 (ja) | 半導体装置 | |
| KR960015324B1 (ko) | 전계효과 트랜지스터 | |
| JP3057225B2 (ja) | 半導体装置 | |
| JP2561095B2 (ja) | 電界効果半導体装置 |