JPH02222860A - 警報スピーチ／時間保持装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の背景］ 近年、人々はスケジュールで決められた通りの生活をし
ている。重要な地位にいる人々は重要なアポイントメン
トを気付かせて（れる秘書がいるかもしれない。しかし
ながら、はとんどの人々はこれからの日程を書き留めて
おくノートを使用している。それにもかかわらず、重要
なアポイントメントを忘れてしまうことがある。このよ
うな事を解消するために、ある人はアラームクロック又
はアラームウォッチを用いており、これはその人に時間
を気付かせてはくれるが、何をすべきなのかは気付かせ
てくれない。更にアラームクロック又はウォッチは、−
回につき一度だけしか時間を設定する事ができない。本
発明の目的は、スピーチを記憶し再生する技術を適用し
た複数の時間が設定できるアラームクロック／ウォッチ
を提供する事である。この技術は、該当する時間になっ
た時に、人々に何をすべきか特に気付かせてくれるアラ
ーム信号としてのあらかじめ記憶された音声メソセージ
を用いている。種種のアラーム機構に応じてアラームク
ロックには種種のバリエイジョンがある。例えば、アラ
ームクロックは音楽、スピーチ又は動物の音声等を発生
する事ができる。

これらの警報音は、製造された後は全く固定的であって
変更できない。

本発明は上記したものとは相違している。本装置は、該
当する時間が到来すなわちタイムアツプすると、使用者
によってあらかじめ記憶されたスピーチメッセイジを発
生するようにしたものである。

アイバラ（Ａｉｂａｒｉ）氏等による米国特許第４，４
０５．２４１号の「タイムピース機能を有する電子装置
」には、クロック又はウォッチの警報信号として楽音又
はビーブ音をあらかじめオーダーされたメッセイジに置
き換える事を提案している。しかしながら、上記アイバ
ラの装置においては、メモリー部に記憶される時間及び
メッセイジは外部から設定されるものである。この外部
設定スイッチは警報記憶部分を選択するｏ　”〜“３″
等のスイッチからなるものである。この方法は、もし使
用者がある部分が既に記憶されているかどうかを忘れて
しまった場合には記憶部分を一箇所づつチエツクしてみ
なければならないという欠点がある。本発明は、記憶部
分が外部から決定されるものではなく自動的に選択され
るという点で、上記アイバラの特許発明とは相違するも
のである。警報信号が発生した後、回路は自動的に使用
済みのメッセイジを消去し、記憶する必要がある新メッ
セイジ用として、使用されたメモリ一部分を再使用可能
にするように構成されている。

アイバラの特許発明においては、警報時間及びスピーチ
情報は一緒に記憶されて分離することができなかった。

本発明は、警報時間とスピーチを記憶する部分を分離し
て構成している。記憶されたスピーチは、メッセイジマ
シーンとして用いられるために再生可能である。

［発明の要約１ 本発明は、警報信号としてスピーチを用いているズリセ
ット可能なアラームクロックに関する。

この信号は合成されてメモリーにデジタル的に記憶され
る。警報時間が到来すると、アラームクロックは信号を
出力してスピーチ記憶／再生装置をトリガし、あらかじ
め記憶されたスピーチメッセイジを時間順に発生する。

例えば、装置の使用者が最初に「パーティ、午後７時」
のように第１のメッセイジを設定し、その後「ミーテン
グ、午前１０時」のような第２のメッセイジを設定する
事ができる。その場合、本装置はまず午前１０時の該当
時間になると第２のメッセイジを出力し、次に午後７時
の該当時間が到来すると第１のメッセイジを出力する。

本発明に具備される比較回路が、ランダム的に選択され
たプリセット時間及び音声を、時間通りに出力するよう
に動作させるものである。

［実施例の説明］ 第１図には、本発明を構成するブロック図が示されてい
る。ブロックｌは数字タイプのデジタル時間表示装置で
ある。ブロック２は予め設定可能な警報機能を有する時
間保持回路であり、該回路はそれ以前に設定した時間に
関係無く、一つ以上の時間を設定することができ、更に
回路がリセットされないならば有効なものとして保持さ
れる。

警報時間を設定するとき、音声もまたブロック４から入
力され、該プロ・ンク４は音声を電気信号に変換してブ
ロック３に出力する。ブロック３はスピーチ処理装置で
あって、音声信号を“ｏ″及び′ｌ”にデジタル化し、
該デジタル信号をブロック６へ出力して該ブロックにお
いて記憶する。プリセットした警報時間が到来すると、
ブロック２はブロック３をトリガするために信号を出力
する。

ブロック３はブロック６から記憶されたデジタル信号を
読み出してデジタル信号をアナログ信号に変換し、ブロ
ック５の手段によって出力するようにする。ブロック５
の出力は可聴信号である。

第１図における時間保持回路（クロック／ウォッチ）２
の詳細が第２図に示されている。該回路は８波数３２７
６８　Ｈｚの周波数のクリスタル発振器２０１を含んで
おり、該周波数は分周器２０２によって秒、分、時間を
カウントするために分周される。クロック／ウォッチ２
は、順番は関係無く４つの異なった時間をグリセットす
る事ができる。プリセット時間が到来すると、クロック
／ウォッチは信号を送出する。クロック／ウォッチ２の
回ｇ総てが第２図に示されている。第２図ｊ二おいて、
デコーダ２１１は、秒、分、時間の時間信号を数字タイ
プ表示装置２１３のために７つのセグメントフードに変
換する。端子３５１は正の電源Ｖｄｄ供給用のものであ
り、端子３５０は負の電源Ｖｓｓ供給用のものである。

本発明ｌコおいて、時間保持装置２は端子２３３におけ
る入力の状態に応じて決定される２つのモードを有して
いる。端子２３３の信号が“０″の場合、該装置は通常
モードで時間を調整できる。

端子２３３が“１″になると、該装置は警報モードとな
り時間が設定できる。警報モードにおいて、スピーチと
プリセット警報時間が入力される。入力２３４は分単位
の設定用である。入力２３５における“０′″は非動作
状態を意味しており、一方″１′″の場合は、５９分迄
ｏ、５秒毎に１分ずっ増加させる事ができる。端子２３
３．２３４及び２３５における入力手段によって、所望
の時間が設定又は調整できる。

警報モードにおいて、入力２３６が正パルスの活性化信
号を受は取ると、時間データは制御回路２０５からＩ１
０回路２０８に入力し、そしてＲＡＭ２１０に入力され
る。時間データのアドレスは、スピーチの記憶のために
端子２３θ、２３１及び２３２を介してスピーチ記憶（
メモリ）に出力される。その間に端子２３６がらの正パ
ルスの活性化信号は、音声を記憶するためにスピーチ記
憶（メモリ）をトリガーする。第３図は、第１図のスピ
ーチ記憶及び再生装置３を詳細に説明するブロック図を
示している。本発明において、連続可変スロープデルタ
変調の技術（ＣＶ　Ｓ　Ｄ）がスピーチ記憶及び再生装
置のために適応される。該装置はＣＶＳＤ回路３４、発
振回路３２、制御／インターフェース回路３１、アドレ
ス発生器及びＤＲＡＭインタフェース３３を含んでいる
。それぞれの回路は以下のように構成されている。

第３図において、ライン３０１はアナログ信号の入力端
子である。外部からの入力信号はデコーディングのため
ここに入力される。内部比較器の反転入力端子に入力さ
れる入力信号のレベルは、ＯｄＢｍ　（１，１ｖ）に達
する事ができる。直流バイアスはＶｒｆ３０２から供給
されるか又は外部から供給される。非反転Ｖ／Ｉ変換入
力端子であるＳ　Ｆ　（Ｓｙｌｌｌｂｉｃ　Ｆｉｌｔｅ
ｒ）の端子３０３は、ＣＶＳＤ回路の積分器のスロープ
制御するために０．３マイクロフアラツドのコンデンサ
３８０をＶｄｄに接続する。該端子の入力電圧Ｖｄｄは
、１．５Ｖ〜４０ｍＶの範囲である。ＦＩ（フィルタ入
力）３０４は、積分器の非反転入力端子である。該端子
３０４、及びコンデンサ３８０と直列接続されているＦ
Ｏ（フィルタ出力）端子３ｏ５は、積分器ネットワーク
を形成する。Ｖｒｆ３０２はＶｄｄ基準電圧の１７２で
あり、それは５ｍＡの電流を出力する。３０６　（Ｏ５
ＣＩ）及び３０７　（Ｏ３Ｃ２）は、発振回路の２つの
端子である。端子３０６は１６０にオームの抵抗３８２
を端子３０７に接続し１９２ＫＨｚの周波数を発生する
。端子３０８は音声出力用である。アドレスコード入力
３１１及び３１２は記録再生音声用のメモリの部分を決
定する。（再生）端子３１３は、再生を開始させるため
の正のパルスによってトリガされる再生制御端子である
。（記録）端子３１４は、正のパルスによってトリガさ
れる記録部分を制御する。（クリア）端子３１５は正の
パルスによってトリガされたときにスピーチ記憶装置を
クリアするためのクリア制御端子である。記録再生の後
、（ＳＴＰ）端子３１６は正のパルス信号を出力してＬ
ＥＤを駆動する。

端子３２０〜３２３は、ＤＲＡＭの行アドレスストロー
ブ信号用のものであり、端子３２０〜３２３はそれぞれ
ＣＡＳＩ−ＣＡＳ４と称される。

端子３３０〜３３９は複合されたアドレスの出力用のも
のであり、ＤＲＡＭのアドレスに直接接続されている。

端子３４０　（ＲＡＳ）は、メモリ部分６００〜６０３
を含んでいるＤＲＡＭの列アドレスに接続されており、
ＤＲＡＭの列アドレスストローブ信号用である。端子３
４１（ＷＤ）における入力は、ＤＲＡＭの書き込み、読
み出しを制御する。ＷＲが′ｌ″′の場合、データがＤ
ＲＡＭから読み出される。ＷＲが“θ″の場合、データ
はＤＲＡＭに書き込まれる。端子３０９（ＤＯ）は符号
化されたデジタル信号の出力端子であり、端子３１０（
ＤＩ）は複号化されたデジタル信号の入力端子である。

デジタル信号入力はＣＶＳＤ合成回路に入力し、アナロ
グ信号に変換されて端子３０８（ＡＩＤ）に出力される
。端子３４０はグランドレベルＶｓｓに接続され、端子
３５１は電源Ｖｄｄに接続される。第２図における端子
２２１と２２２はクリスタル発振器２２３及び３２７６
８Ｈｚの周波数を発生する発振回路２０１に接続されて
いる。該周波数は分周器２０２に入力され、リードオン
リーメモリ（ＲＯＭ）２０７に記憶される秒、分、時間
のカウントを発生する。

分局器２０２はまた、データをラッチして駆動するため
に回路２１２に６４Ｈｚの信号を出力する。

分周器２０２はクロック信号を倍電圧回路２０３に送出
して供給電圧を２倍にするようにする。デイスプレィ２
１３は回路２１２において得られた時間を表示する。

第２図において、入出力回路（Ｉｌｏ）２０８はランダ
ムアクセスメモリ（ＲＡＭ）及びプログラマブルロジッ
クアレイ（ＰＬＡ）２０６に信号を送出すると共に、こ
れらからの信号が入力され、時間保持指令を記憶し実行
する。制御回路２０５は端子２３３　（Ｓｌ）、２３４
　（Ｓ２）、２３５（Ｓ３）、２３６　（Ｓ４）から信
号を受は取り、時間を設定する。警報制御回路２０４は
、スピーチの記憶及びスピーチを発生する再生装置を制
御するために端子２３０　（ＡＬＯ）、２３１　（Ａｌ
１）、２３２　（Ａｌ１）に制御信号を出力する。

端子２３０が論理“１″′となると、音声が付勢さレル
。ｍ子２３１　（ＡＬＬ）におけるアドレス信号が“θ
″で端子２３２（Ａｌ１）における信号が“０”の場合
、装置はＲＡＭのセクションｌ（第１セクシヨン）に記
憶された内容を出力する。

アドレス信号ＡＬＩが１″でＡｌ１が“０′″の場合、
装置はＲＡＭのセクション２（第２セクシヨン）の内容
を出力する。アドレス信号ＡＬＬが“θ″でＡｌ１が“
１”の場合、装置はセクション３（第３セクシヨン）の
内容を出力する。アドレス信号ＡＬＩが１″でＡｌ１が
“１″の場合、セクション４（第４セクシヨン）の内容
を出力する。

ＲＡＭ２１０は８Ｘ４マトリクスの８個分で構成されて
おり、該マトリクスの４個分は指令実行用に用いられて
おり、残りのマトリクス４個分は４つのセクション６０
０〜６０３に分けられている。それぞれのセクションは
警報モード時間設定情報を記憶する。電源が供給される
と、ＲＡＭの内容はすべて“Ｏ”となる。警報設定情報
が入力されると、まず第１セクシヨン６００に警報時間
情報がプリセットされているかどうか判定される。

このセクションに警報時間情報が設定されていると、第
２セクシヨン６０１が同様に判定される。

もし第１セクシヨンにいかなる警報時間情報も記憶され
ていない場合は、ＲＡＭの第１セクシヨン６００に新し
い警報時間情報が記憶される。第２．３．４セクシヨン
６０１．６０２．６０３にも同＃ａ７＝順次警報時間情
報が記憶される。もしすべてのセクションに警報時間情
報が記憶されていると、第５セクシヨンに記憶されてい
る事項がデイスプレィ２１０に“ＦＦＦＦ”メッセイジ
をフラッシュ状態で表示させ、もはや空いているメモリ
スペースがない事を使用者に知らせる。設定された警報
時間情報が警報の設定順に関係しない事に注意すべきで
ある。

警報時間がプリセットされかつスピーチメッセイジが記
憶されると、ＲＡＭ２１０の内容が時間回路２１２の内
容と分単位で比較される。両方の内容が一致すると、警
報信号が警報制御回路２０４を介して出力され、該制御
回路は警報付勢端子ＡＬＯに出力“１＃′を送出し、か
つ端子ＡＬＬとＡｌ１に異なる組み合わせのアドレスコ
ードを出力する。即ち、メモリの第１セクシヨン６００
に対しては０．０を、第２セクシヨン６０１に対しては
０１１を、第３セクシヨン６０２に対しては１．０を、
第４セクシヨンに対しては１．０を出力する。このよう
にすることによって、メモリ内のスピーチ情報が警報時
間と一致をとられる。

プリセット時間が到来すなわちタイムアツプすると、Ａ
ＬＯ−Ａｌ１はスピーチ記憶ブロック３にデジタル信号
を出力し、対応するスピーチ情報を出力する。その後Ｒ
ＡＭ２１０に記憶された情報はクリアされ、この既に使
用済みのメモリセクションは新しい警報時間情報のため
に使用できるようになる。しかしながら、もし新しいス
ピーチ情報がすでに記憶されているスピーチ情報の代わ
りに記憶されなければ、スピーチ情報が消去されない。

本発明の応用回路が第４図に示されている。スイッチ３
６９が外部操作によって閉じられると、正のパルスが端
子３１４（記録）と端子２３６に出力され、警報時間情
報及びスピーチ情報の記憶再生装置が記憶を開始する。

音声信号はマイクロフォン４１１から入力し、増幅器４
１５によって増幅され、ＣＶＳＤ装置の端子３０１（Ａ
Ｉ）Ｊ、ｍ入力され、デコードされた出力の端子３０９
（ＤＯ）を介してメモリのセクション６００〜６０３に
記憶される。プリセット時間が到来すると、時間保持回
路２はライン２３０を介して端子３１３（再生）へ付勢
信号を送出し、かつ端子２３１と２３２から端子３１１
と３１２に対してアドレス信号を送出する。スピーチ記
憶再生袋Ｒ３は端子３１０（Ｄｏ）を介してメモリから
アドレスデータを読み出す。スピーチ用の音声信号は、
アナログ信号に変換されて端子３０８から出力され、増
幅器５０４によって増幅されて最終的にスピーカ５０ｇ
から出力される。

第４図において、端子３１３（再生）と３１４（記録）
はスイッチ３６０と３６１にそれぞｂ接続する事ができ
る。もしスイッチ３６０がオンすると、スピーチ記憶再
生装置のアドレスを設定して音声を入力するために、正
のパルスがカウンタ３６６に送られる。もしスイッチ３
６１がオンすると、カウンタ３６６はスピーチの出力ア
ドレスを設定し、スピーチデータを出力する。スイッチ
３６０と３６１の主要機能はスピーチの記憶再生を外部
から直接制御し、メモリの内部データをチエツクする事
である。

スイッチ３７１は正のパルスを端子３１５に入力してメ
モリ内のデータをリセットする。

上記説明は、本発明の種種の部分の機能を単に述べてい
る。プリセットを実行する使用状態の一例が第５図に示
されている。メモリ６０１には、例えば１８時３０分の
警報時間情報が記憶され（ブロック７１Ｏ）、その時間
に対応するスピーチ情報が記憶される。タイマ２１２は
メモリの第１セクシヨンが既に情報を記憶しているかど
うかをチエツクする。何も記憶されていない場合は、（
ブロック７１０で）プリッセトされた時間情報及び（ブ
ロック７１１で）プリセットされたスピーチ（メツセー
ジ）情報、例えば“ヒルトンホテルで午後７時にディナ
ー″等の情報がメモリの第１セクシヨンに記憶される（
ブロック７０２）。次に警報時間を午前８時３０分にプ
リセットしくブロック７１２）、スピーチ情報“マネジ
ャーと話し合い“をプリセットしくブロック７１３）　
、両方の情報をメモリの第２セクシヨンに記憶する（ブ
ロック７０３）。そして警報時間とスピーチ情報“会議
室２３０で午後２時に計画会議”を設定しくブロック７
１４．７１５）、それをメモリの第３セクシヨ飴 閾、電話番号７５４３２１”を設定しくブロック７１６
．７１７）、それをメモリの第４セクシヨンに記憶する
（ブロック７０５）。これにより総てのメモリスペース
に記憶がなされた事になる。

更に警報時間及びメッセイジ情報は表示装置に“ＦＦＦ
Ｆ″゛を表示しくブロック７０６）、メモリに記憶が満
たされてこれ以上の情報が記憶できない事を表示する。

通常の警報動作の使用上のフローチャートは第６囚のよ
うに示される。時計（クロック）が午前８時３０分を示
すと、音声メッセイジ“マネジャーと話し合い”が発声
される（ブロック８０１）。

その後、第２セクシヨンに記憶されていたプリセット時
間及びメッセイジは、ゼロ即ち消去され（ブロック８０
２）、新しい警報時間及びメッセイジがメモリのこの第
２セクシヨンに入力可能となる。

しくブロック８０３）、そしてメモリの第４セクシヨン
を消去する（ブロック８０４）。午後２時になると、こ
の装置は音声メッセイジ゛″会議室２３０で計画会議”
を発声しくブロック８０５）、メモリの第３セクシヨン
を消去する（ブロック８０６）。午後６時３０分になる
と、この装置は音声メッセイジ“午後７時にディナー”
を発声する。

それにより、使用者はディナーのために洋服を着替えた
り移動手段を手配したりする事ができる。

使用者が午後２時に会議に行く場合に、′会議室２３０
で計画会議゛′のメッセイジをメモリの第３セクシヨン
から消去せずに残す事ができる。もし別の人が上記の使
用者を捜している場合には、その人が再生ボタンをオン
すれば、上記使用者がどこにいるのか知る事ができる。

したがってこの装置はメッセイジマシーンとしても使用
可能である。

本発明の時間保持装置は、４又は８ビツトのマイクロコ
ンピュータチップによって構成する事ができる。本発明
者によって設計されたスピーチ記憶再生装置はこの機能
を実行する事ができる。２５６Ｋ　　ＤＲＡＭ（形式４
１２５６）のようなメモリ装置及び形式３２５のような
増幅器が構成部品として用いる事ができる。本発明の実
施例の構成部品は他の部品も用いる事ができると共に、
本発明の種種の変更例が当業者にとってたやすく考えら
れるであろう。

ここに説明された詳細な構成に本発明が限定されない事
、及び本発明の範囲内で種種の変更及び修正が可能であ
る事は明らかであろう。

【図面の簡単な説明】

第１図は本発明による複数プリセット可能なスピーチ警
報時間保持装置の機能的ブロック図、第２図は上記時間
保持装置のための複数プリセット可能な警報クロック／
ウォッチの機能的ブロック図、第３図は上記時間保持装
置のスピーチ記憶再生部分の機能的ブロック図、第４図
は上記時間保持装置におけるスピーチ記憶再生部分の適
用回路の回路図、第５図は上記装置における警報時間及
びスビージメッセイジをどのようにプログラムするかを
示すフローチャート、第６図は本発明の警報動作順を示
すフローチャートである。 ＦＩＧ、２ ＦＩＧ、１ ＦＩＧ、３ １”　−−−−−”Ｉ Ｉ　　　　８１．１１２１ １８３．５４　　　１ 一一一〒−−− Ｏ ／Ａ＼ 、＋１１−４−−　。 ＦＦＦＰＩ ＦＩＧ、５

Claims (1)

1. 【特許請求の範囲】 １、発振回路、分周器、現在の時間が表示される表示回
   路、複数のプリセット時間が入力できるプリセット可能
   な警報回路、プリセットされた時間と現在の時間とを比
   較してプリセットされた時間が到来したときに警報スピ
   ーチを発生するための比較回路を有するプリセット可能
   な時間保持手段、 上記スピーチ信号を記憶するためにデジタル信号に変換
   して符号化し、再生のために該デジタル信号を複号して
   上記スピーチ信号と一致する周波数応答でアナログ信号
   に変換するスピーチ処理手段、 上記スピーチ処理手段によって発生された上記デジタル
   信号を所定のアドレスに記憶する記憶手段であって、上
   記記憶手段は上記複数のスピーチ信号の数に等しく対応
   する分割配置に上記記憶手段を仕切る事なく可変長のス
   ピーチ信号を記憶する事が可能である記憶手段、 上記プリセットされた時間のタイムアップ信号によって
   トリガされたときに上記記憶手段に記憶された上記デジ
   タル信号を出力するようにする制御手段、 上記スピーチ信号の入力を制御しかつ上記スピーチ信号
   の出力を制御するための周辺制御手段、とから構成され
   る警報スピーチ／時間保持装置。 ２、請求項１記載の警報スピーチ／時間保持装置におい
   て、上記プリセット可能な時間法手段は２つ以上の時間
   のプリセットが可能である事を特徴とする装置。 ３、請求項１記載の警報スピーチ／時間保持装置におい
   て、上記スピーチ信号の出力順序は、時間順ではあるが
   上記プリセットした警報じかんの設定順序には依存しな
   い事を特徴とする装置。 ４、請求項１記載の警報スピーチ／時間保持装置におい
   て、上記スピーチ処理手段及び上記記憶手段は、上記プ
   リセットされた警報時間がタイムアップしたとき上記記
   憶手段に記憶されたいかなるスピーチ信号でもランダム
   的に発生する事ができる事を特徴とする装置。 ５、請求項１記載の警報スピーチ／時間保持装置におい
   て、上記記憶手段は異なるスピーチメッセイジ又は２グ
   ループ以上の同一のメッセイジを記憶可能な複数のセク
   ションを有している事を特徴とする装置。 ６、請求項１記載の警報スピーチ／時間保持装置におい
   て、スピーチ入力装置が音声信号を電気的信号に変換す
   る事を特徴とする装置。 ７、請求項１記載の警報スピーチ／時間保持装置におい
   て、外部手段が上記警報時間をプリセットするために用
   いられ、該外部手段はカウンタ、ＯＲゲート及び２つの
   スイッチからなる事を特徴とする装置。 ８、請求項１記載の警報スピーチ／時間保持装置におい
   て、上記スピーチ処理及び記憶手段は外部操作によって
   制御されて、メッセイジマシーンとして上記アナログ信
   号を再生する事を特徴とする装置。