JPH02223329A - 電力用信号処理システムおよびディジタル保護リレー装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電力系統、配電系統等の送配電系統における
電力用保護システム、制御システムに用いて好適な電力
用信号処理システムに係り、特に。

処理手段を処理機能に基づいてそれぞれ複数のユニット
に最適分散してなる。マルチプロセッサ方式に甚づく、
電力用信号処理システムおよびそれに関連する装置に関
する。

［従来の技術］ 近年、電力系統においては、保護継電器としてディジタ
ルリレーが開発され、電圧、ｆｌｔ流等の信号を、一定
時間間隔でサンプリングしたデータを演算処理し、系統
故障を検出し、系統を保護している。

この種のディジタルリレーとして、従来提案されている
ものは１例えば、電気学会誌１０５巻１２号第１２頁以
下に記載されているように、入力部、処理部、整定部お
よび出力部を備えて構成される。このリレーでは、前記
入力部に、フィルタ、サンプルホールド回路、マルチプ
レクサ、アナログディジタル変換器およびバッファを有
している。また、前記処理部に、ＣＰＵ　（マイクロプ
ロセッサ）、ＲＡＭおよびＲＯＭを備えて、リレー演算
を行なう、この場合、複数のリレー機能を、ＣＰＵが時
分割多重処理により実行している。

また、同様のディジタルリレー装置として、第２９図に
示すものが提案されている。

この装置は、入力部Ａ、！定パネルＢ、出力部Ｃおよび
データ処理部りを有している。

入力部Ａは、補助変成器Ａｌ、Ａ２と、アナログフィル
タＡ３．Ａ４と、サンプルホールド回路Ａ５．Ａ６と、
マルチプレクサＡ７と、アナログディジタル変換器Ａ８
とを備えている。出力部Ｃは、引き外し回路を備えてい
る。また、データ処理部りは、システム内部の制御およ
び入力データについての各種演算を実行する中央処理装
置（ＣＰＵ）Ｄｉと、該ＣＰＵＤ１のワークエリアおよ
びデータ記憶エリアとなるＲＡＭＤ２と、ＣＰＵＤＩの
制御プログラムおよび演算プログラムを格納するＲＯＭ
Ｄ２と、前記入力部Ａおよび整定パネルＢからの入力信
号を取り込む入力インタフェースＤ４と、演算の結果得
られる制御信号を出力部に出力する出力インタフェース
Ｄ５とを備えて構成される。

このディジタルリレー装置は、送電線りについて配設さ
れた変流器ＣＴ、変圧器ＰＴ等から電流、電圧の信号を
得て、これについて、予め定めたアルゴリズムに従って
演算し、事故の有無を監視する。そして、例えば、送ｉ
ｆ！ＭＬに、地絡等の事故が発生すると、これにより変
動した電流、電圧信号を受け、これらの信号に基づいて
演算して、事故点を求め、最適な位置にある遮断器の引
き外しを指示する信号を出力する。

ところで、近年、系統事故現象の複雑化に対処するため
、保護性能の高度化、高速化、高精度化等が要求されつ
つある。そのため、多数のデータを、種々のアルゴリズ
ムに従って、それぞれ高速で演算処理する必要が生じて
いる。

ところが、前述したような形式のディジタルリレーでは
、演算処理部の処理能力に限界があり、処理すべきデー
タが多い場合には、対応が困難である。そのため、複数
台のディジタルリレーを並設して対応せざるを得す、シ
ステムが全体として大型化することが避けられないとい
う問題があった。

しかも、その場合でも、システムが、独立して機能する
複数のディジタルリレーの集合体であるため、それらの
間での協調、例えば、演算結果の共用等が容易でなく、
結局、それぞれ独立に演算を実行せざるを得す、効率が
悪いという問題がある。

これに対して、複数のマイクロプロセッサにより処理を
実行するマルチプロセッサ方式のものが提案されている
。

この種の方式としては、例えば、特開昭６０−８４９１
２号公報に開示されるように、保護演算処理を、保護リ
レーの要素別に個別の演算処理に分割し、各演算処理を
それぞれ独立した演算モジュールで行なうように構成し
、かつ、各演算モジュール間は、シリアル情報伝送ライ
ンで結合し、各演算モジュールで自己に必要な情報のみ
を入力して、予め割り当てられた演算を行なって、シリ
アル情報伝送ラインに出力するように接続して構成され
るものがある。

また、昭和６１年電気学会全国大会Ｎａ１３１９に記載
される電力用のディジタル保護リレー装置がある。この
ものは、保護リレーに係る機能を複数のユニットに分割
し、それぞれのユニットを１枚のプリント板に実装し、
これらをシステムバスを介して接続した構成となってい
る。ユニットとしては、アナログ入力、演算、整定、事
故検出、電源、入力変換器１表示、出力、入力、補助リ
レーに分割されている。

［発明が解決しようとする！ｌ！題］ 上記従来技術のうち、複数個の演算モジュールにより構
成される例は、保護演算を要素別に分割し、各分割した
保護演算を格別にパイプライン方式で演算している。

しかし、データをシリアル伝送ラインで転送しているた
め、転送に時間がかかる二ε、また。各モジュールにお
いてシリアルパラレル変換しなければならないこと等に
より、各モジュールでの処理のオーバーヘッドが大きく
なり、多量のデータをリアルタイムで処理しなければな
らない保護リレーには、処理能力の点で不十分である。

また、多数の要素があるリレー装置の場合、多数の演算
モジュールを必要として、装置が大型化すると共に、各
モジュールのデータの転送により多くの時間がかかり、
高速処理が困難と成る。

一方、電気学会誌に開示されたディジタルリレーは、保
護リレーに係る機能を複数のユニットに分割した構成に
なってはいる。しかし、このものは、各ユニット間のデ
ータ転送、動作のタイミング等の制御について配慮され
ていない。

すなわち、あるユニットが、他のユニットとの間で、デ
ータ転送を実行しようとする場合に、バスの使用権の確
保、それぞれのユニットが相互に通信可能か否か等の制
御を、それぞれのユニットにおいて実行しなければない
ため、制御が複雑になると共に、各ユニットにそのため
の機能を必要として、オーバーヘッドが大きくなるとい
う問題がある。しかも、バスが他のユニットにより使用
されていれば、データの転送を待たなければならない。

これは、短時間で多量のデータを処理する必要のある電
力用のリレー装置としては、無視できない問題である。

また、これらの制御機能は、システムの構成に合わせて
各ユニット単位で設けられるため、システムごとに異な
り、標準化しにくいという欠点がある。

さらに、前記従来のリレー装置では、システムを拡張す
る場合に、各ユニットごとに、制御機能の再設定を行な
う必要がある。この再設定は、各ユニットのマイクロプ
ロセッサの制御プログラムの書き換えにより行なうこと
になるので、すべてのマイクロプロセッサの制御プログ
ラムを書き換えなければならず、手間がかかる。しかも
、この場合、各ユニットの機能の特性の相違を考慮して
、制御プログラムを作成する必要があるので、拡張の許
容範囲が狭いという問題がある。

また、マイクロプロセッサを用いて演算等の処理を行な
っているため、特に、高速演算を行なうユニットの処理
能力にも限界があり、高速性を求めると精度が低下し、
精度を求めると速度が低下するという問題がある。これ
に対して、処理能力を向上させようとする場合には、多
くのユニットを追加せざるを得ない。しかし、システム
内にユニットを追加することは、前述したように種々の
問題がある。

このため、システム自体を複数台並設して、全体の処理
能力を向上することが考えられるが、装置が大規模化す
ると共に、消費電力の増大、コストの上昇などの問題が
あった。また、並設されるシステム間の連携が容易でな
いため、並設して動作するシステムの連携が必要な機能
については、信頼度が低下するので、高度な機能の実現
が困難である。

さらに、−船釣に、アナログ入力部は信頼度が低いので
、データの信頼性を上げるには、入力信号を点検信号に
切り換えて一定周期（例えば、１回／１日程度）で、全
チャネルを点検せざるをえない。このため、従来は、点
検用の特別の追加回路を有している。そのため、ハード
ウェア量が多くなると共に、ソフトウェア処理も複雑化
し、高信頼度化のネックとなっていた。

本発明の目的は、電力系統の広い範囲、例えば、電圧階
級５００ｋＶ　〜６．６ｋＶ−？’、送電線、母線、変
圧器、発電機、電圧安定制御装置、静止形無動電力補償
装置などにシリーズ展開ができるようにするために、ユ
ニットの追加、組み替えができて、小形で装置の拡張性
、柔軟性、高機能化。

多機能化に対応できる。電力用信号処理システムを提供
することにある。

本発明の他の目的は、システムを大型化させることなく
、ユニットのディジタル演算処理能力を大幅に向上させ
（高速処理）、処理機能の高速化を図って高精度化を実
現することができる電力用信号処理システムを提供する
ことにある。

さらに、本発明の他の目的は、ユニットの最適機能分割
および各ユニットにプロセッサを搭載することによって
、診断機能を充実させ、装置の信頼度の向上を図ると共
に、装置のアナログ入力部からの点検入力を入れて行な
う自動点検機能をなくした小形で高信頼度、高性能な電
力用信号処理システムを提供することにある。

［課題を解決するための手段］ 本発明の目的は１次のようにして達成される。

すなわち、ｆ！！力用信用信号処理システムける信号の
取り込みから演算結果に基づく信号の出力までの一連の
処理を、処理機能に基づいて分割して実行する複数のユ
ニットを設け、かつ、これらのユニット間のデータ転送
を、前記一連の処理が分割された処理機能ごとに順次実
行されるよう制御する機能を有するシステムコントロー
ルユニットを設けことにより達成される。

また、本発明において、前記処理を分割して実行するユ
ニットのうち、高速演算を実行するユニットに、ディジ
タル・シグナル・プロセッサを搭載することにより、高
速演算処理が可能となる。

本発明の電力用信号処理システムにおける信号の取り込
みから演算結果に基づく信号の出力までの一連の処理処
理機能は、好ましくは、■システムコントロール、■ア
ナログ入力、■保護演算（リレー演算）または制御演算
、■シーケンス処理、■整定・表示、■ディジタル入出
力、に分割して、各々を個別のユニットとする。また、
これに、フェイルセーフを考慮して、独立に機能する、
事故検出ユニットを付加することが好ましい。

これらのユニットは１次のように構成することが好まし
い。

（１）上記■〜■および■のユニットには、プロセッサ
を搭載する。

（２）上記■〜■は、汎用システムバス、好ましくは１
例えば、マルチパス、ＶＭＥバスなどの匪界標準バスを
介して接続する。

（３）上記■のディジタル入出カニニットは、上記■の
シーケンス処理ユニットと上記汎用システムパスとは異
なるバスを介して接続する。

（４）上記■の事故検出ユニットは、上記■〜■とはハ
ードウェアを全く分離して設ける。これは、互いに干渉
を避けるためである。

さらに、処理高速化の目的を達成するために、上記した
ように、■〜■のユニットにはプロセッサを搭載し、特
に、■のアナログ入力ユニットと■の保護（制御）演算
ユニットには、高速演算ができるディジタル・シグナル
・プロセッサＤＳＰを搭載する。他のユニットのプロセ
ッサは、汎用のマイクロプロセッサを搭載する。そして
、■〜■のユニットは、それぞれに並列動作ができるよ
うにする。すなわち、システムコントロールユニットに
より、各ユニットに対してデータを順次転送するよう制
御を行なうことにより、一連の処理を、各ユニットが協
調して実行するように制御する。

さらに、上記他の目的を達成するため、本発明は、各処
理ユニットに、それ自身と他のユニットの両者がアクセ
スできるメモリを設け、このメモリに、予め設定した情
報を、当該ユニットまたは他のユニットが周期的に書き
込み、これを書き込んだユニットとは異なるユニットが
周期的に読みだして、読みだした情報が予め設定した情
報か否か判定して、ユニットの動作状態を監視する機能
を備える構成と成っている。

また、各ユニットはプロセッサを搭載しているので、前
記相互チェックのほか、自己判断（セルフチェック）を
実施するようにしてユニット単位の不良を検出できるよ
うにしてもよい。

さらに、アナログ入力信号に、ハードチェックのための
チェック信号を常に重畳させ、このチェック信号を、デ
ィジタルフィルタによりシステムの性能に影響のない値
まで除去すると共に、この信号成分のみを上記■のアナ
ログ入力ユニット内のディジタル・シグナル・プロセッ
サで抽出し、アナログ入力部の正常性を常にチェックす
るようにしてもよい。

（以下余白） ［作用］ 電力系統の保護または制御に係る処理機能は、前記■〜
■を適宜選択、組み合わせることにより実現できる。し
かも、各ユニット間のデータ転送を、システムコントロ
ールユニットが制御するので、システムを構築する際、
システムコントロールユニットによる転送制御について
当該システム対応に設定するのみで、各ユニットは必要
な機能のものを必要な数量接続すればよい。従って、シ
ステムの標準化が図れる。

例えば、前記した前記■〜■のユニットを１ユニツトず
つ揃えたシステムを、基本システムとして標準化してお
く、そして、構築すべきシステムによって、入力データ
のチャネル数が多い場合には、アナログ入力ユニットを
増設し、また、演算量が多い場合には、演算ユニットを
増設することにより、対応ができる。

従って１本発明の信号処理システムを適用すれば、広い
用途について、システム構成を展開することができる。

広い範囲の電圧クラス、例えば。

５００ｋＶ　〜６．６ｋＶで、種々の保護対象、例えば
、送電線、トランス、発電機、母線等について、保護ま
たは制御するシステムが構築できる。

さらに、ユニットの増減、変更が容易であるから、小形
で高信頼度な多機能・高機能なディジタル保護（制御）
装置が実現できる。すなわち、拡張性・柔軟性に富んだ
システム構成が実現できる。

また、前記した■および■のユニットについて、高速演
算が可能なディジタル・シグナル・プロセッサ（ＤＳＰ
）を搭載することにより。

ｌ）系統に発生する高調波成分をＤＳＰを用いたディジ
タルフィルタにより除去でき、アナログ入力ユニット■
の小形化、高信頼度化が実現できると共に、従来の数倍
（２〜３倍）の高性能（高精度、高安定度）化が実現で
きる。

２）電力系統の保護または制御に係る演算が、短時間で
処理できると共に、浮動小数点演算形ＤＳＰではダイナ
ミックレンジが広くなり、スケーリングなどの手間も不
要となる。さらには、処理が高速になるため、多くの機
能（多機能）、高機能な処理が可能となり、制御および
保護特性の高性能化（高精度、高速動作）、小形化・高
信頼度化、低コスト化が実現できる。

一方、ユニット■〜■は、プロセッサを搭載し、それぞ
れに演算周期をフルに使用したオーバーヘッドのない並
列動作が可能であるため、それぞれのユニット、すなわ
ち、システムの処理能力を向上（スループットの向上）
させることができる。

さらに、■のユニットに高速のＤＳＰを適用し、電力系
統に発生する高調波をディジタルフィルタにより除去す
ることにより、公知アナログフィルタにおける抵抗やコ
ンデンサなどのばらつきによる特性のばらつきがない（
高精度）、安定（経年変化がない、温度変動の影響を受
けない）な特性を実現できる。

また、■のＤＳＰは、アナログ入力信号に重畳させた点
検・監視（チェック）用信号を、電力系統の保護または
制御に係る性能に悪影響を与えないような値まで除去す
ると共に、該点検・監視用信号の振幅値および周波数を
高精度に常時チェックできる。従って１、アナログ入力
信号を点検信号に切り換えて、装置の異常の有無をチェ
ックする、従来の自動点検を省くことができる。

［実施例］ 以下、本発明を実施例に基づいて説明する。

第１図に本発明の信号処理システムを適用した電力用デ
ィジタル保護リレー装置の一実施例の全体ブロック構成
図を示す。

図示のように、本実施例は、保護リレーに係る処理機能
を９種のユニットに分割して構成されている。それらの
ユニットは、マルチプロセッサシステムのためのシステ
ムコントロールユニット１、アナログ入力のＡ／Ｄ変換
およびディジタルフィルタ処理を行なうアナログ入力ユ
ニット２、リレー演算ユニット３．シーケンス処理ユニ
ット４、整定・表示処理ユニット５、ディジタル入出カ
ニニット６、事故検出ユニット７゛、補助リレーユニッ
ト８１表面パネルユニット９がら硝酸されている。

ユニット１〜５はそれぞれ汎用システムバスＢ１を介し
て接続されている。

また、シーケンス処理ユニットとディジタル入出カニニ
ット６とは、汎用システムバスＢ１とは異なる入出力Ｉ
１０バスＢ２で接続されている。

さらに、事故検出ユニット７内のリレー演算部７１とシ
ーケンス処理部７２は、上記したバスＢ１およびＢ２と
は異なる入出力■／○バスＢ３で接続されている。

なお、システムには、図示しないが電源装置を備え、こ
れにより、各ユニットが駆動される。

次に、汎用システムバスＢ１に接続される１〜５のユニ
ット間のデータ転送制御、すなわち、マルチプロセッサ
のデータ転送制御の一例について、を第２図および第３
図を用いて説明する。第２図において、ユニット１〜５
は、第１図のユニット１〜５と全く同一のものである。

システムコントロールユニット１において、１０は汎用
マイクロプロセッサを含む制御部、１１は高速データ転
送のためのダイレクト・メモリ・アクセス・コントロー
ラ（ＤＭＡＣ）、１２はデータメモリである。

アナログ入力ユニット２において、２ｏは浮動小数点演
算形（固定小数点演算形でも可）のディジタル・シグナ
ル・プロセッサＤＳＰを含む信号処理部、２１は例えば
デュアルポートランダムアクセスデータメモリ（ＤＰＲ
ＡＭ）からなるデュアルポートデータメモリである。

リレー演算ユニット３において、３ｏは浮動小数点演算
形（固定小数点演算形でも可）のＤＳＰを含む演算処理
部、３１はデュアルポート・ランダムアクセス・データ
メモリ（ＤＰＲＡＭ）からなるデュアルポートデータメ
モリである。

シーケンス処理ユニット４において、４０は汎用マイク
ロプロセッサを含むシーケンス処理部。

４１は前記データメモリ３１と同様にＤＰ’ＲＡＭから
なるデュアルポートデータメモリである。

整定・表示処理ユニット５において、５０は汎用マイク
ロプロセッサを含む整定・表示処理部。

５１はＤＰＲＡＭからなるデュアルポートデータメモリ
である。

また、第２図中の信号線αは、データの取り込み周期を
知らせるための割込み信号、信号線ａ〜ｅは、各ユニッ
トの異常報知および異常認知信号（ＳＹＳ　　ＦＡＩＬ
）である。

次に、この実施例におけるデータ転送方式について、第
３図をも参照して説明する。

第３図は、データ転送のタイミングを時系列的に表現す
る。第３図において。

（ａ）がシステムコントロールユニット１の処理、（ｂ
）がアナログ入力ユニット２の処理、（ｃ）がリレー演
算ユニット３の処理 （ｄ）がシーケンス処理ユニット４の処理。

（ｅ）が整定・表示処理ユニット５の処理、をそれぞれ
示す、同図において、■〜■の点線の矢印の方向はデー
タ転送の方向を示すものである。

まず、マスタユニット（汎用システムバスの使用権を得
、データ転送を開始できるユニット）であるシステムコ
ントロールユニット１が、スレーブユニット（マスクに
よって行なわれるデータ転送に応答するユニット）であ
るアナログ入力ユニット２からＮ周期のデータのを入力
する。このデータは、Ｎ−１周期以前のサンプルデータ
を用いて、該アナログ入力ユニット２が、Ｎ周期にディ
ジタルフィルタリング処理を行なった、例えば、電力系
統の電圧および電流情報である。このデータ■の入力は
、ユニット１内の制御部１０で行なってもよいし、ＤＭ
ＡＣ１１で行なってもよいものである。そして、入力し
たデータのはデータメモリ１２に記憶する。

次に、システムコントロールユニット１は、入力し記憶
しているデータ■を、スレーブユニットであるリレー演
算ユニット３にデータ転送する。

これが、第２図中の■である。

さらに、Ｎ周期に演算したリレー演算結果（Ｎ−１周期
以前のアナログ入力ユニット出力を使用している）■を
入力し、ユニツ１−１内のデータメモリ１２に記憶する
。

次に、システムコントロールユニット１は、入力し、記
憶してルするデータ■を、スレーブユニットであるシー
ケンス処理ユニット４にデータ転送する。これが、第２
図中の■である。

さらに、Ｎ周期に演算したシーケンス処理結果（Ｎ−１
周期以前のリレー演算結果を使用している）■を入力し
、ユニット１内のデータメモリ１２に記憶する。

次に、システムコントロールユニット１は、入力し、記
憶しているデータ■を、スレーブユニットである整定・
表示処理ユニット５にデータ転送する。これが、第２図
中の■である。

さらに、ユニット５中のＤＰＲＡＭに記憶されているリ
レー用整定値■を入力し、システムコントロールユニッ
ト１中のデータメモリ１２に記憶する。このデータ■は
、リレー用の整定値であるので、上記したデータ■に含
ませて、システムコントロールユニット１が、リレー演
算ユニット３に毎サンプリング、ユニット２より入力し
たデータのと一緒に転送し、ユニット３中のＤＰＲＡＭ
３１に記憶するようにするものである。このようにする
ことにより、整定値に変更があっても直ちに対応するこ
とができる。

第３図から明らかなように、各ユニットは、それぞれの
データ転送が終了すると１次のサンプル時刻まで、各ユ
ニットに与えられた機能をフルに処理できるものである
ことが理解できる。すなわち、各ユニットは、その時刻
のデータ転送が終了してから、その時刻のデータを用い
た演算処理をサンプル周期を全て使用して演算が可能で
ある。

これは、第２図に示した各ユニット内のデュアルポート
データメモリ２１，３１，４１．５１を設けていること
の効果によるものである。

第３図に示した、■のデータ転送タイミングは、第３図
に示した割込み信号線αによって行なうものである。こ
の信号線αは、電力系統の電圧、電流をサンプリングす
るサンプル指令に同期した信号線であり、ユニット２よ
り発せられるものである。このタイミングは、原サンプ
リング信号のサンプリング周期を分周したものである。

上記したデータ転送■〜■は■のデータ転送の後、引き
続いて行なわれるものであることは言うまでもない。

以上９本実施例の適用されたディジタル保護リレー装置
の機能分割、全体ブロック構成および分割された各ユニ
ット間のデータ転送例について述べた。

ところで、上記実施例では、システムコントロールユニ
ット１が、他の四つのユニット２〜５を制御している。

しかし、システムコントロールユニット１の制御し得る
ユニットはこれに限られない、第３図に示すように、シ
ステムコントロール処理の１周期内にすべてのユニット
に対する転送処理が納まる範囲であれば、さらに被制御
ユニットを増加することができる。

ユニットの増設は、当該ユニットをシステムバスＢ１に
接続すると共に、該ユニットにアドレスをａ定し、かつ
、システムコントロールユニットの制御プログラムを変
更すればよい。

増設するユニットは、例えば、あるユニットの処理能力
を向上する目的の場合には、同一機能のユニットを増設
すればよい。また、システムに、異なる機能を付加した
い場合には、当該機能を有するユニットを増設すればよ
い。

例えば、アナログ入力ユニットを増設すれば、より多く
の信号め処理が可能となる。また、リレー演算ユニット
を増設すれば、より多くの演算が実行でき、リレーの多
機能化および高機能化が図れる。

一方、異なる機能を有するユニツ１−を増設することに
より、ディジタルリレーに各種の機能を付加することが
できる。例えば、通信機能を設けて。

他のリレー装置との情報交換を行なったり１本システム
を子機として、親機において集中制御を行なったりする
ことが可能となる。

また、本システムでは、ユニットの増加のみならず、削
減、変更が可能であることは、いうまでもない。

例えば、演算ユニットを、より高速処理のできるユニッ
トと交換することができる。これにより。

例えば、１周期内での演算処理能力が向上するので、処
理できる情報量が増大する。従って、より多くの信号の
処理が可能となる。また、それまで、複数の演算ユニッ
トで実行していた演算を、それより少ない数のユニット
で処理可能となり、ユニット数を削減することができる
。逆に、処理すべき情報が同じであれば、より高精度の
演算、複錐な演算が限られた時間内で実行可能となるの
で、システムの高精度化、高機能化を図り得る。

このようなことは、システム構築の際にも適用でき、目
的に応じてユニットを選択することにより、ディジタル
リレー装置の他、種々のシステムが構築できる。

このように１本実施例の方式によれば、目的に応じて種
々のシステムが構築できると共に、−旦構築したシステ
ムの拡張、機能付加、高速化、高精度化、高機能化等が
容易に行なえる柔軟性あるシステムが構成できる。

次３に、各ユニットのそれぞれの詳細説明の前に電力用
ディジタル保護装置の概要について述べる。

処理の概要を第４図、第Ｓ図および第６図を用いて説明
する。まず、第４図を用いて、電力用保護装置の処理概
要を述べる。

ステップ２００１では、電力系統よりの情報、すなわち
１例えば、送電線の電圧、電流を入力し、さらにアナロ
グ量をディジタル量に変換する。

ステップ２００２では、事故検出あるいは制御用の電気
量を導出する。この電気量の導出には。

電力系統事故時の電圧、電流の大きさ、事故点までのイ
ンピーダンスＺ、抵抗分Ｒ、リアクタンス分Ｘ、事故点
の方向、事故時の周波数などがある。

ステップ２００３では、ステップ２００２で導出した電
気量を所定の整定値と比較判定する。

比較判定結果、事故と判定されたら、ステップ２００４
に進む。

ステップ２００４では、ステップ２００３で判定された
事故条件が継続されているかどうかの判定を行ない、継
続されていればステップ２００５に進む。

ステップ２００５では、事故と判定されたのでその情報
を記憶する。

ステップ２００６では、ステップ２００５で記憶されて
いる各種リレーの動作を基に、公知のシステムのシーケ
ンス処理（外部条件、タイマーとの組み合わせもある）
を行ない、事故と判定された場合には、遮断器に対する
遮断指令を発するものである。

ステップ２００７は、装置の点検・監視処理である。

電力用のディジタル制御保護装置は、上記した処理をア
ナログ入力のサンプリング周期内に実行し、毎サンプル
緑り返し実行するものである。

第５図には公知のリアクタンスリレー（１要素分）とモ
ーリレー（１要素分）の特性例を示す。

図において、ｊｘはインピーダンスの誘導リアクタンス
分である。

第４図のステップ２００２では、上記リレー要素を約３
０〜５０要素分処理し、ステップ２００６のシーケンス
処理はこれらのリレー要素出力を基に、システムに対応
した所期のシーケンス処理を行なうものである。第５図
に示したＺｌおよびＺ２が整定値であり、保護リレーの
場合には、この値が保護範囲を決定する。この値は電力
系統の変更、これに伴う保護範囲の変更の場合には、人
間により装置外部よりオンラインにて変更されるもので
あることは公知の技術である。

第６図には、第５図に示したリアクタンスリレーの処理
フロー例（第６図（ａ））とそれぞれの処理ステップに
対応する処理波形例（第６図（ｂ））を示す。図におい
て、（ａ）と（ｂ）の８１〜Ｓ７はそれぞれ対応するも
のである。

このリアクタンスリレーの場合、まず、電圧・電流デー
タを入力しくステップＳＬ、、２）、これらについて種
々の演算を実行しくステップ８３〜Ｓ７）、演算結果を
整定値と比較する（ステップ８８）。ここで、演算結果
が整定値より大きければ、異常状態の持続時間を調べる
ためのカウンタ（図示せず）を＋１歩進する（ステップ
９）。

ついで、このカウンタの計数値が所定計数値より大きく
なったか否かを調べる（ステップＳ　１０）。

ここで、カウンタの計数値が所定計数値より大きければ
、リレーを動作させるべき状態と判断して。

要素リレーの出力を１とする（ステップ５１１）。

一方、計数値が所定値に達していなければ、要素リレー
の出力を０として、動作させないでおく（ステップ５１
２）。

ところで、前記ステップＳ８において、演算結果が整定
値より小さければ、前記カウンタをクリアしくステップ
５１３）、当然のことながら、要素リレーの出力はＯで
ある（ステップ５１４）。

以上の説明で電力用保護リレー装置の概要が理解できる
であろう。

（以下余白） 次に、電力系統用ディジタル保護装置に対し、小形で装
置の拡張、高機能、多機能化に対応でき、さらに、高性
能（高精度、高速度）、高信頼度化が実現できるように
最適機能分散化を図った第１図の各ユニットについての
一実施例の構成とその処理機能について、以下に詳細に
述べる。

まず、第１図のアナログ入力ユニット２の一実施例につ
いて、構成および処理概要を第７図、第８図を用いて述
べる。第７図はアナログ入力ユニット（第１図の２）の
構成を示す。

図において、２０１は複数チャネルの折り返し誤差防止
用フィルタ、２０２は複数チャネルのサンプルホールド
回路（Ｓ／Ｈ）（全チャネル同時サンプリング方式）、
２０３はマルチプレクサ（ＭＰＸ）　、２０４はアナロ
グ／ディジタル変換回路、２０５はデュアルポート・ラ
ンダムアクセス・メモリ（以下ＤＰＲＡＭと略記する）
を用いたデュアルポートのバッファメモリ、２０６はタ
イミング発生回路、２０７はユニット間、他系統。

その他（入力信号など）と該ユニットとの同期化を図る
ためのインターフェイス回路である。

また、２００はディジタル・シグナル・プロセッサ（以
下ＤＳＰと略記する）、２０８は前記ＤＳＰ２００用プ
ログラムメモリ、２０９はＤＰＲＡＭを用いたデュアル
ポートデータメモリ、２１０はシステムバスインターフ
ェイス回路、２１１は割込み発生回路、２１２は異常検
出回路である。

また、信号線αはデータ取り込み用の割込み発生信号（
ユニット１に対する発生信号）、°信号線ｅは異常報知
および認知信号（ＳＹＳ　　ＦＡＩＬ）である。

前記バッフ　７　メ−１−ＩＪ　２　Ｑ　５、ＤＳＰ２
００、プログラムメモリ２０８、デュアルポートデータ
メモリ２０９、割込み発生回路２１１および異常検出回
路２１２は、ローカルバスＬＢに接続されている。また
、前記割込み発生回路２１１および異常検出回路２１２
は、システムバスＢ１にも接続される。さらに、デュア
ルポートデータメモリ２０９は、システムバスインター
フェイス回路２１０を介してシステムバスＢ１に接続さ
れる。

次に、第８図を用いて処理概要を述べる。

ステップ２０２０でイニシャル処理後、ステップ２０２
１で、第７図に示した信号線Ｘを監視し、入力情報（系
統の電圧・電流）のＡ／Ｄ変換後のデータ入力割込みが
発生しているかをチェックする。これは、第７図に示す
ＤＳＰ２００が行なう。

データ入力割込みがある場合には、そのサンプル時刻の
全チャネルのデータをステップ２０２２で入力し、ステ
ップ２０２３では、そのデータおよび必要とするそれ以
前のサンプル時刻の記憶しであるデータを用いて、全チ
ャネル分のフィルタ演算（ディジタルフィルタ演算）を
行なう。もちろん、この演算は、ＤＳＰ２００が、プロ
グラムメモリ２０８に記憶されている命令に従って実行
するものである。ＤＳＰの概要とディジタルフィルタ演
算の概要については後述する。

ステップ２ｏ２４では、信頼度向上のための監視処理を
行なう。この監視処理についていは後述する。

ステップ２０２５ではカウンタＣの歩進を行ない、ステ
ップ２０２６で上記カウンタＣがある一定値（α）にな
ったかどうかの判定を行なう６ステツプ２０２５．２０
２６の処理は、ステップ２０２１のデータ入力割込みの
回数を計数している。このカウンタＣは、例えば、ＤＳ
Ｐ２００内に設定される。

ステップ２０２６でカウンタＣがある一定値に達した場
合、ステップ２０２７でこのカウンタをクリアする。ス
テップ２０２３で、フィルタ演算結果を全チャネル分、
第７図のデュアルポートデータメモリ（ＤＰＲＡＭ）２
０９に記憶して、ステップ２０２９で、第１図システム
コントロールユニット１に対して、該データを取り出す
割込み発生処理を行なう。

以上の説明から明らかなように、本実施例のアナログ入
力ユニット２は、前述した電気学会誌１０５巻１２号記
載のディジタルリレーにおけるアナログ入力とは、処理
手順に差異がある。

すなわち、後者の公知のアナログ入力では、フィルタ（
アナログ）→Ｓ／Ｈ（サンプルホールド）→ＭＰＸ　（
マルチプレクサ）→Ａ／Ｄ　（アナログ／ディジタル変
換）→所期の演算の順であるのに対し１本実施例のアナ
ログ入力部は、 Ｓ／Ｈ−＋ＭＰＸ−＋Ａ／Ｄ→ディジタルフィルタ→所
期の演算となっている。

また、第８図の処理フローのステップ２０２６から明ら
かなように、ステップ２０２３のディジタルフィルタ演
算の周期は、他のユニットにデータ転送する周期の１／
α（αは正の整数）で行なう。例えば、ディジタルフィ
ルタの演算周期を１６７μ５（６ｋｌｌｚサンプリング
）として、α＝１０とすると、他のユニット（本実施例
では第１図のシステムコントロールユニット１）にデー
タ転送する周期は、１６６７μｓ　（６００Ｈｚサンプ
リング相当）となる。すなわち、ディジタルフィルタ演
算周期をディジタル保護演算周期の１／ｌＯで行なうも
のである。このαは、システムにより、任意に設定、変
更可能なものであることは言うまでもない。

また、システムにより、多くの入力チャネル数を必要と
する場合では、このユニットを複数システムバスに接続
し、これら複数ユニット間の同期を、第７図のインタテ
フェイス回路２０７を介してとり、並列処理させるよう
にすればよいことは、いうまでもない。

以上の説明から明らかなように、本実施例のアナログ入
力ユニットによれば、Ｓ／Ｈ，ＭＰＸ、Ａ／Ｄ部の誤差
（オフセット電圧、ノイズ、量子化誤差）を−括して、
ディジタルフィルタが除去したデータを用いて所期のリ
レー演算などが実行できるため、従来構成に比して、大
幅な特性改善ができる。

次に、第９図を用いて、第１図に示すシステムコントロ
ールユニットｌの一実施例について説明する。

同図において、１００は汎用のマイクロプロセッサ、１
０１は高速データ転送用のダイレクト・メモリ・アクセ
ス・コントローラ（以下ＤＭＡＣと略記する）である。

また、１０２は例えばＦＲＯＭを用いたプログラムメモ
リ、１０３はＲＡＭを用いたデータメモリ、１０４は電
気的消去・書替え可能な不揮発性メモリＥ２ＦＲＯＭを
用いて整定値等の設定値、定数、係数などの設定データ
を記憶する設定データメモリ、１０５はスタティック・
ランダムアクセス・メモリ（ＳＲＡＭ）と上記と同様の
不揮発性メモリＥ”ＦＲＯＭとを同一チップ（ＩＣ）内
に実装して、データを不良発生時に高速に記憶し、不良
解析を行なうための解析データメモリである。

さらに、１０６はシステムリセット、システムクロック
、バスアクセス調停回路などを有するシステムロジック
、１０７はシステム割込み判定回路、１０８は異常検出
回路、１０９は、パーソナルコンピュータ等と接続する
通信インターフェイス（Ｒ８−２３２Ｃ）回路、１１０
はシステムバスインターフェイス回路である。

前記解析データメモリ２０５は、前述のようにＳＲＡＭ
とＥ”ＦＲＯＭとを有して構成され、ストア制御信号（
パルス）によって、ＳＲＡＭの全データがＥ”ＦＲＯＭ
に一度に転送し、また、リコール制御信号（パルス）に
よって、Ｅ２ＦＲＯＭの全データを一度にＳＲＡＭに転
送する機能を有する。

従って、例えば、電源オフ時、ユニットの異常検出時等
に、前記ストア制御信号を発生する構成と、しておくこ
とにより、直前のデータが不揮発性のＥ２ＦＲＯＭに保
存でき、運転再開、不良解析に好適である。

前記マイクロプロセッサ１００は、ローカルバスＬＢに
接続される。また、このローカルバスＬＢには、ＤＭＡ
Ｃ１０１、設定データメモリ１０４、解析データメモリ
１０５．システムバスインターフェイス回路１１０、プ
ログラムメモリ１０２．データメモリ１０３．異常検出
回路１０８、通信インターフェイス回路１０９およびシ
ステム割込み判定回路１０７が接続されている。

次に、第１０図を用いて、＠１図に示すリレー演算ユニ
ット３の一実施例の構成について説明する。

同図において、３００は演算処理用のプロツセッサ（Ｄ
ＳＰ）、３０１はＥＰＲＯＭを用イタＤＳＰ用プログラ
ムメモリ、３０２はデータ記憶用のＤＰＲＡＭを用いた
デュアルポートデータメモリ、３０３はシステムバスイ
ンターフェイス回路、３０４は異常検出回路である。な
お、上記ＤＳＰの概要については後述する。

このリレー演算ユニットが、第４図のステップ１〜ステ
ツプ５の処理を高速に処理するものである。すなわち、
電力用ディジタル制御および保護のための処理を行なう
プロセッサユニットである。

システムによっては、このユニットを複数個、システム
バスに接続して、並列処理させることができる。

次に、第１１図（ａ）を用いて、第９図に示すシステム
コントロールユニット１の一実施例の処理概要を述べる
。第１１図（ｂ）には第１０図に示すリレー演算ユニッ
ト３の処理概要を併せて示している。

システムコントロールユニット１の処理は、第１１図（
ａ）に示すように行なわれる。

■イニシャル処理後、アナログ入力ユニット２からのデ
ータ取り込み要求（ディジタルフィルタ演算周期のα倍
）があるかどうかの判定（割込み待ち）を行なう（ステ
ップ１０００．１００１）。

■第２図および第３図を用いて説明したように、各ユニ
ットとのデータ転送処理を行なう（ステップ１００２）
。すなわち、ユニット間のデータ転送制御は、このシス
テムコントロールユニット１が行なう。

■各ユニット間とのデータ転送が正常に行なわれている
かどうかの相互チェック処理を行なう（ステップ１００
３〜１００７）。

■ローカルおよびシステム割込み処理を行なう（ステッ
プ１００８．１００９）。

■第９図の設定データメモリ１０４および解祈データメ
モリ１０５に記憶すべきデータの編集を行ない、かつ、
系統に事故が発生したときには、データのセーブ処理を
行なう（ステップ１０１０〜１０１２）。

■自己診断（セルフチェック）処理を行なう（ステップ
１０１３．１０１５）。

システムコントロールユニット１は、以上述べたような
処理を繰り返し、データ取り込み要求。

すなわち、保護（または制御）演算周期ごとに実行する
ものである。もちろん、ユニットの組み替え、追加など
にはそれに対応してデータ転送制御を変更して処理を実
行するようにするものであることは、容易に推測できる
ものであり、図示はしていないが、これらを制御するハ
ードウェアおよびラフ１〜ウエアをユニット内に内蔵し
ていることはいうまでもない。

次に、第１０図に示すリレー演算ユニツ１へ３の処理概
要を第１１図（ｂ）を参照して説明する。

（ａ）イニシャル処理後、前記システムコントロールユ
ニット１からのデータ転送が終了したかどうかの判定（
第１０図の信号線ＩＮＴＲＹを用いた割込み待ち）を行
なう（ステップ３００（１゜３００１）　　。

（ｂ）第１０図のデュアルポートデータメモリ３０２に
転送されたデータをＤＳＰ３００内部のデータメモリに
転送する（ステップ３００２）。

これは、ＤＳＰ３００を用いた演算処理を高速にするた
めである。

（ｃ）　所期のアルゴリズムに従った電力用保護リレー
演算処理を行なう（ステップ３００３）。

（ｄ）演算結果を、第１０図に示したデュアルボー１へ
データメモリ３０２に転送する（ステップ３００４）。

この演算結果を、前記したシステムコントロールユニッ
ト１が後述するシーケンス処理ユニット４に転送する。

（ｅ）システムコントロールユニット１とのデータ転送
が正常に行なわれているかどうか（ステップ３００５〜
３００７）の相互チェック、セルフチェックである常時
監視処理を行なう（ステップ３００９〜３０１１）。

以上述べたように、リレー演算ユニット３は。

データ転送周期ごと、すなわち、演算周期ごとに。

繰り返し、実行されるものである。演算時間は、データ
転送終了割込みがあってから、次のデータ転送割込みが
あるまで、オーバヘッド処理がなく、フルに使用するこ
とができ、処理能力を向上することができる。また、ス
テップ３００３のリレー演算処理は、第５図および第６
図で説明したような処理を、多種かつ多数実行するもの
である。

次に、第１１図を用いてユニット間（システムコントロ
ールユニット１とリレー演算ユニット３）のデータ転送
による相互監視によって不良を検出する手法例について
述べる。

まず、第１１図（ａ）のシステムコントロールユニット
１の監視処理について述べる。

（ステップ１００３） このステップは、リレー演算ユニット３側がシステムコ
ントロールユニット１より、毎周期、所定のデータ（こ
の例ではＡ）が転送されているかどうかをチェックする
ための処理である。システムコントロールユニット１は
、第１０図のデュアルポートデータメモリ３０２のある
固定エリア（例えばＮ番地とする）に毎周期、固定デー
タＡを転送する６ （ステップ１００４） このステップは、システムコントロールユニット１が、
第１０図のデュアルポートデータメモリ３０２のある固
定エリア（例えばＭ番地とする）から固定データＢを取
り込む処理である。このＭ番地のデータＢは、毎周期、
システムコントロールユニット１でクリアされ、倍周期
、リレー演算ユニット３でセットされるものである６（
ステップ１００５） このステップは、ステップ１００４で第１０図のデュア
ルポートデータメモリ３０２のＭ番地からデータ（正常
であればＢ）を入力したので、リレー演算ユニット３が
正常であれば次の周期で再びＭ番地にデータＢを記憶す
るはずであるので、前データが残っている場合との区別
のためにクリアする処理である。

（ステップ１００６） このステップは、Ｍ番地より入力したデータがＢかどう
かの判定を行なうステップである。Ｂであれば、リレー
演算ユニット３とのデータ転送も正常と判定できる。さ
らに、Ｂであれば、リレー演算ユニット３も、毎周期、
第１１図（ｂ）のステップ３００５の処理を正常に処理
していると判定できる。Ｍ番地より入力したデータがＢ
でない場合には、リレー演算ユニット３が正常に動作し
ていないと判定できる。なぜなら、データの転送が異常
かどうかは１ＭＭ番地のアクセスが正常にできなければ
、別の番地（例えばＭ＋１番地）をアクセスすることに
より、その異常の有無は容易に判定することができるか
らである。

次に、第１１図（ｂ）のリレー演算の監視処理について
述べる。

（ステップ３００５） このステップは、第１０図のデュアルポートデータメモ
リ３０２のＮ番地に固定値Ｂを、毎周期、記憶する処理
である。これは、システムコントロールユニット１が上
記したように、毎周期取り込んで、該リレー演算ユニッ
ト３が正常に動作しているかどうかを判定するためのも
のである。すなわち、このステップは、他のユニットに
自分を監視してもらうための処理である。

（ステップ３００６，３００７．３００８）これらのス
テップは、リレー２寅算ユニツト３がシステムコントロ
ールユニット１を監視するための処理である。

ステップ３００６は、第１０図のデュアルポートデータ
メモリ３０２のＭ番地よりデータを取り込む、このＭ番
地には、上記したように、システムコントロールユニッ
ト１が、正常に動作していれば、固定値Ａを毎周期転送
している。

ステップ３ｏ０７は、同Ｍ番地の内容を３００６ステツ
プで既に入力したので、クリアしておく。

システムコントロールユニット１が正常に動作していれ
ば１次周期までにはこのＭ番地に再び固定値Ａが転送さ
れているはずである。

ステップ３００８は、Ｍ番地より入力したデータがＡか
どうかの判定を行なう。Ａであれば、システムコントロ
ール不良ツ１−１は正常と判定する。

Ａでなければ、システムコントロール不良と判定する。

判定結果、Ａでないケースとしては１Ｍ番地を含めたメ
モリ不良も考えられるが、これはリレー演算ユニット３
のＤＳＰ３００でアクセスしてみて、その良否は判定で
きる。なお、判定結果Ａでないときには、第１０図のシ
ステムバスインターフェイス回路３０３の不良も考えら
れるが、その場合には、システムコントロールユニット
１側の処理（Ｎ番地とのアクセス）も不良となるはずで
あるので、その区別は可能である。

以上の説明より、双方のユニット１，３にプロセッサを
搭載しているので、相互チェックが可能であることが分
かるであろう。これにより、ユニット単位の不良が高速
かつ容易に検出できる。

なお、システムコントロールユニット１は他のユニット
とも上記と全く同様の相互チェックを行なうものである
（第１１図のステップ１００７）。

次に、第１２図を用いて、シーケンス処理ユニット４の
一実施例の構成について説明する。

同図において、４００は電力用保護リレー装置において
、汎用マイクロコンピュータを用いてシーケンス処理を
行なうシーケンス処理プロセッサ、４０１はシーケンス
処理プログラムを格納するＦＲＯＭを用いたプログラム
メモリ、４０２はデータメモリ（ＲＡＭ）、４０３は例
えばＤ　Ｐ　ＲＡＭを用いたデュアルポートデータメモ
リ、４０４はシステムバスインターフェイス回路、４０
５は後述するディジタル入出カニニット（第１図におけ
る６）とのインターフェイスをとる入出力バス（以下工
１０バスという）インターフェイス回路、４０６は異常
検出回路、４０７はパーソナルコンピュータなどとのイ
ンターフェイスをとる汎用通信インターフェイス回路（
例えば、汎用Ｒ８−２３２Ｃなど）である。

次に、第１３図を用いて、上記したシーケンスユニット
と■／○バスを介して接続されるディジタル入出カニニ
ット６の一実施例の構成について説明する。

同図において、６００は■／○バスインターフェイス回
路、６０１はデータラッチ回路、６０２はフォトカプラ
、６０３は出カバソファ回路、６０４は入力バッファ回
路、６０５はフォトカプラである。上記フォトカプラ６
０２および６０５は、共に、電気的絶縁のためのインタ
ーフェイスである。

次に、第１４図を用いて、上記したシーケンス処理ユニ
ット４の処理の概要を述べる。

■リレー演算ユニット３と同様、イニシャル処理・（ス
テップ４０００）後、システムコントロールユニット１
より、シーケンス処理に必要なデータの転送が全て終了
したかどうかの判定を行なう（ステップ４００１）。こ
の判定は、第１２図に示したように、システムコントロ
ールユニット１からのデータ転送が終了すると発生する
割込み信号ＩＮＴＳＥＱをチェックすることにより行な
う。

■システムコントロールユニット１からのデータ転送は
、第１２図に示すデュアルポートデータメモリ４０３に
行なわれるので、これをデータメモリ４０２にデータ転
送する（ステップ４，００２）。

■工／○バスＢ２を介してディジタル入力処理を行なう
（ステップ４００３）。

■所定のアルゴリズムに従ったシーケンス処理を行なう
（ステップ４００４）。

■ユニット内の監視処理、システムコントロールユニッ
ト１およびリレー演算ユニット３で述べたと同様のユニ
ット間相互監視処理を実行する（ステップ４００５．４
００６）。

■シーケンス処理結果をＩ１０バスＢ２を介して出力（
ディジタル出力）する（ステップ４００７）。

この出力は、第１３図のディジタル出力部を介し、さら
に、第１図に示す補助リレーユニット８に与えられる。

この情報の中には、例えば、目的とする遮断器に対する
遮断指令が含まれていることは言うまでもない。

■サラに、第１２図のデータメモリ４０２に記憶されて
いるシーケンス処理結果をデュアルポートデータメモリ
４０３に転送する（ステップ４００８）。これは、シス
テムコントロールユニット１がこのデータをアクセスで
きるようにするための処理である。システムコントロー
ルユニット１は、このデータを後述する整定・表示処理
ユニット５に転送する。

（以下余白） 次に、第１５図および第１６図を用いて、整定・表示処
理ユニット５の一実施例の構成および処理の概要につい
て説明する。第１５図は整定・表示処理ユニットの構成
を示す。

同図において、５００はマイクロプロセッサ、５０１は
プログラムメモリ（ＦＲＯＭ）、５０２はデータメモリ
（ＲＡＭ）、５０３はデュアルポートデータメモリ（Ｄ
ＰＲＡＭ）、５０４はシステムバスインターフェイス回
路、５０５は整定値を記憶する不揮発性メモリＥ２ＦＲ
ＯＭからなる整定値メモリ、５０６は異常検出回路、５
０７はパーソナルコンピュータなどとの通信インターフ
ェイス回路、５０８は表面パネル（第１図の９）とのパ
ネルインターフェイス回路である。

次に、この整定・表示処理ユニット５の処理概要を第１
６図を用いて説明する。

■シーケンス処理ユニット４などと全く同様、イニシャ
ル処理（ステップ５０００）後、システムコントロール
ユニット１からのデータ転送が全て終了したかどうかの
判定を行なう（ステップ５００１）。

■第１図に示す表面パネル９に対する表示処理を行なう
（ステップ５００３）。

■第１図の表面パネル９からの整定値（係数）変更に対
する処理を行なう（ステップ５００４゜５００５）。

■ユニット内の監視およびユニット間の相互監視は、前
記したシーケンス処理ユニット４と全く同様に行なう（
ステップ５００６）。

■第１５図の整定値メモリ５０５に記憶している係数（
ＩＩ定値）を、第１５図のデュアルポートデータメモリ
５０３に転送する（ステップ５００７）。

これは、前記したシステムコントロールユニット１が、
このユニットからの整定値を他のユニット（例えば、リ
レー演算ユニットなど）へ転送できるようにするための
処理である。

以上の説明より、整定・表示処理ユニット５の構成およ
び処理概要が理解できるであろう。

最後に、第１図に示す事故検出ユニット７の機能および
処理概要を述べる。

このユニット７は、システムの信頼度を考慮し、これま
で説明した他のユニットとはハードウェア的に分離させ
る。すなわち、これまで説明した各ユニットとは入力か
ら出力まで電気的な接続がないものである。

この事故検出ユニットの処理の内容は、これまでの各ユ
ニットの組み合わせと同様の処理を行なうものである。

従って、第１図に示したように。

電力系統からの情報を入力し、この入力に対して所定の
アルゴリズムに従った処理を施し、この結果を、これま
での説明と同様、第１図の補助リレーユニット８に与え
る。すなわち、この事故検出ユニット７は、フェイルセ
ーフ用のユニットである。処理内容の規模は、これまで
の各ユニットの組み合わせに対して、相当水さいものが
一般的である。

以下に、構成および処理の概要を述べる。

（１）第１図において、７１は１．事故検出ユニット７
のリレー演算部であり、構成は第１図に示すアナログ入
力ユニット２と同様である。処理の内容は、 ■アナログ入力のＡ／Ｄ変換およびディジタルフィルタ
処理 ■整定値の入力（後述の７２より入力する）■事故検出
用リレー演算 ■診断処理 などである。

（２）第１図において、７２は、事故検出ユニット７の
シーケンス処理部である６以下に処理の概要を示す。

（ａ）上記した事故検出用リレー演算部７１の演算結果
を、第１図に示したＩ１０バス（Ｂ３）を介して入力す
る処理およびディジタル入出力処理（ｂ）事故検出リレ
ー用シーケンス処理（Ｃ）事故検出リレー用整定・表示
処理（ｄ）診断処理 などがある。

このシーケンス処理部７２は、ハードウェア構成的には
、第１図のシーケンスユニット４の内部にディジタル入
出カニニット６と表面パネルインターフェイス回路とを
実装したものと同じ構成となることは容易に推測できる
。

前述した実施例の各ユニットは、各々ＩＣ等の回路素子
をプリント基板上に搭載して構成される。

この場合、各ユニット毎にＩＣ等を選定して構成しても
よいが、ユニット間で共通に構成することが好ましい。

以下に、その一実施例を示す。

第１図に示す実施例では、アナログ入力ユニット２およ
びリレー演算ユニット３について、例えば１次の構成要
素が共通化できる。

１ａ、ＤＳＰ ｌｂ、ＤｓＰ用プログラムメモリ（ＦＲＯＭ）ｌｃ、デ
ュアルポートデータメモリ（Ｄ　Ｐ　ＲＡ　Ｍ　）ｌｄ
、システムバスインターフェイス回路ｌｅ、異常検出回
路 １ｆ、ローカルバス また、第１図に示す実施例では、システムコントロール
ユニット１．シーケンス処理ユニット４および整定・表
示処理ユニット５について、例えば、次の構成要素が共
通化できる。

２ａ、汎用マイクロプロセッサ ２ｂ、プログラムメモリ（ＦＲＯＭ） ２ｃ、データメモリ ２ｄ、システムバスインターフェイス回路２ｅ、異常検
出回路 ２ｆ、通信インターフェイス回路 ２ｇ、ローカルバス さらに、前記ユニット１〜５について、例えば、次の構
成要素が共通化できる。

３ａ、プログラムメモリ（ＦＲＯＭ） ３ｂ、システムバスインターフェイス回路３ｃ、異常検
出回路 ３ｄ、ローカルバス 上記した共通化は１例示であって、各素子の容量、実装
の便宜等を考慮して５種々の態様が可能である。共通化
する場合には、共通の構成要素を、共通のプリント基板
上に搭載すると共に、共通でない構成要素をこれに付加
して搭載することにより、各ユニットが構成される。従
って、プリント基板には、ローカルバスと、共通構成要
素を搭載するスペースと、非共通構成要素を搭載するス
ペースとを、予めレイアウトしておく。

さらに、−歩進めて、共通化できる構成要素を適宜組み
合わせてＬＳＩ化しておくこともできる。

なお、構成要素の共通化に際し、あるユニットには不要
である構成要素についても搭載する構成とすれば、それ
だけ共通化が進むことになり、プログラムメモリに固有
のプログラムを書き込めば、同一ハードウェア構成のシ
ステムにより、異なる機能を有するシステムを構成する
ことが可能となる。従って、システムの標準化１ｍ格化
に好適である。

ユニットの共通化した部分のハードウェア構成を例示す
れば０次のとおりである。

汎用マイクロプロセッサ、ＦＲＯＭ、ＤＰＲＡＭ、ＲＡ
Ｍ、システムバスインターフェイス回路、異常検出回路
、通信インターフェイス回路およびローカルバスにより
、共通化されたユニットのハードウェアが１枚のプリン
ト基板上に構成される。

また、ＤＳＰ、ＤＰＲＡＭ、ＰＲＯＭ、システムバスイ
ンターフェイス回路、異常検出回路およびローカルバス
により、共通化されたユニットのハードウェアが１枚の
プリント基板上に構成される。

なお１本実施例のハードウェア構成において用いている
各デバイスは、−例に過ぎないものであって、同じ機能
を実現できるものであれば他のデバイスを用いることも
できる。例えば、ダイナミックＲＡＭをスタティックＲ
ＡＭとしたり、ＰＲＯＭｔｉ−ＥＰＲＯＭとしたりする
ことができる。

また、プロセッサをより高速かつ処理能力の大きいもの
に変えたりすることができる。逆に、処理すべき信号量
が少ない場合、性能が落ちるが、安価なデバイスに変え
ることができる。

この場合、各ユニットのシステムバスに対する入出力の
機能および性能に変化がなければ、システム全体には影
響が及ばない。従って、各ユニット毎に自由な設計がで
き、また、設計変更も容易である。

すなわち、本実施例では、各ユニットは、システムコン
トロールユニットに対して、一定の仕様でデータを入出
力できれば、システムに組み込むことができる。従って
１本実施例では、種々の機能を有するユニットを自由に
システムに取り入れることができ、また、システムを構
築した後でも、必要に応じてユニット自身の改良・変更
の他、ユニットの増減、変更が可能である。

次に１本発明の実施例の構成に際し、キーコンポーネン
トとなるＤＳＰ　（ディジタル・シグナル・プロセッサ
）について述べる。

第１７図にＤＳＰの一実施例の構成の詳細図を示す。

本実施例のＤＳＰは、図示のように、外部メモリのアド
レス指定を行なうアドレスレジスタ２２２、パラレル・
ポートとして使用するデータレジスタ２２３．データＲ
ＡＭ２２４、ｍピッ、トスｍビットの高速並列乗算器２
２５、インストラクション用ＲＯＭ２２６、加減算等を
行なうＡ　Ｌ　Ｕ　（Ａｒｉｔｈ＋５ａｔｉｃ　Ｌｏｇ
ｉｃ　Ｕｎｉｔ）　２２７、アキュムレータ等のレジス
タ２２８．外部との制御信号（ａ、ｂおよびＣなど）の
割込み等をコントロールする制御回路２２９、ＤＳＰ内
の内部バス２３０を含んで構成されている。

前記乗算器２２５は、１インストラクシヨンサイクルの
間に入力信号Ａ、Ｈの内容を乗算し、その結果Ｃを、内
部バス２３０に出力するものである。

また、ＡＬＵ２２７は、内部バス２３０からのデータと
レジスタ２２８のデータとを加減算し。

結果をレジスタ２２８に書き込も１゜ なお、ＤＳＰは１周知のように、１インストラクシヨン
サイクルの間に積和演算が可能であること、パイプライ
ン処理が可能であることなどにより、固定および浮動小
数点データの高速な数値演算を実現できることを特徴と
する。これにより。

多入力点数に係る入力データを実時間で一フィルタリン
グ可能とするものである。この点、汎用のマイクロプロ
セッサでは処理速度が遅いので、適用できない。

次に、上記したＤＳＰを用いたディジタルフィルタの実
施例を述べる。

第１８図は、ディジタルフィルタの代表的なブロック概
念構成を示す。第１８図の（ａ）はＩＩＲ形（Ｉｎｆｉ
ｎｉｔｅ−ｅｘｔｅｎ−ｔ　Ｉｍｐｕｌｓｅ　Ｒｅ５ｐ
ｏｎｓｅ）フィルタ、（ｂ）はＦＩＲ形（Ｆｉｎｉｔｅ
　−ｅｘｔｅｎｔＩｍｐｕｌｓｅ　Ｒｅ５ｐｏｎｓｅ）
フィルタである。

同図（ａ）において、Ｘｎは入力信号符号。

２４１は各々係数ブロックであり、にはゲイン係数、Ａ
１．Ａ、、Ｂ工およびＢ２はフィルタ係数である。２４
２は遅延ブロックであり、信号Ｗｎを周期Ｔの１時刻分
遅延するブロック（Ｗｎ−１）と、同様に２時刻分遅延
するブロック（Ｗ　ｎ　−２）とがある、２４３は加算
ブロック、Ｙｎはフィルタ出力データである。

図から判るように、図の構成において、フィルタ係数を
調整することにより、次式（５）　、　（６）　、　（
７）　。

（８）　、　（９）に示す各種のフィルタを実現できる
。なお、Ｈ（ｚ）は伝達関数であり、Ｚはアナログ系の
Ｓに相当する。

（ローパスフィルタ） （バンドパスフィルタ） （バイパスフィルタ） （ノツチフィルタ） ここで、ｒ、＝２・ｃｏｓ２πｆｏ・ＴＴ：サンプリン
グ周期 ｆｏ：阻止周波数 （オールパスフィルタ） 第１８図（ｂ）において、Ｘ’ｎは入力データを、Ｙ’
ｎは出力データを示す。２４４は遅延ブロックであり、
Ｘ’ｎ−１は前述と同様に１時刻分遅延するブロック、
Ｘ’ｎ−２は２時刻分遅延するブロックを示す、２４５
はフィルタ係数ブロックであり、各フィルタ係数Ａ′。

ＨＡ’　１　）　Ａ’　２が設定される。

２４６は加算ブロックである。

同図を演算式で示すと、次式（１０）で表わせる。

Ｙ　’　ｔ＋＝Ａ’　６　・Ｘ’　ｎ　＋　Ａ’　１・
Ｘ’　ｎ−１＋　Ａ’　２　・Ｘ’　ｎ−Ｆ・・・・・
・・（１０）上記したように、本実施例では、ＤＳＰを
用いたディジタルフィルタ手段により入力信号のフィル
タ処理を行なう構成とし、予め設定されたフィルタ係数
に基づきサンプリング周期Ｔごとに繰り返して行なうよ
うにしている。従って、入力点数に応じて時分割により
フィルタ処理を、ソフトウェア的に行なわせることがで
き、入力点数の増減、特性の変更、プリント基板の標準
化に対応することが可能である。

また、アナログフィルタを用いずにフィルタ処理できる
ことから、アナログフィルタのように、抵抗、コンデン
サ等の素子の初期値偏差、周囲温度による素子値の変動
、経年変化による素子の劣化などの要因が全くなく、高
精度化、無調整化が達成できる。

また、外付けの点検回路が不要で、内部のソフトウェア
で対応可能であるから、製作工程を大幅に短縮でき、メ
ンテナンスも不要となり、保護リレー装置の高精度化、
低コスト化等のメリットが非常に大きい。

（以下余白） 次に、本発明を構成するアナログ入力ユニットのアナロ
グ入力部に適用することが好ましい、自動監視方式の発
明に関する実施例について説明する。

〈実施例　自動監視−■〉 第１９図は本発明のアナログ部の自動監視の第１の実施
例を示すブロック構成図である。

第１９図において、２０１−１〜２０１−Ｎは外部から
入力するアナログ信号ｉｎｌ〜ｉｎＮとディジタル信号
Ｔｉｎとを加算すると共に、上記入力信号に重畳する高
調波を除去するためのローパスフィルタ（主にサンプリ
ングによる折り返し誤差防止用に用いる、以下ＬＰＦと
略記する）である。

２０２−１〜２００２−Ｎはサンプルホールド（以下Ｓ
／Ｈと略記する）回路、２０３はマルチプレクサ（ＭＰ
Ｘと略記する）、２０４はアナログディジタル変換（以
下Ａ／Ｄと略記する）回路、２０５はＤＰＲＡＭを用い
たＡ／Ｄ変換データのバッファメモリである。

２００はＤ　Ｓ　Ｐ　（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ
　Ｐｒｏｃｅｓｓｏｒ）、２１２はＤＳＰのインストラ
クション格納用のプログラムメモリ（ＲＯＭ）、ＬＢは
ローカルバス。

２０９はシステムバスとのデータの受け渡し用のデュア
ルポートデータメモリ、２１０はシステムバスインター
フェイス回路、Ｂ１はシステムバスである。

２０６はタイミング発生回路であって、Ｓ／Ｈ回路２０
２−１〜２０２−Ｎ、ＭＰＸ２０３．Ａ／Ｄ回路２０４
およびバッファメモリ２０５の動作を制御すると共に、
ＬＰＦ２０１−１〜２０１−Ｎにディジタル信号を印加
する。

第２０図は第１９図に示したＬ　Ｐ　Ｆ　２０１．−１
〜２０１−Ｎの詳細な回路図である。

第２０図において、２０１ａ、２０１ｂ。

２０１ｃおよび２０１ｄは抵抗、２０１ｅはコンデンサ
、２０１ｆは演算増幅器（ＯＰアンプ）である。

上記ＬＰＦは、アナログ入力信号ｉｎおよびディジタル
入力信号Ｔｉｎを加算すると共に、上記入力信号をフィ
ルタリングし、高調波を除去するものである。

次に、第２１図に示すフローチャートに沿って、本実施
例のアナログ入力部の自動監視（アナログ回路の故障検
出）の処理手順を説明する。

（ｉ）監視用信号の入力、合成およびＡ／Ｄ変換第１９
図のＬＰＦ２０１−１〜２０１−Ｎに、変成器、変流器
等により検出された電力系統の状態量を表わす入力信号
ｉｎｌ〜ｉｎＮを印加する（通常は５〇七または６０　
■ＩＺである）。また、第１９図に示したタイミング発
生回路２０６より、周波数ｆｎのディジタル信号（クロ
ック信号）を、監視用信号として全チャネルに入力する
。上記ＬＰＦ２０１−１〜２０１−Ｎは、上記入力信号
を合成するように作用すると共に、サンプリングによる
折り返し誤差を防止するアンチエリアシングフィルタと
しても作用する。

このフィルタ出力は、第１９図のＳ／Ｈ回路２０２−１
〜２０２−Ｎによって周期Ｔごとにサンプルホールドさ
れる。

第１９図（７）ＭＰＸ２０３は、上記Ｓ／Ｈ回路２０２
−１〜２０２−Ｎの出力を周期Ｔ’　（周期Ｔの１／ｎ
の周期：ｎは整数）ごとに順次切り換えて、Ｓ／Ｈ回路
の内容を、第１９図に示したＡ／Ｄ変換回路２０４に人
力する。Ａ／Ｄ変換回路２０４は、アナログ量をディジ
タル量に変換し。

これらを、第１９図に示すバッファメモリ２０５に格納
する。

これらの動作を周期Ｔごとに毎回繰り返す。この周期Ｔ
は、ディジタルフィルタのサンプリング周期となる。

（ｉｉ）イニシャル処理 イニシャル処理として、ＤＳＰ２００内部のレジスタお
よびメモリとバッファメモリ２０５をクリアし、初期の
状態に設定する（ステップ２０２１ａ）。なお、（…）
以降の処理は、プログラムメモリ２１２に記憶させた命
令により。

ＤＳＰ２００を動作させて行なう処理である。

（ｉｉｉ）データ入力 ２０２１ｂのステップでは、バッファメモリ２０５に格
納した入力データをローカルバスＬＢを介し、ＤＳＰ２
００の内部に転送する。

（ｉｖ）フィルタ係数入力 ２０２１ｃのステップでは、プログラムメモリ２１２に
予め格納したフィルタ係数をＤＳＰ２００の内部に転送
する。このフィルタ係数は、上記した電力系統の周波数
（ｆｏ：５０）１ｚまたは６〇七）を通過させ、高調波
を除去する特性を実現する係数（フィルタ係数群Ａ）と
、上記した電力系統の周波数ｆ０を大幅に減衰させ、タ
イミング発生回路２０６より印加した信号Ｔｉｎの周波
数ｆｎのみを通過させる特性を実現する係数（フィルタ
係数群Ｂ）とである。また、これらの係数は、他のユニ
ットからシステムバスＢ１を介して入力してもよい。

（Ｖ）ディジタルフィルタ演算（１） ディジタルフィルタ演算として、具体的にはいくつかの
方法が考えられるが、その−例として次式（１１）、　
（１２）に示す処理を行なう。

Ｗｎ＝に−Ｘｎ＋Ｂ、　・Ｗｎ−１＋Ｂ２・Ｗｎ−２−
（１１）Ｙｎ＝Ｗｎ＋Ａ、・Ｗｎ−１＋Ａ２・、Ｗｎ−
２−（１２）にニゲイン係数 Ａ□、Ａ、、Ｂ工、Ｂ２：フィルタ係数Ｘｎ：入力デー
タ Ｙｎ：出力データ Ｗｎ−１：Ｗｎの１時刻遅延データ Ｗｎ−２：Ｗｎの２時刻遅延データ この２０２１ｄのステップのフィルタ演算のフィルタ係
数は、フィルタ係数群Ａを用いる。

第２２図（ａ）に、このステップで演算処理するフィル
タのゲイン−周波数特性例を示す。このフィルタによれ
ば、周波数ｆ。を通過させ、周波数ｆｎを保護演算に影
響がないように十分減衰させる。

保護演算には、このステップのフィルタ出方を用いる。

従って、周波数ｆｎの入力Ｔｉｎを印加したことによる
リレー特性への影響がないことは、いうまでもないこと
である。

（ｖｉ　）ディジタルフィルタ演算（２）この２０２１
ｅのステップでのフィルタ演算は、前記（ｖ）で示した
フィルタ演算と全く同じ演算を行なう。従って、演算プ
ログラムは同じである。

但し、フィルタ係数は、フィルタ係数群Ｂを用いる。

第２２図（ｂ）に、このステップで演算処理するフィル
タのゲイン−周波数特性を示す。タイミング発生回路か
ら印加した信号の周波数成分（ｆｎ）のみを通過させ、
それ以外は減衰させている。すなわち、非常に選択度Ｑ
を高くしている。また、このステップでの演算プログラ
ムを別のプログラムとしてもよい。

（ｖｉ）判定処理 この２０２１ｆのステップでは、（ｖｉ）のステップに
て演算した各チャネルごとのフィルタ出力の絶対値を求
め、既知の設定値と比較する。従って、既知の設定値範
囲内であれば、アナログ入力部。

すなわち、ＬＰＦ２０１−１〜２０１−Ｎ、Ｓ／Ｈ回路
２０２−１〜２０２−Ｎ、ＭＰＸ２０３、Ａ／Ｄ変換回
路２０４およびバッファメモリ２０５は、正常に動作し
ていると判断する。既知の設定値範囲外であれば、上記
アナログ入力部および上記バッファメモリ２０５のいず
れかが異常であることが判る。

本発明では、ＤＳＰにて上記演算を行なっているため、
極めて高精度な演算が可能であることから、非常に正確
な判定が可能である。

（ｖｌｉｌ）データ出力 この２０２１ｇのステップでは、（■）のステップで演
算したフィルタの出力および（ｖｉｉ）のステップにて
判定した判定結果を、システムのマスタ（システムバス
に接続したシステ１１コントロール機能を有するユニッ
ト）に転送する。以上の処理を周期Ｔごとに繰り返す。

上記したシステムのコントロール処理を行なうマスタユ
ニッ１−は、上記判定結果を基に、リレーをロックする
と共に、システムの異常表示を行ない、誤動作を防止す
る。また、アナログ入力ユニットが異常であることがわ
かるため、異常部のローカライズができる。

以上の動作より、アナログ入力部の自動監視が高精度か
つ信頼度よく行なえる。さらには、従来困難であったア
ナログ入力部の点検監視が付加回路なしに行なえると共
に、データ入力からフィルタ演算までを一貫して行なえ
、システムの信頼度を大幅に向上できる。

以上示した実施例では、Ｌ　Ｐ　Ｆに印加した周波数ｆ
ｎの入力Ｔｉｎは、タイミング発生回路から与えた例に
ついて述べた。本実施例では、上記した入力Ｔｉｎにつ
いて、タイミング発生回路から与えずに、発振回路を設
け、この発振回路の出力を、第１９図に示したＬＰＦ２
０１−１〜２０１−Ｎの入力Ｔｉｎに印加しても実現で
きることは容易に理解できる。

第２３図は上記した実施例の各部の波形を示す。

第２３図において、（ａ）は′重力系統の入力信号、（
ｂ）はクロック入力信号、（ｃ）はＬＰＦ２０１−１〜
２０１−Ｎの出力波形、（ｄ）はディジタルフィルタＡ
の出力データ、（ｅ）はディジタルフィルタＢの出力デ
ータ、（ｆ）はディジタルフィルタＢの出力データの絶
対値を求めた出力データである。

上記した実施例では、第２３図（ｂ）に示すようなりロ
ック信号ＴｉｎをＬＰＦ２０１−１〜２０１−Ｎに印加
した例について述べたが、クロック信号のみならず正弦
波信号などを印加しても十分適用できることは容易に理
解できる。

〈実施例　自動監視−■〉 以上述べた実施例では、任意のクロック信号を第１９図
に示すＬＰＦに印加した。次に述べる実施例では、直流
信号を上記ＬＰＦに印加し、自動監視する例について説
明する。

回路構成および演算処理フローは第１９図および第２１
図に示すものと同様である。

第２４図（ａ）は第２２図（ａ）と全く同特性のフィル
タの周波数−ゲイン特性、第２４図（ｂ）はローパスフ
ィルタ（フィルタ係数群Ｃを使用するディジタルフィル
タＣ）の周波数−ゲイン特性を示す、従って、先に述べ
た実施例との相違点は。

ステップ２０２１ｅのフィルタ特性（フィルタＢがフィ
ルタＣとなる）である。

次に、動作について説明する。

まず、第１９図に示したＬＰＦ２０１−１〜２０１−Ｎ
の二つある入力端子の一つに、第２５図（ａ）に示す電
力系統からの入力信号ｉｎを印加すると共に、もう一つ
の入力端子に、第２５図（ｂ）に示すような大きさがＶ
　ｒｅｆの直流電圧である入力信号Ｔｉｎ’を印加する
。上記により、第１９図に示したＬＰＦ２０１−１〜２
０１−Ｈの出力は、第２５図（ｃ）に示すようになる。

すなわち、電力系統から入力信号にＶ　ｒｅｆを加算し
た波形となる。

次に、フィルタ係数群Ａを適用したフィルタ出力は、第
２５図（ｄ）に示すように、直流分をカットする。従っ
て、保護リレー演算に適用するフィルタＡは直流分をカ
ットするために、直流信号入力を印加することによる保
護リレー演算への影響は何もない。

第２５図（ｅ）は、フィルタＣの出力である。

この図で示すように、先に説明したアナログ入力部が正
常な動作をしていれば、第２５図（ｅ）に示すように、
入力として印加した直流分（大きさＶｒｅｆ）を忠実に
出力する。

但し、フィルタＣの出力は、任意の大きさにゲイン倍し
てもよいことは容易に理解できることである。

もし、先に説明したアナログ入力部が正常に動作してい
ない場合は、すぐにフィルタＣの出力の大きさがＶｒｅ
ｆでなくなるので、早く（フィルタＣの過渡応答の遅れ
分のみ遅れる）回路の故障が検出できる。従って、信頼
度を大幅に向上できる。

第２６図は上記した実施例をさらに詳細に説明するもの
である。第２６図（ａ）はフィルタＣの出力、（ｂ）は
ＤＳＰの処理を示す。

時刻ＴＦ以前はアナログ回路は正常に動作し。

時刻ＴＦに回路の故障が発生したとする。

数サンプル後のＴＦ＋αの時刻では、フィルタ出力の大
きさはＶｒｅｆとならない。従って、この時点でアナロ
グ回路の異常が検出できるわけである。

すなわち、高速な自動監視が実現できることは言うまで
もない。

〈実施例　自動監視−〇〉 次に、さらに異なる実施例について説明する。

この実施例も前に述べた実施例と同様に、回路構成およ
び演算処理フローは、第１９図および第２１図に示すも
のと同様である。異なる点は、第２１図に示したステッ
プ２０２１ｄおよび２０２１ｅのフィルタの係数および
第１９図のＬＰＦ２０１−１〜２０１−Ｈに印加する入
力信号Ｔｉｎである。

第２７図（ａ）は、電力系統の周波数ｆ０を通過させ、
保護リレー演算に用いるフィルタの周波数−ゲイン特性
例である。（フィルタ係数群りを用いる。） 上記したフィルタ特性例は１周波数ｆｎ’の入力を零に
するようにしている。

第２７図（ｂ）は、第２７図（ａ）とは逆に、電力系統
の周波数成分であるｆｏをカットし、印加した信号の周
波数成分子ｎ″のみを通過させるフィルタＤ（フィルタ
係数群Ｄ）のゲイン−周波数特性例である。

従って、第２７図（ａ）に示す特性のフィルタは周波数
ｆｎ’の入力Ｔｉｎをカットするため、保護リレー演算
には悪影響はない。

次に、本実施例の動作について説明する。

第２８図（ａ）はフィルタのサンプリングを行なうため
のＳ／Ｈ信号である。第２８図（ｂ）は、第１９図に示
したＬＰＦ２０１−１〜２０１−Ｎに印加する入力波形
である入力信号Ｔｉ′である。

ここで、上記Ｓ／Ｈ信号とＴｉ人力信号は、タイミング
的に同期させる。すなわち、入力信号Ｔｉ’は、Ｓ　／
　Ｉ−１信号の周期のｎ倍（ｎは整数）である。また、
入力信号Ｔｉ′は、正側、負側に振幅するクロック波形
である。

第２８図（ｃ）は先に述べたフィルタＤの出力波形であ
る。このフィルタ出力は、上記したフィルタ特性例によ
り入力信号Ｔｉ″のみの応答波形であり、アナログ入力
部が正常動作時は、（ｄ）に示した時刻に対し、全て、
既知のデータと同じとなる。すなわち、Ｓ／Ｈ信号とＴ
ｉ入力信号が同期しているため、第１９図に示すＤＳＰ
２００は、現在の処理が入力信号Ｔｉ′の極性変化点か
ら何回目かがわかり、この出力は予めわかる。このこと
から、フィルタ出力およびサンプリングの時刻に対応し
た既知データとを比較することで、アナログ回路の異常
が早く、しかも、ＤＳＰを用いることにより、正確にわ
かる。

従って、フィルタのサンプリング周期ごとの高速な異常
検出が可能であることから、アナログ入力部５が異常時
には、保護リレーシステムをロックでき、誤動作するこ
とを防止することができる。

また、本実施例では、第２８図（ｂ）に示したように、
正側および負側に振幅させた入力を印加したことにより
、従来、非常に重要としていたＡ／Ｄ変換回路の監視も
兼ねているため、従来のＡ／Ｄ変換回路のみの監視用の
付加回路を不要とすることができる。これにより、回路
の小形化、高信頼度化も図れる。

また、第２１図に示した演算処理フローであるが、監視
を行なうために演算するフィルタ演算は、演算時間の制
約がある場合、フィルタ演算の周期Ｔごとに行なわず、
時分割に分けて演算してもよい。

以上述べたアナログ入力部の自動監視の実施例によれば
、自動監視用の付加回路を必要とせず。

高精度に、しかも早く異常検出ができるため、保護リレ
ーシステムとして高信頼度化を図ることができる。

さらに、電力系統が事故時でも、事故時には発生しない
、高い周波数の信号を入力し、この入力に対する応答を
検出することにより自動監視することから、系統事故の
有無にかかわりなく、高精度な自動監視が可能である。

従って、従来にない高信頼度な保護リレーシステムを実
現でき、その効果は非常に大きい。

なお、アナログ入力部の自動監視は、電力用信号処理シ
ステムに適用されるアナログ入力ユニットに限らず、一
般用の、アナログ信号をディジタル信号に変換する回路
にも適用することができる。

以上の実施例は、本発明の信号処理システムを保護リレ
ー装置に適用した例であるが１本発明のシステムは、他
の用途にも適用できる。例えば、無効電力補償装置に適
用することができる。本システムは、特に静止形無動電
力補償装置の制御装置に好ましく適用することができる
。

例えば、リアクトルとサイリスタとを組み合わせたＴＣ
Ｒ方式の場合、リアクトル電流をサイリスタの入・切タ
イミング（位相角＝α）を制御する制御装置に、本発明
の信号処理システムを適用することができる。

また、電力用コンデンサと該コンデンサ用サイリスタ開
閉装置とを有するＴＳＣ方式の場合、サイリスタのオン
オフ制御を行なう制御装置に、本発明のシステムを適用
することができる。

このような静止形無動電力補償装置にあっては、系統の
電圧変化等のデータを、予め設定したパラメータ等を用
いて所定のアルゴリズムにより高速で演算して、サイリ
スタを制御する。また、系統電圧の変化分（ΔＶ）を検
出して、これに基づいて系統の電圧安定化制御を行なっ
たり、さらに、系統の有効電力（ΔＰ）、系統の周波数
（Δｆ）の変化分を補助的信号として付加して、電力動
揺抑制制御を行なうこともできる。

従って、静止形無動電力補償装置を運用するにあたって
、制御装置として必要な機能は、例えば、系統の状態を
表わす各種データの入力処理を行なう機能、および、前
述した高速演算機能がある。

また、必要により、演算結果に基づいて制御情報を形成
するシーケンス処理機能、および、制御情報を所定レベ
ルに変換して出力する補助リレー機能が付加される。さ
らに、マンマシンインターフェイスとして、整定・表示
処理機能が必要である。

これらの機能は、第１図に示す信号処理システムと同等
のシステムにより、実現することができる。この場合、
保護リレー装置とは、各ユニットにおけるプロセッサの
プログラムが異なることはいうまでもない。また、事故
検出ユニットが不要であることも同様である。

次に１本発明の信号処理システムが適用可能な電力系統
制御および保護装置の他の例を示す。勿論、本発明の適
用は１例示のものに限られない。

（系統制御） ■系統安定化装置 ■自動復旧装置 ■電圧無効電力制御装置 ■変電所自動操作装置 ■系統監視装置 ■故障点標定装置 ■自動動作記録装置 （系統保護） ■送電線保護継電装置 ■母線保護継電装置 ■税調検出・系統分離装置 ■直流送電用制御・保護装置 なお、本発明の信号処理システムは、電力系統の広い範
囲、例えば、電圧階級５００ｋＶ〜６６ｋＶで、送電線
、母線、変圧器、発電機、電圧安定制御装置、静止形無
動電力補償装置等に適用できる。

また、これより低い電圧の範囲にも適用できることは勿
論である。

［発明の効果］ 本発明によれば、その実施態様により、以下の（１）〜
（５）の効果の一部ないし全部を実現することができる
。

（１）ユニットの増加、組み替えによって、小形で高信
頼度な多機能・高機能ディジタル保護装置または制御装
置が実現できる。すなわち、拡張性・柔軟性に富んだシ
ステムおよび装置が実現できる。

（２）　Ｄ　Ｓ　Ｐを用いたディジタルフィルタ処理に
より、アナログ入力部の大幅な小形化、高信頼度化およ
び安定化が実現できると共に、ディジタルフィルタは、
量子化誤差をも大幅に低減するため。

制御装置および保護リレー装置の特性の大幅な高精度化
、無調整化が図れる。

（３）制御および保護演算を高速に処理できるため、多
くの機能（多機能）、より高機能な処理ができ、特性の
高性能化（高精度、高速動作）が図れる。

しかも、これを少ないハードウェア量で実現できて、小
形化、高信頼度化、低コスト化が実現できる。

（４）ユニット単位に不良が検出でき、故障のローカラ
イズが容易となる。また、保守・補修が容易であり、使
いやすい装置が実現できる。

（５）アナログ入力部の点検回路が不要となり、装置の
大幅小形化、点検のためのソフト処理も削減できる。従
ってメンテナンスも不要となり、装置の高精度化、低コ
スト化などメリットが非常に大きい。

さらに、自動点検が不要になると、装置がダウンする期
間がなくなるので、信頼度の高いシステムを実現するこ
とができる。

【図面の簡単な説明】

第１図は本発明の信号処理システムの一実施例の全体構
成を示すブロック図、第２図はユニツ１−間データ転送
制御の一実施例を示すブロック図、第３図はユニット間
データ転送の一実施例のタイミングの１例を示すタイム
チャー１・、第４図は保護リレーの処理概要を示すフロ
ーチャート、第５図は公知の保護リレー特性例を示すグ
ラフ、第６図（ａ）はリアクタンスリレーの処理を示す
フローチャート、第６図（ｂ）はその処理波形概要図。 第７図はアナログ入力ユニットの構成を示すブロツク図
、第８図はアナログ入力ユニットの処理を示すフローチ
ャート、第９図はシステムコントロール二二ッＩ−の構
成を示すブロック図、第１０図はリレー演算ユニットの
構成を示すブロック図、第１１図はシステムコン１−ロ
ールユニットとリレー演算ユニットの処理を示すフロー
チャート、第１２図はシーケンス処理ユニットの構成を
示すブロック図、第１３図はディジタル入出力ユニツ１
−の構成を示すブロック図、第１４図はシーケンス処理
ユニットの処理を示すフローチャート、第１５図は整定
・表示処理ユニットの構成を示すブロック図、第１６図
は整定・表示処理ユニツ１−の処理を示すフローチャー
ト、第１７図はディジタル・シグナル・プロセッサの一
実施例の機能ブロック図、第１８図はディジタルフィル
タのシグナルフローの一例を示すブロック図５第１９図
はアナログ入力ユニットの詳細ブロック図、第２０図は
アナログ入力部内のローパスフィルタの回路図、第２１
図はアナログ入力部の演算処理を示すフローチャート、
第２２図はディジタルフィルタの特性例を示すグラフ、
第２３図はアナログ入力部の第１の自動監視方法を実施
した際の各部の波形を示す波形図、第２４図はディジタ
ルフィルタの特性例を示すグラフ、第２５図はアナログ
入力部の第２の自動監視方法を実施した際の各部の波形
例を示す波形図、第２６図は第２の自動監視方法をさら
に詳細に説明するための各部の波形例およびＤＳＰの処
理概要を示す説明図、第２７図はディジタルフィルタの
特性例を示すグラフ、第２８図はアナログ入力部の第３
の自動監視方法を実施する際の各部の波形例を示す波形
図、第２９図は従来のディジタルリレー装置の構成を示
すブロック図である。 １・・・システムコントロールユニソ１〜２・・・アナ
ログ入力ユニット ３・・・リレー演算ユニット ４・・・シーケンス処理ユニット ５・・・整定・表示処理ユニット ６・・・ディジタル入出カニニット ７・・・事故検出ユニット ８・補助リレーユニット ９・・・表示パネルユニット １ｏ・・・制御部 １１・・・Ｄ　Ｍ　Ａ　Ｃ １２・・・データメモリ ２０・信号処理部 ２１．３１，４１．５トデュアルボートデータメモリ３
０・・・演算処理部 ４０・・シーケンス処理部 ５０・・・整定表示処理部 第４図 出願人　株式会社　日　立　製　作　所代理人　弁理士
　富　１）和　子 第５図 図 （ｂ） 第 図 第８図 第１０図 第１３図 （ディジタル入力） （ディジタル出力） 第１４図 １１１６図 第１７図 第１８図 （ｂ） ｔｈ。 ン４６ 第１９図 第２２図 第２１図 第２３図 第２４図 （Ｑ） フィルタＡ （ｂ） フィルタＣ 第２５図 第２６図 第２７図

Claims (1)

1. 【特許請求の範囲】 １、電力系統の状態を現わす信号を取り込み、該信号に
   ついて、予め定めたアルゴリズムに基づいてディジタル
   演算処理を行ない、その演算結果に基づいて電力系統の
   保護または制御を行なう信号を出力する、電力用信号処
   理システムであって、 信号の取り込みから演算結果に基づく信号の出力までの
   一連の処理を、処理機能に基づいて分割して実行する複
   数のユニットを設け、かつ、これらのユニット間のデー
   タ転送を、前記一連の処理が分割された処理機能ごとに
   順次実行されるよう制御する機能を有するシステムコン
   トロールユニットを設けて構成することを特徴とする電
   力用信号処理システム。 ２、電力系統の状態を現わす信号を取り込み、該信号に
   ついて、予め定めたアルゴリズムに基づいてディジタル
   演算処理を行ない、その演算結果に基づいて電力系統の
   保護または制御を行なう信号を出力する、電力用信号処
   理システムであって、 信号の取り込みから演算結果に基づく信号の出力までの
   一連の処理を、処理機能に基づいて分割して実行する複
   数のユニットを設けると共に、これらのユニット間のデ
   ータ転送を、前記一連の処理が分割された処理機能ごと
   に順次実行されるよう制御する機能を有するシステムコ
   ントロールユニットを設け、かつ、高速演算を実行する
   ユニットに、ディジタル・シグナル・プロセッサを搭載
   することを特徴とする電力用信号処理システム。 ３、電力系統の状態を現わす信号を取り込み、該信号に
   ついて、予め定めたアルゴリズムに基づいてディジタル
   演算処理を行ない、その演算結果に基づいて電力系統の
   保護を行なうディジタル保護リレー装置であって、 信号の取り込みから演算結果に基づく信号の出力までの
   処理を実行する機能として、 電力系統からアナログ信号を取り込んでディジタル信号
   に変換すると共に、フィルタリング処理を実行するアナ
   ログ入力ユニットと、該入力信号を含む被演算データに
   ついて、予め設定されたアルゴリズムに基づいてリレー
   演算を実行するリレー演算ユニットと、該演算結果に基
   づいてシーケンス処理を実行するシーケンス処理ユニッ
   トと、リレー演算のための整定値を設定すると共に、シ
   ステムの動作状態を表示する処理を実行する整定・表示
   処理ユニットと、演算結果を出力すると共に、外部のデ
   ィジタルデータの入力を処理するディジタル入出力処理
   ユニットと、これらのユニットが協調して動作するよう
   制御するシステムコントロールユニットとを少なくとも
   備えて、保護リレー動作を実行する構成としたことを特
   徴とするディジタル保護リレー装置。 ４、半導体制御素子を有し、電力系統の状態を現わす信
   号を取り込み、該信号について、予め定めたアルゴリズ
   ムに基づいてディジタル演算処理を行ない、その演算結
   果に基づいて前記半導体制御素子を制御して、電力系統
   の無効電力補償を行なう無効電力補償装置において、 信号の取り込みから演算結果に基づく信号の出力までの
   処理を実行する機能として、 電力系統からアナログ信号を取り込んでディジタル信号
   に変換すると共に、フィルタリング処理を実行するアナ
   ログ入力ユニットと、該入力信号について、予め設定さ
   れたアルゴリズムに基づいて制御演算を実行する制御演
   算ユニットと、該演算結果に基づいてシーケンス処理を
   実行するシーケンス処理ユニットと、制御演算のための
   整定値を設定すると共に、システム内部の状態を表示す
   る処理を実行する整定・表示処理ユニットと、演算結果
   を出力するディジタル出力処理ユニットと、これらのユ
   ニットが協調して動作するよう制御するシステムコント
   ロールユニットとを少なくとも備えて、制御動作を実行
   する構成としたことを特徴とする無効電力補償装置。 ５、電力系統の状態を現わす信号を取り込み、該信号に
   ついて、予め定めたアルゴリズムに基づいてディジタル
   演算処理を行ない、その演算結果に基づいて電力系統の
   保護または制御を行なう信号を出力する、電力用信号処
   理システムであって、 信号の取り込みから演算結果に基づく信号の出力までの
   一連の処理を、処理機能に基づいて分割して実行する複
   数のユニットを設け、かつ、これらのユニット間のデー
   タ転送を、前記一連の処理が分割された処理機能ごとに
   順次実行されるよう制御する機能を有するシステムコン
   トロールユニットを設け、 前記システムコントロールユニットによりデータ転送制
   御を受けるユニットには、各々当該ユニット自身がアク
   セスできると共に、システムコントロールユニット側か
   らもアクセスできるデータメモリを設け、 前記システムコントロールユニットに、各ユニットとの
   間で転送するデータを一時保持するメモリを設け、 前記システムコントロールユニットが、データ転送を行
   なうべきユニットに対して、それらのユニットのデータ
   メモリに対して、データの読み取りおよび／または書き
   込みを行なうことにより、各ユニット間のデータの転送
   を、該システムコントロールユニットを介して実行する
   よう構成したことを特徴とする電力用信号処理システム
   。 ６、信号の処理を複数の処理ユニットにより分割して実
   行する方式の信号処理システムにおいて、各処理ユニッ
   トに、それ自身と他のユニットの両者がアクセスできる
   メモリを設け、このメモリに、予め設定した情報を、当
   該ユニットまたは他のユニットが周期的に書き込み、こ
   れを書き込んだユニットとは異なるユニットが周期的に
   読みだして、読みだした情報が予め設定した情報か否か
   判定して、ユニットの動作状態を監視する機能を備えた
   ことを特徴とする信号処理システム。 ７、信号を処理する機能を、処理機能に基づいて複数の
   処理ユニットに分割すると共に、これらのユニットが協
   調して動作するよう制御するシステムコントロールユニ
   ットを設け、かつ、これらをシステムバスにより接続し
   て構成される信号処理システムであって、 各処理ユニットに、それ自身とシステムコントロールユ
   ニットの両者がアクセスできるメモリを設け、このメモ
   リの特定領域に、予め設定した情報を、当該ユニットが
   周期的に書き込んで、これをシステムコントロールユニ
   ットが周期的に読みだして、読みだした情報が予め設定
   した情報か否か判定し、また、各処理ユニットの前記メ
   モリの他の特定領域に、予め設定した情報をシステムコ
   ントロールユニットが周期的に書き込み、これを当該ユ
   ニットが周期的に読みだして、読みだした情報が予め設
   定した情報か否か判定し、各処理ユニットとシステムコ
   ントロールユニットの動作状態を相互に監視する機能を
   備えたことを特徴とする信号処理システム。 ８、複数の処理ユニットと、これらの処理ユニットが協
   調して動作するよう制御するシステムコントロールユニ
   ットとをシステムバスに接続して備え、前記各処理ユニ
   ット間でデータを転送しつつ、当該システムに周期的に
   入力する信号についての処理を行なう信号処理システム
   における信号処理方式であって、 前記システムコントロールユニットは、予め設定した動
   作周期毎に、当該システムバスに接続される全処理ユニ
   ットに対して、予め設定した順序で、順次アクセスし、
   その処理ユニットにおいて次に処理すべきデータを送る
   と共に、当該処理ユニットが既に処理したデータを受け
   取って、これを一時保持し、この一時保持しているデー
   タを、次に処理すべきデータとする処理ユニットに対し
   て、次のアクセスの際、送出することにより、各処理ユ
   ニット間でデータを転送しつつ、当該システムに入力し
   た信号についての処理を行なうことを特徴とする信号処
   理システムにおける信号処理方式。 ９、電力系統の状態を現わす信号を取り込み、該信号に
   ついて、予め定めたアルゴリズムに基づいてディジタル
   演算処理を行ない、その演算結果に基づいて電力系統の
   保護を行なうディジタル保護リレー装置であって、 信号の取り込みから演算結果に基づく信号の出力までの
   処理を実行する機能として、 電力系統からアナログ信号を取り込んでディジタル信号
   に変換するアナログ入力部、該ディジタル信号について
   フィルタリング処理を実行するディジタル・シグナル・
   プロセッサを有するアナログ入力ユニットと、 前記アナログ入力ユニットからのディジタル信号を含む
   被演算データについて、予め設定されたアルゴリズムに
   基づいてリレー演算を実行するディジタル・シグナル・
   プロセッサを有するリレー演算ユニットと、 該演算結果に基づいてシーケンス処理を実行するマイク
   ロプロセッサを有するシーケンス処理ユニットと、 リレー演算のための整定値を設定する処理と共に、シス
   テム内部の状態を表示する処理を実行するマイクロプロ
   セッサを有する整定・表示処理ユニットと、 前記シーケンス処理ユニットに、固有のバスにより接続
   されて、外部との入出力インターフェイスとして機能し
   、前記シーケンス処理ユニットの処理結果を出力するデ
   ィジタル入出力処理ユニットと、 これらのユニットが協調して動作するよう制御するマイ
   クロプロセッサを有するシステムコントロールユニット
   とを少なくとも備え。 前記アナログ入力ユニット、リレー演算ユニットシーケ
   ンス処理ユニットおよび整定・表示処理ユニットに、そ
   れぞれのプロセッサがアクセスできると共に、システム
   コントローラのプロセッサもアクセスできるデュアルポ
   ートデータメモリを設け、かつ、システムコントロール
   ユニットには、各ユニットとの間で転送されるデータを
   一時保持するデータメモリを設け、これらのユニットを
   システムバスに接続し、該バスを介してデータの転送を
   行なって、リレー演算動作を実行する構成としたことを
   特徴とするディジタル保護リレー装置。 １０、アナログ入力信号をディジタル信号に変換するア
   ナログ入力部と、該ディジタル信号について、ディジタ
   ルフィルタリング処理を実行するディジタルフィルタ部
   とを備え、前記で次フィルタ部に、フィルタ演算を実行
   するディジタル・シグナル・プロセッサを搭載して構成
   することを特徴とするアナログ入力装置。 １１、アナログ入力信号をディジタル信号に変換するア
   ナログ入力部と、該ディジタル信号について、ディジタ
   ルフィルタリング処理を実行するディジタルフィルタ部
   とを備えて構成されるアナログ入力装置における自動点
   検方法であって、前記アナログ入力信号にチェック信号
   を常に重畳させ、このチェック信号を、ディジタルフィ
   ルタ部においてディジタルフィルタリング処理により分
   離し、該分離されたチェック信号を予め設定した基準と
   比較して、前記アナログ入力部の正常性を常にチェック
   することを特徴とするアナログ入力装置における自動点
   検方法。 １２、電力系統の状態を現わす信号を取り込み、該信号
   について、予め定めたアルゴリズムに基づいてディジタ
   ル演算処理を行ない、その演算結果に基づいて電力系統
   の保護または制御を行なう信号を出力する、電力用信号
   処理システムであって、 信号の取り込みから演算結果に基づく信号の出力までの
   一連の処理を、処理機能に基づいて分割して実行する複
   数のユニットを設け、かつ、これらのユニット間のデー
   タ転送を、前記一連の処理が分割された処理機能ごとに
   順次実行されるよう制御する機能を有するシステムコン
   トロールユニットを設け、さらに、前記各ユニットおよ
   びシステムコントロールユニットを、ユニットごとに独
   立の基板に搭載すると共に、システムバスを介して接続
   して構成することを特徴とする電力用信号処理システム
   。