JPS63213406A - デジタル形保護継電装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はデジタル形保護継電装置、特に複数の演算処理
部を有する保護継電装置に不良が発生した場合に、不良
処理対策を施したデジタル形保讃継電装置に関する。

（従来の技術） 電力系統を保護する保護継電装置にマイクロコンピュー
タを適用する技術は良く知られている。

今日の電力系統規模の増大に伴なって系統保護設備の増
大が問題になっており、この問題に対処する一つの解決
法として、多数の保護対象に関する故障判定が可能で、
かつ保護装置を小形になし得るデジタル保護継電装置が
ある。

一般に、デジタル形保護継電装置は、アナログ形装置の
単体リレー相当のリレー要素を複数要素収納しており、
これら個々のリレー要素の故障判定は、マイクロコンピ
ュータにより構成されるデジタル演算処理部で行なって
いる。

又、デジタル形保護継電装置を一つのデジタル演算処理
部で構成する場合と、複数のデジタル演算処理部で構成
する場合とがある。

後者の一例としては、例えば、特開昭６０−１１３６１
５号公報に示されるように、各デジタル演算処理部は複
数のリレー要素及びシーケンス処理等を行ない、これら
の演等処理部は相互に接続される構成を有している。こ
の種の複数のデジタル演算処理部によって複数のリレー
要素の判定演算を行なうデジタル保護継電装置の場合、
一般に異なったリレー要素の判定演算を各々のデジタル
演算処理部にて分担している。この場合、デジタル演算
処理部の少なくとも一つ以上の不良が発生した場合、不
良が発生しているデジタル演算処理部が担当しているリ
レー要素の故障判定演粋結果は、妥当でない可能性があ
るため、結果として不良リレー要素に対応する保護機能
には期待ができない。

従って、不良発生部位が正常に回復するまで、保護継電
装置は十分な機能を出させない状態となり、高い信頼性
を保つことが困ｔｉになる。

第７図は従来のデジタル形保護継電装置の構成側図であ
り、これによって説明する。図に示されるように、デジ
タル保護継電装置は複数のデジタル演算処理部（以下、
演算部という）　　１−１．１−２・・・１−ｎと、ア
ナログ・デジタル変換部２とシステムバス３とから構成
され、各演算部１−１．１−２・・・１−ｎ及びアナロ
グ・デジタル変換部２はシステムバス３を介して相互に
接続されている。

又、各演算部はマイクロプロセッサ１１、メモリ１２、
入出力回路１３及びインターフェイス１４などの周辺回
路が内部バス１５に接続され、前記インターフェイス１
４を介してシステムバス３と接続されている。

一方、アナログ・デジタル変換部２はアナログ・デジタ
ル変換器２１とアナログマルチプレクサ２２で構成され
ており、アナログマルチプレクサ２２には一つ又は複数
の電力系統からのアナログ情報が入力され、アナログ・
デジタル変換器２１を介してデジタル口に変換され、シ
ステムバス３へ入力される。

第８図は各演算部のソフトウェアの構成例である。デジ
タル形保護継電装置のソフトウェアの構成については、
例えば電気協同研究会第４１巻４号「デジタルリレー」
３３頁等に説明されているが、一般には、複数のリレー
要素を演算部１台に収納するために、複数のサンプリン
グにまたがって、複数のリレー要素を時分割多重処理す
る構成がとられる。

第８図で示すように、第７図の回路構成に従い、演算部
１−１．〜１−ＮまでＮ個のプログラムが存在し、これ
らは全て類似の構成をとる。但し、演算部１−Ｎはシー
ケンス処理専用の演算部とし、演算部１−１、〜１−’
Ｎまでは、リレー演算専用の演算部とする。

即ち、演算部１−１．〜１−（Ｎ−１）までによるリレ
ー判定結果は、演算部１−Ｈに読込まれ、トリップ指令
を出力するためのシーケンス処理を行な゛う。

第８図の演算部１−１について、リレー専用演棒部の代
表例として説明する。先ず、アナログ・デジタル変換後
に発生するＭＰｔｌの割込信号により、入力データ取込
５１−１が起動され、デジタル岱を演算部内にあるメモ
リへ取込む。

次に、時分割制御５１−２により、リレー１Ａ、リレー
１Ｂ１リレー１Ｃの各演算部３ｌ−３Ａ、３ｌ−３Ｂ、
３ｌ−３Ｃを異なったサンプリングで行なうように制御
する。

この様子を第９図に示す。

第９図ではサンプリング間隔３０°でアナログ・デジタ
ル変換しているが、リレー１＾、リレー１８、リレー１
Ｃの各処理を順次異なったサンプリングで行なっている
。

次に、判定結果出力８１−４では、５１−３で得たリレ
　゛−演算判定結果をシステムバス３に出力する。自動
監視５１−５では、メモリ監視、入出力監視等の演算部
内の監視を行なう。割込待機５１−６では、次のＨＰＩ
Ｉへの割込信号を持つ待機状態を継続し、割込信号発生
、即ち、次のサンプリング開始時には５１−１へ戻り、
新しいデータを取込む。

以下、同様に演算部１−２．〜１−（Ｎ−１）までのプ
ログラムも実行され、第９図の如く、リレー２Ａ、２Ｂ
、２０〜（Ｎ−１）Ａ、　（Ｎ−１）Ｂ、　（Ｎ−１１
Ｃの各リレー判定演算が実行される。

次に、演算部１−Ｈについて、シーケンス処理専用の演
算部の代表例として説明する。先ず、演算部１−１．〜
１−（Ｎ−１）と同様に、アナログ・デジタル変換後に
発生するＨＰＵの割′込信号により入力データ取込５Ｎ
−１が起動され、デジタル聞を演算部内のメモリへ取込
む。

次に、リレー判定結果入力５Ｎ−２により、演算部１−
１．〜１−（Ｎ−１）の各リレー判定結果をシステムバ
ス３を介して読込む。

次に、リレー演算部監視結果入力５Ｎ−３により、各演
算部１−１．〜１−（Ｎ−１）の監視不良結果を読込む
。

シーケンス５Ｎ−４では、５Ｎ−２にて得たリレー判定
結果、即ち、リレーＩＡ、　ＩＢ、　ＩＣ−（Ｎ−１）
Ａ、　（Ｎ−１）Ｂ、　（Ｎ−１）Ｃの動作、復帰の状
態結果を入力はとしてシーケンス処理を行ない、トリッ
プ判定を行なう。

ここで、５Ｎ−３にて監視不良と判定されている演算部
については、リレー判定結果は妥当でない可能性がある
ため、シーケンス処理には参加させない。

例えば、演算部１−１が不良となった場合には、リレー
１八、ＩＢ、　ＩＣの結果は、動作になっていたとして
も、復帰と看做してシーケンス処理をすることになる。

自動監視５Ｎ−５では、伯演算部内と同様な演算部内の
監視及びアナログ・デジタル変換精度監視、ＰＣＴ回路
監視等の演算部外の監視を行なう。出力５Ｎ−６では、
５Ｎ−４のシーケンス処理結果（例えばトリップ出力）
及び表示警報出力等を装置外へ出力する。割込待機５Ｎ
−７では、次のＨＰＵへの割込信号を待つ待機状態を継
続し、割込信号発生、即ち、次のサンプリング開始時に
は５Ｎ−１へ戻り、新しいデータを取込む。以下、同様
に５Ｎ−１よりプログラムは実行される。

〈発明が解決しようとする問題点） 上記した従来装置の問題点を第１０図によって説明する
。この場合、第１０図の保護系統に示す如く、前述のデ
ジタル保護継電装置が各回線４−１．〜４−（Ｎ−１）
の（ト１）回線の保護を一括して行ない、リレー１Ａは
１号１ｉ１４−１のＡ相、リレー１Ｂは同じく４−１の
Ｂ相、リレー１Ｃは同じり４−１のＣ相を保護している
とする。

例えば前述の如く、演算部１−１が不良となった場合、
リレーＩＡ、リレー１Ｂ、リレー１Ｃの出力はロックさ
れることにより、第１０図の送電線４−１は不良継続中
は無保護状態となる。

又、ロック機能を備えていない場合でも、無保護状態と
同等と言える。

上記問題の対策としては、装置の２系列化或いは演算部
の２系列化等が考えられるが、いずれも経済性の点で劣
り、又、システムの大型化になる欠点がある。

本発明は上記問題点を解決するためになされたものであ
り、デジタル演算処理部が不良であっても、保護ｉ１１
を低下させることなく、ハードウェアも増加させずに高
い信頼性を保つことの可能なデジタル形保護継電装置を
提供することを目的としている。

［発明の構成］ （問題点を解決するための手段と作用）上記目的を達成
するため、本発明では複数個の演算部１−１．〜１−ｎ
が接続されているシステムバス３に、不良リレー要素演
算分担制御部５を設け、複数個ある演算部のうちで不良
が発生した演算部を検出した時、不良の発生した演算部
で行なっていたリレー演算を、時分割多重処理にて他の
正常な演算部に分担処理させるようにしたものである。

（実施例） 以下図面を参照して実施例を説明する。

第１図は本発明によるデジタル形保護継電装置の一実施
例の構成図である。第１図において、第７図と同一部分
については同一符号を付している。

そして、構成上の特徴としては、不良リレー要素演算分
担制御部５（以後制御部と称す）をシステムバス３を介
して各演算部に接続した点である。

制御部５は、常時各演算部を監視し、不良演算部を検出
した時、当該演算部に収納されるリレー要素を正常な演
算部にて分担処理させるようにしている。

第２図は制御部５の処理内容を示すフローチャートであ
る。本処理内容は、演算部１−１が不良となった場合、
演算部１−１が分担していたリレー１Ａ、リレーＩＢ、
リレー１Ｃのリレー演算を演算部１−２で制御処理する
例である。

先ず、演算部１−１は第７図で説明したリレー演算を行
なっている。演算部１−１で不良が発生した場合には、
自動監視５１−５で不良を検出する。この不良発生は、
制御部５の不良演算部検出５Ｓ−１で検出され、分担演
算部決定部５Ｓ−２にて不良演算部で分担していたリレ
ー要素を分担する正常演算部を優先順で決定する。

例えば、演算部１−１が不良となった場合は、演算部１
−２にてリレーＩＡ、リレー１Ｂ１リレー１Ｃを分担す
ることを決定する。これは該当演算部出力５Ｓ−３の出
力にて、システムバス３を介して演算部１−２の時分割
制御の内容を変更することにより実現される。

即ち、時分割制＠５２−２は演算部１−１が正常な場合
には第９図で示すように、３サンプリングの時分割でリ
レー２Ａ、　２Ｂ、　２Ｃの演算を行なっていたが、演
算部１−１の不良時には６サンプリングの時分割処理に
変更し、リレーＩＡ、　ＩＢ、　ＩＣ，２Ａ、　２Ｂ、
　２Ｃの演算を行なう。この場合の時分割多重処理の例
を第３図に示す。

以上説明したように、不良リレー要素演算を他の正常な
演算部にて処理することにより、特定の保護範囲を無保
護状態にすることなく、信頼性の高い保護継電装置を提
供することが可能となる。

又、これらの処理は、時分割多重処理のサンプリング間
隔を変更として、リレー要素を追加する制御であるため
、プログラム内の他処理に影響を与えず、容易にプログ
ラムの変更を行なうことが出来るという利点がある。

第４図は他の実施例の処理内容を示すフローチャートで
ある。本実施例では、不良が発生した場合に、全演算部
中最小のサンプリング間隔でリレー演算の時分割多重処
理を行なっている正常演算部に対して、順次リレー演算
を割付けていくものである。そして本実施例では、前記
実施例と同様に、演算部１−１が不良となった場合を想
定している。この場合、各演算部はサンプリング間隔３
０゜の３サンプリングで、時分割多重処理にリレー演算
を行なっている。不良検出時には制御部５から、例えば
演算部２．３．５に対して各々リレー１Ａ、リレー１Ｂ
、リレー１Ｃの各リレー演算を割付ける。

この場合の各演算部の時分割多重処理の様子を第５図に
示す。

このように最小サンプリング間隔の演算部にリレー演算
を分担させることにより、不良発生に際し、リレー要素
の動作時間に与える影響を最小に出来る。

即ち、本実施例では演算部１〜３のサンプリング間隔は
、３サンプリングから４サンプリングになるのみであり
、不良発生によるリレーの演算間隔及びこれにより決定
される動作時間に与える影響を最小にすることが可能と
なる。

上記実施例では平常時にリレー演算を行なっていた演算
部に対して、不良発生時のリレー要素演算を割付ける場
合について説明したが、平常時のリレー演算は行なわず
、不良発生時にのみリレー要素演算を分担する専用演算
部を設けておく場合も同等の効果を期待できる。

第６図は更に他の実施例の構成図である。

本実施例では、一つ或いは複数の演算部が複数のバスで
結合されてユニット構成をなす場合が示される。

第６図の場合、３個の演算部１−１．〜１−３がシステ
ムバス３−１に接続されてユニット６−１を構成し、又
、３個の演算部１−４．〜１−６がシステムバス３−２
に接続されてユニット６−２を構成している。アナログ
畿はアナログ・デジタル変換部２を介してデジタル量と
なり、システムバス３−１．３−２に入力される。制御
部５−１．５−２は前記した制御部５と同様な機能を有
し、１−１．〜１−３及び１−４．〜１−６内の不良を
検出し、正常演算部にて不良演算部収納リレー要素を演
算するように分担制御する。

なお、本実施例では、制御部を２個（５−１，５−２）
設ける場合について説明したが、これに限定されるもの
ではなく、制御部を共通に設けて各ユニットを制御して
も同等効果が得られることは明らかである。

又、上記実施例では、一つの演算部が不良となった場合
について説明したが、複数の演算部が不良となった場合
も、同様の制御により同等の効果が期待できる。

［発明の効果］ 以上説明した如く、本発明によれば複数個あるデジタル
演Ｑ部のうちの幾つかの不良が発生した場合に、これら
の不良発生したデジタル演紳部で行なっていたリレー演
算を他の正常なデジタル演ｉ部にて分担処理するように
したので、ハードの追加をすることなく、不良発生時の
無保護状ｆｆ、を解消でき、信頼匪の高いデジタル形保
護継電装置を提供できる。

【図面の簡単な説明】

第１図は本発明によるデジタル形保護継電装置の一実施
例の構成図、第２図は本発明の一実施例の処理内容を示
すフローチャート、第３図は第２図の処理内容を示した
タイミングチャート、第４図は他の実施例の処理内容を
示すフローチャート、第５図は第４図の処理内容を示し
たタイミングチャート、第６図は更に他の実施例の構成
図、第７図は従来のデジタル形保護継電装置の構成倒閣
、第８図は従来５Ａ置の処理内容を示すフローチャート
、第９図は従来装置の処理内容を示すタイミングチャー
ト、第１０図は従来装置の問題点を説明するための電力
系統図である。 １−１．〜１−ｎ・・・演算部 ２・・・アナログ・デジタル変換部 ３・・・システムバス

Claims (1)

【特許請求の範囲】
1. 被保護対象の電気量に対応するデジタル情報を入力し、
   この入力されたデジタル情報を基にして複数のリレー要
   素の判定演算を複数のデジタル演算処理部にて行なうデ
   ジタル形保護継電装置において、前記デジタル演算処理
   部の少なくとも一つの不良発生時には、不良の発生した
   デジタル演算処理部にて行なわれるリレー要素判定演算
   を、時分割多重処理にて他の正常なデジタル演算処理部
   にて分担して処理することを特徴とするデジタル形保護
   継電装置。