JPH02224284A - How to form an active matrix liquid crystal display - Google Patents
How to form an active matrix liquid crystal displayInfo
- Publication number
- JPH02224284A JPH02224284A JP1043002A JP4300289A JPH02224284A JP H02224284 A JPH02224284 A JP H02224284A JP 1043002 A JP1043002 A JP 1043002A JP 4300289 A JP4300289 A JP 4300289A JP H02224284 A JPH02224284 A JP H02224284A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- liquid crystal
- film
- active matrix
- matrix liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアクティブマトリクス液晶ディスプレイに係り
、特に大面積ディスプレイに好適な表示部の形成法に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an active matrix liquid crystal display, and particularly to a method of forming a display portion suitable for a large area display.
従来、多結晶シリコンアクティブマトリクス液晶ディス
プレイの表示部の構造は例えば5ID85DIGEST
pp、 282−285に記されている。Conventionally, the structure of the display section of a polycrystalline silicon active matrix liquid crystal display is, for example, 5ID85DIGEST.
pp. 282-285.
ここで第2図に上記で用いられている表示部の断面構造
を示す。第2図において、10は石英基板、11は5i
Oz、12は真性多結晶シリコン、13はボロンがドー
プされている多結晶シリコン、14はP S G (p
hosphosilicate glass)、15は
ITO(Indium Tin 0xide) 、 1
6はAQである。Here, FIG. 2 shows a cross-sectional structure of the display section used above. In Fig. 2, 10 is a quartz substrate, 11 is a 5i
12 is intrinsic polycrystalline silicon, 13 is polycrystalline silicon doped with boron, 14 is P S G (p
15 is ITO (Indium Tin Oxide), 1
6 is AQ.
上記従来技術、例えば第2図のような表示部の構造だと
マスクは少なくとも5枚必要である。ところで大面積デ
ィスプレイを想定した場合、マスクの位置合わせの問題
は極めて重要課題になる。In the conventional technique described above, for example, in the structure of the display section as shown in FIG. 2, at least five masks are required. By the way, when a large-area display is assumed, the problem of mask alignment becomes an extremely important issue.
従って大面積ディスプレイを形成する場合はできるだけ
マスク数を減らすプロセスを考案する必要がある。Therefore, when forming a large-area display, it is necessary to devise a process that reduces the number of masks as much as possible.
本発明の目的は従来のアクティブマトリクス液晶ディス
プレイの製造プロセスよりマスク数を減らすプロセスを
発明することにある。It is an object of the present invention to invent a process that reduces the number of masks compared to conventional active matrix liquid crystal display manufacturing processes.
上記目的はアクティブマトリクス液晶ディスプレイの表
示部の形成法において、a)ガラス基板上に真性半導体
膜を堆積し、1回のレジスト工程及び1回のエツチング
工程により真性半導体膜をパターニングする b)レジ
スト除去後、ゲート絶縁膜、不透明なゲート電極膜を順
次堆積し、1回のレジスト工程及び複数のエツチング工
程により、不透明なゲート電極膜、ゲート絶縁膜をパタ
ーニングし、レジスト除去後イオン注入する 、c)そ
の後層間絶縁膜を堆積し、1回のレジスト工程及び1回
のエツチング工程により眉間絶縁膜をパターニングする
d)レジスト除去後、不透明な信号電極膜を堆積し、
1回のレジスト工程及び1回のエツチング工程により不
透明な信号電極膜をパターニングする e)レジスト除
去後、ITO。The above purpose is a method for forming a display part of an active matrix liquid crystal display, in which a) an intrinsic semiconductor film is deposited on a glass substrate, and the intrinsic semiconductor film is patterned by one resist process and one etching process, and b) resist removal. After that, a gate insulating film and an opaque gate electrode film are sequentially deposited, the opaque gate electrode film and gate insulating film are patterned by one resist process and multiple etching processes, and ions are implanted after removing the resist, c) After that, an interlayer insulating film is deposited, and the glabellar insulating film is patterned by one resist process and one etching process. d) After removing the resist, depositing an opaque signal electrode film,
Patterning the opaque signal electrode film by one resist process and one etching process e) After removing the resist, ITO.
レジストを順次堆積する f)ガラス基板側から光を照
射することにより、露光される領域のレジストのみ残す
g)その後1回のエツチング工程によりITOをパタ
ーニングすることにより達成される。This is achieved by sequentially depositing the resist f) By irradiating light from the glass substrate side, leaving only the resist in the exposed area g) Then patterning the ITO by one etching process.
上記プロセスだと4マスクでアクティブマトリクス液晶
ディスプレイの表示部が形成できる。よって、総合的な
マスクの位置合わせは従来技術より容易になる。With the above process, the display section of an active matrix liquid crystal display can be formed using four masks. Therefore, overall mask alignment is easier than in the prior art.
以下、本発明の一実施例を第1図により説明する。 An embodiment of the present invention will be described below with reference to FIG.
第1図は本発明の表示部形成法の一プロセス手順を示し
たものである。即ち、a)ガラス基板1上に真性多結晶
シリコン膜2を堆積し、1回のレジスト工程及び1回の
エツチング工程により真性多結晶シリコン膜2をパター
ニングする b)レジスト除去後、5iOz膜3.Cr
4を順次堆積し、1回のレジスト工程及び複数のエツチ
ング工程により、Cr4.Si○2膜3をパターニング
し、レジスト除去後P(リン)のイオン注入する。FIG. 1 shows one process procedure of the display section forming method of the present invention. That is, a) an intrinsic polycrystalline silicon film 2 is deposited on a glass substrate 1, and the intrinsic polycrystalline silicon film 2 is patterned by one resist process and one etching process; b) after the resist is removed, a 5iOz film 3. Cr
Cr4. The Si○2 film 3 is patterned, and after the resist is removed, P (phosphorus) ions are implanted.
このことにより真性多結晶シリコン膜2の一部がn形多
結晶シリコン膜5になる 、c)その後5iOz膜3を
堆積し、1回のレジスト工程及び1回のエツチング工程
により5iOz膜3をパターニングする d)レジスト
除去後、AQ6を堆積し、1回のレジスト工程及び1回
のエツチング工程によりAΩ6をパターニングする e
)レジスト除去後、ITO7,レジスト8を順次堆積す
る f)ガラス基板1側から光を照射することにより、
露光される領域のレジスト8のみ残す g)その後1回
のエツチング工程によりITO7をパターニングし、そ
の後レジスト8を除去する。As a result, a part of the intrinsic polycrystalline silicon film 2 becomes an n-type polycrystalline silicon film 5.c) After that, a 5iOz film 3 is deposited, and the 5iOz film 3 is patterned by one resist process and one etching process. d) After removing the resist, deposit AQ6 and pattern AΩ6 by one resist process and one etching process e
) After removing the resist, ITO 7 and resist 8 are sequentially deposited. f) By irradiating light from the glass substrate 1 side,
Only the resist 8 in the area to be exposed is left. g) After that, the ITO 7 is patterned by one etching process, and then the resist 8 is removed.
即ち、上記手順だと4マスクで液晶ディスプレイの表示
部を形成することができる。よって総合的なマスクの位
置合わせは従来技術より容易になる。That is, according to the above procedure, the display portion of the liquid crystal display can be formed using four masks. Therefore, overall mask alignment is easier than in the prior art.
第3図は表示部1ドツト内における第1図(g)の平面
パターンを示したものである0図中において4はCr、
5はn形多結晶シリコン膜、6はAQ、7はITo、9
はコンタクトホールである。Fig. 3 shows the plane pattern of Fig. 1 (g) within one dot of the display section. In Fig. 0, 4 is Cr;
5 is an n-type polycrystalline silicon film, 6 is AQ, 7 is ITo, 9
is a contact hole.
本発明によれば少ないマスク数で液晶ディスプレイが形
成できるので、1)ディスプレイの大面積化、2)ディ
スプレイの高スループット化、3)ディスプレイの低コ
スト化等の効果がある。According to the present invention, since a liquid crystal display can be formed with a small number of masks, there are effects such as 1) a larger display area, 2) a higher throughput of the display, and 3) a lower cost of the display.
第1図は本発明の一実施例の表示部のプロセス手順図、
第2図は従来の表示部の断面図、第3図は本発明の一実
施例の表示部の平面パターン図である。
1・・・ガラス基板、2・・・真性多結晶シリコン膜、
3・・・5iOz、4・・・Cr、5・・・n形多結晶
シリコン膜、6・・・AQ、7・・・ITO18・・・
レジスト、9・・・コンタクトホール、10・・・石英
基板、11・・・5102.12・・・真性多結晶シリ
コン、13・・・ボロンがドープされている多結晶シリ
コン、14・・・PSG。
(e)
け)
(i)
(改)
高λ図FIG. 1 is a process procedure diagram of a display unit according to an embodiment of the present invention;
FIG. 2 is a sectional view of a conventional display section, and FIG. 3 is a plan pattern diagram of a display section according to an embodiment of the present invention. 1... Glass substrate, 2... Intrinsic polycrystalline silicon film,
3...5iOz, 4...Cr, 5...n-type polycrystalline silicon film, 6...AQ, 7...ITO18...
Resist, 9... Contact hole, 10... Quartz substrate, 11... 5102.12... Intrinsic polycrystalline silicon, 13... Polycrystalline silicon doped with boron, 14... PSG . (e) ke) (i) (revised) High λ diagram
Claims (1)
形成法において、a)ガラス基板上に真性半導体膜を堆
積し、1回のレジスト工程及び1回のエッチング工程に
より真性半導体膜をパターニングする、b)レジスト除
去後、ゲート絶縁膜、不透明なゲート電極膜を順次堆積
し、1回のレジスト工程及び複数のエッチング工程によ
り、不透明なゲート電極膜、ゲート絶縁膜をパターニン
グし、レジスト除去後イオン注入する、c)その後層間
絶縁膜を堆積し、1回のレジスト工程及び1回のエッチ
ング工程により層間絶縁膜をパターニングする、d)レ
ジスト除去後、不透明な信号電極膜を堆積し、1回のレ
ジスト工程及び1回のエッチング工程により不透明な信
号電極膜をパターニングする、e)レジスト除去後、I
TO、レジストを順次堆積する、f)ガラス基板側から
光を照射することにより、露光させる領域のレジストの
み残す、g)その後1回のエッチング工程によりITO
をパターニングするプロセスを含むことを特徴とするア
クティブマトリクス液晶ディスプレイの形成方法。 2、アクティブマトリクス液晶ディスプレイの表示部の
形成法において、走査電極、信号電極は共に不透明材料
を用い、ITOはレジスト塗布後、露光をガラス基板側
から行うことによりパターニングするプロセスを含むこ
とを特徴とするアクティブマトリクス液晶ディスプレイ
の形成方法。 3、上記請求範囲1記載の真性半導体膜は多結晶シリコ
ン膜、或いは非晶質シリコン膜であることを特徴とする
アクティブマトリクス液晶ディスプレイの形成方法。[Claims] 1. In a method for forming a display section of an active matrix liquid crystal display, a) an intrinsic semiconductor film is deposited on a glass substrate, and the intrinsic semiconductor film is patterned by one resist process and one etching process. b) After removing the resist, sequentially deposit a gate insulating film and an opaque gate electrode film, pattern the opaque gate electrode film and gate insulating film by one resist process and multiple etching processes, and then remove the resist. c) After that, deposit an interlayer insulating film and pattern the interlayer insulating film by one resist process and one etching process. d) After removing the resist, deposit an opaque signal electrode film, and then pattern it by one resist process and one etching process. Patterning the opaque signal electrode film by a resist process and one etching process; e) After removing the resist, I
TO and resist are sequentially deposited; f) Irradiation of light from the glass substrate side leaves only the resist in the exposed area; g) After that, one etching process removes ITO.
A method of forming an active matrix liquid crystal display, comprising a process of patterning. 2. The method for forming the display part of an active matrix liquid crystal display is characterized in that both the scanning electrodes and the signal electrodes are made of opaque material, and that the method includes a process of patterning ITO by exposing it to light from the glass substrate side after applying a resist. A method for forming active matrix liquid crystal displays. 3. A method for forming an active matrix liquid crystal display, wherein the intrinsic semiconductor film according to claim 1 is a polycrystalline silicon film or an amorphous silicon film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043002A JPH02224284A (en) | 1989-02-27 | 1989-02-27 | How to form an active matrix liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043002A JPH02224284A (en) | 1989-02-27 | 1989-02-27 | How to form an active matrix liquid crystal display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224284A true JPH02224284A (en) | 1990-09-06 |
Family
ID=12651796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1043002A Pending JPH02224284A (en) | 1989-02-27 | 1989-02-27 | How to form an active matrix liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224284A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414345B1 (en) | 1994-06-13 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including active matrix circuit |
| US6887746B2 (en) | 1992-03-25 | 2005-05-03 | Semiconductor Energy Lab | Insulated gate field effect transistor and method for forming the same |
-
1989
- 1989-02-27 JP JP1043002A patent/JPH02224284A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6887746B2 (en) | 1992-03-25 | 2005-05-03 | Semiconductor Energy Lab | Insulated gate field effect transistor and method for forming the same |
| US6414345B1 (en) | 1994-06-13 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including active matrix circuit |
| US6566684B1 (en) | 1994-06-13 | 2003-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit having a TFT with pixel electrode as auxiliary capacitor |
| US7161178B2 (en) | 1994-06-13 | 2007-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a pixel electrode through a second interlayer contact hole in a wider first contact hole formed over an active region of display switch |
| US7479657B2 (en) | 1994-06-13 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including active matrix circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100325079B1 (en) | Method of manufacturing lcd having high aperture ratio and high transmittance | |
| KR100382955B1 (en) | Method for fabricating the array substrate for Liquid crystal display device and the same | |
| US20070264736A1 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| US4684435A (en) | Method of manufacturing thin film transistor | |
| US7019797B2 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| JP4238960B2 (en) | Thin film transistor manufacturing method | |
| KR100464204B1 (en) | Gray tone mask and manufacturing method for liquid crystal display using it | |
| JPH053136B2 (en) | ||
| KR100519368B1 (en) | Liquid Crystal Display devices and method for manufacturing the same | |
| KR970006733B1 (en) | Method of manufacturing thin film transistor | |
| JP2776360B2 (en) | Method of manufacturing thin film transistor array substrate | |
| KR100685920B1 (en) | Manufacturing method of liquid crystal display device | |
| KR100551725B1 (en) | Manufacturing method of high opening ratio and high transmittance liquid crystal display device | |
| JP2737982B2 (en) | Method for manufacturing thin film transistor | |
| KR100507283B1 (en) | A method for manufacturing of thin film transistor liquid crystal display | |
| KR101006474B1 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| KR100193650B1 (en) | Method of manufacturing thin film transistor of liquid crystal display device | |
| JPS6377150A (en) | Manufacture of tft matrix | |
| KR100599958B1 (en) | Manufacturing method of high opening ratio and high transmittance liquid crystal display device | |
| KR101023319B1 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| KR100209619B1 (en) | Manufacturing method of liquid crystal display device | |
| JP2629743B2 (en) | Method for manufacturing thin film transistor | |
| KR20020076935A (en) | Method for manufacturing thin film transistor lcd | |
| JPH05226658A (en) | Thin film transistor | |
| KR19980017720A (en) | LCD and its manufacturing method |