JPH02224548A - Ａｔｍセル交換回路網 - Google Patents
Ａｔｍセル交換回路網Info
- Publication number
- JPH02224548A JPH02224548A JP1047178A JP4717889A JPH02224548A JP H02224548 A JPH02224548 A JP H02224548A JP 1047178 A JP1047178 A JP 1047178A JP 4717889 A JP4717889 A JP 4717889A JP H02224548 A JPH02224548 A JP H02224548A
- Authority
- JP
- Japan
- Prior art keywords
- atm
- circuit
- cell
- highway
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000605 extraction Methods 0.000 claims abstract description 35
- 238000003780 insertion Methods 0.000 claims abstract description 35
- 230000037431 insertion Effects 0.000 claims abstract description 35
- 238000004891 communication Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000011160 research Methods 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＡＴＭセル交換回路網に関する。
従来のディジタル交換機は、回線交換方式またはパケッ
ト交換方式による交換機能を有している。
ト交換方式による交換機能を有している。
回線交換方式の場合は、タイムスロットが時分割多重さ
れたハイウェイを有し、一定のフレーム（通常１２５μ
秒周期）毎に所定の時間位置のタイムスロットを１つの
呼が占有している。回線交換方式は、呼制御信号により
決められた入線と出線との交換動作が、ハードウェアに
よって行われている。
れたハイウェイを有し、一定のフレーム（通常１２５μ
秒周期）毎に所定の時間位置のタイムスロットを１つの
呼が占有している。回線交換方式は、呼制御信号により
決められた入線と出線との交換動作が、ハードウェアに
よって行われている。
一方、パケット交換方式の場合は、パケット長が可変長
でかつその長さも最大４０００バイト程度まで許容し、
多くの場合、処理装置においてソフトウェアにより、各
パケットの内容を基にパケット交換を行われている。
でかつその長さも最大４０００バイト程度まで許容し、
多くの場合、処理装置においてソフトウェアにより、各
パケットの内容を基にパケット交換を行われている。
近年、ＣＣＩＴＴあるいは電子情報通信学会等でＡＴＭ
交換方式が、回線交換方式とパケット交換方式とは別の
交換方式として注目されている。
交換方式が、回線交換方式とパケット交換方式とは別の
交換方式として注目されている。
ＡＴＭは、回線交換方式と同様に交換動作をハードウェ
アで実現している。ＡＴＭのハイウェイは回線交換方式
のハイウェイとは異なる。ＡＴＭでは、情報は、セルと
呼ばれる固定長（４０バイトから１２０バイト程度）の
一種のパケットに入れて転送される。ＡＴＭのハイウェ
イ上ではセル位置が決められており、送るべき情報が発
生する時のみセルに入れる。情報が無いときは空きセル
となる。
アで実現している。ＡＴＭのハイウェイは回線交換方式
のハイウェイとは異なる。ＡＴＭでは、情報は、セルと
呼ばれる固定長（４０バイトから１２０バイト程度）の
一種のパケットに入れて転送される。ＡＴＭのハイウェ
イ上ではセル位置が決められており、送るべき情報が発
生する時のみセルに入れる。情報が無いときは空きセル
となる。
このようなＡＴＭハイウェイ上で、セル交換を行うＡＴ
Ｍスイッチについての研究成果は、近年国内および海外
の学会等で数多く発表されている。
Ｍスイッチについての研究成果は、近年国内および海外
の学会等で数多く発表されている。
回線交換力式では呼設定時には呼損が発生するが、−度
呼を受は付けてタイムスロット（またはチャネル）をそ
の呼に占有させれば、呼の接続状態は他の呼の影響をま
ったく受けない、一方、ＡＴＭセル交換方式は、回線交
換方式と異なり、出力ハイウェイ上の１つのセル位置を
、複数の入力ハイウェイからその出力ハイウェイに出力
すべきセルで共用する、いわゆる統計多重方式に基づい
ている。従って、ＡＴＭセル交換方式では、呼を受付け
ても出力ハイウェイ上にその呼専用のリソースを確保で
きないため、通信中も絶えず他の呼の影響（他の呼のト
ラヒックが多くなれば出力ハイウェイに対する競合条件
が悪化する）を受けることになる。
呼を受は付けてタイムスロット（またはチャネル）をそ
の呼に占有させれば、呼の接続状態は他の呼の影響をま
ったく受けない、一方、ＡＴＭセル交換方式は、回線交
換方式と異なり、出力ハイウェイ上の１つのセル位置を
、複数の入力ハイウェイからその出力ハイウェイに出力
すべきセルで共用する、いわゆる統計多重方式に基づい
ている。従って、ＡＴＭセル交換方式では、呼を受付け
ても出力ハイウェイ上にその呼専用のリソースを確保で
きないため、通信中も絶えず他の呼の影響（他の呼のト
ラヒックが多くなれば出力ハイウェイに対する競合条件
が悪化する）を受けることになる。
しかし、他の呼の影響を最小にしなければならない呼（
例えば、警察、消防、要人等の通信）が存在し、そのよ
うな呼を特別に扱えるＡＴＭセル交換回路網が必要とな
るが、従来そのようなものは存在せず、研究成果の発表
もなかった。
例えば、警察、消防、要人等の通信）が存在し、そのよ
うな呼を特別に扱えるＡＴＭセル交換回路網が必要とな
るが、従来そのようなものは存在せず、研究成果の発表
もなかった。
本発明の目的は、特定の呼に関するＡＴＭセルを、ＡＴ
Ｍスイッチをバイパスさせることにより、他の呼の影響
を最小限とし、さらにこれにより、警察呼、消防呼、行
政呼（災害通知等）等非常に重要な呼に対しての通話回
線の確保を容易にすることにある。
Ｍスイッチをバイパスさせることにより、他の呼の影響
を最小限とし、さらにこれにより、警察呼、消防呼、行
政呼（災害通知等）等非常に重要な呼に対しての通話回
線の確保を容易にすることにある。
本発明のＡＴＭセル交換回路網は、ＡＴＭセルを転送す
る複数の入力ハイウェイと、前記ＡＴＭセルを転送する
複数の出力ハイウェイと、前記入力ハイウェイおよび前
記出力ハイウェイを収容するＡＴＭスイッチとから構成
されるＡＴＭセル交換回路網において、前記入力ハイウ
ェイ上にＡＴＭセル抽出回路と、前記出力ハイウェイ上
にＡＴＭセル挿入回路とをそれぞれ設け、前記ＡＴＭセ
ル抽出回路と前記ＡＴＭセル挿入回路との間を接続し、
前記入力ハイウェイ上の条件が予め定めた条件に合致し
たＡＴＭセルのみ前記セル抽出回路で抽出し、前記ＡＴ
Ｍセル挿入回路から前記出力ハイウェイに挿入する構成
である。
る複数の入力ハイウェイと、前記ＡＴＭセルを転送する
複数の出力ハイウェイと、前記入力ハイウェイおよび前
記出力ハイウェイを収容するＡＴＭスイッチとから構成
されるＡＴＭセル交換回路網において、前記入力ハイウ
ェイ上にＡＴＭセル抽出回路と、前記出力ハイウェイ上
にＡＴＭセル挿入回路とをそれぞれ設け、前記ＡＴＭセ
ル抽出回路と前記ＡＴＭセル挿入回路との間を接続し、
前記入力ハイウェイ上の条件が予め定めた条件に合致し
たＡＴＭセルのみ前記セル抽出回路で抽出し、前記ＡＴ
Ｍセル挿入回路から前記出力ハイウェイに挿入する構成
である。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
ｎ本のＡＴＭ入力ハイウェイ１１〜１ｎは、各々ＡＴＭ
セル抽出回路２１〜２ｎに接続し、ＡＴＭセル抽出回路
２１〜２ｎは、各々ＡＴＭ抽出ハイウェイ３１〜３ｎと
スイッチ入ハイウェイ４１〜４ｎとに出力し、ＡＴＭ抽
出ハイウェイ３１〜３ｎは、セル多重回路８１に接続し
、スイッチ入バイウェイ４１〜４ｎは、ＡＴＭスイッチ
８３に接続する。セルＡＴＭスイッチ８３は、スイッチ
出ハイウェイ５１〜５ｎに出力し、スイッチ出ハイウェ
イ５１〜５ｎは、各々ＡＴＭセル挿入回路６１〜６ｎに
接続する。セル多重回路８１は、ＡＴＭ挿入ハイウェイ
８２に出力し、ＡＴＭ挿入ハイウェイ８２は、ＡＴＭセ
ル挿入回路６１〜６ｎにマルチ接続する。ＡＴＭセル挿
入回路６１〜６ｎは、各々ＡＴＭ出力ハイウエイ７１〜
７ｎに出力する。制御回路８５は、ＡＴＭセル抽出回路
２１〜２ｎ、ＡＴＭセル挿入回路６１〜６ｎおよびＡＴ
Ｍスイッチ８３と制御バス８４を介してバス接続する。
セル抽出回路２１〜２ｎに接続し、ＡＴＭセル抽出回路
２１〜２ｎは、各々ＡＴＭ抽出ハイウェイ３１〜３ｎと
スイッチ入ハイウェイ４１〜４ｎとに出力し、ＡＴＭ抽
出ハイウェイ３１〜３ｎは、セル多重回路８１に接続し
、スイッチ入バイウェイ４１〜４ｎは、ＡＴＭスイッチ
８３に接続する。セルＡＴＭスイッチ８３は、スイッチ
出ハイウェイ５１〜５ｎに出力し、スイッチ出ハイウェ
イ５１〜５ｎは、各々ＡＴＭセル挿入回路６１〜６ｎに
接続する。セル多重回路８１は、ＡＴＭ挿入ハイウェイ
８２に出力し、ＡＴＭ挿入ハイウェイ８２は、ＡＴＭセ
ル挿入回路６１〜６ｎにマルチ接続する。ＡＴＭセル挿
入回路６１〜６ｎは、各々ＡＴＭ出力ハイウエイ７１〜
７ｎに出力する。制御回路８５は、ＡＴＭセル抽出回路
２１〜２ｎ、ＡＴＭセル挿入回路６１〜６ｎおよびＡＴ
Ｍスイッチ８３と制御バス８４を介してバス接続する。
第２図はＡＴＭセル抽出回路２１のブロック図である。
ＡＴＭセル抽出回路２２〜２ｎも同様の構成である。
第２図において、ＡＴＭ入力ハイウエイ１１は、受信回
路１０１に接続し、受信回路１０１の出力は、送信回路
１０２とセル検出回路１０４とに複式接続する。送信回
路１０２は、スイッチ人ハイウェイ４１に出力する。セ
ル検出回路１０４の出力は、送信回路１０５を介して、
ＡＴＭ抽出ハイウェイ３１に出力する。制御バス８４は
、インタフェース回路１０６に接続し、インタフェース
回路１０６の出力は、制御メモリ１０３に接続する。
路１０１に接続し、受信回路１０１の出力は、送信回路
１０２とセル検出回路１０４とに複式接続する。送信回
路１０２は、スイッチ人ハイウェイ４１に出力する。セ
ル検出回路１０４の出力は、送信回路１０５を介して、
ＡＴＭ抽出ハイウェイ３１に出力する。制御バス８４は
、インタフェース回路１０６に接続し、インタフェース
回路１０６の出力は、制御メモリ１０３に接続する。
制御メモリ１０３とセル検出回路１０４とは、相互に接
続される。
続される。
第３図は、ＡＴＭセル挿入回路６１のブロック図である
。ＡＴＭセル挿入回路６２〜６ｎも同様の構成である。
。ＡＴＭセル挿入回路６２〜６ｎも同様の構成である。
第３図において、スイッチ出ハイウェイ５１は、受信回
路２０１に入力し、受信回路２０１の出力は、第一のバ
ッファ２０２に接続する。ＡＴＭ挿入ハイウェイ８２は
、セル選択回路２０３に入力する。制御バス８４は、イ
ンタフェース回路２０６に接続し、インタフェース回路
２０６の出力は、セル選択メモリ２０５に接続する。セ
ル選択回路２０３とセル選択メモリ２０５とは相互に接
続する。また、セル選択回路２０３の出力は、第二のバ
ッファ２０４に接続される。第一のバッファ２０２の出
力と第ニーのバッファ２０４の出力は、セル多重回路２
０７に接続され、セル多重回路２０７からは、ＡＴＭ出
力ハイウェイ７１が出力される。
路２０１に入力し、受信回路２０１の出力は、第一のバ
ッファ２０２に接続する。ＡＴＭ挿入ハイウェイ８２は
、セル選択回路２０３に入力する。制御バス８４は、イ
ンタフェース回路２０６に接続し、インタフェース回路
２０６の出力は、セル選択メモリ２０５に接続する。セ
ル選択回路２０３とセル選択メモリ２０５とは相互に接
続する。また、セル選択回路２０３の出力は、第二のバ
ッファ２０４に接続される。第一のバッファ２０２の出
力と第ニーのバッファ２０４の出力は、セル多重回路２
０７に接続され、セル多重回路２０７からは、ＡＴＭ出
力ハイウェイ７１が出力される。
次に、全体の動作について説明する。第１図を主に参照
し、第２図および第３図とを適宜参照する。
し、第２図および第３図とを適宜参照する。
以下の説明では、各々ｎ個ずつあるＡＴＭ入力ハイウェ
イ１１〜ｉｎ、ＡＴＭセル抽出回路２１〜２ｎ、ＡＴＭ
抽出ハイウェイ３１〜３ｎ、スイッチ人ハイウェイ４１
〜４ｎ、スイッチ出ハイウェイ５１〜５ｎ、ＡＴＭセル
挿入回路６１〜６ｎ、ＡＴＭ出力ハイウェイ７１〜７ｎ
の中から、ＡＴＭ入力ハイウェイ１１、ＡＴＭセル抽出
回路２１、ＡＴＭ抽出ハイウェイ３１、スイッチ人ハイ
ウェイ４１、スイッチ出ハイウェイ５１、ＡＴＭセル挿
入回路６１、ＡＴＭ出力ハイウェイ７１を選択した場合
の動作を説明する。
イ１１〜ｉｎ、ＡＴＭセル抽出回路２１〜２ｎ、ＡＴＭ
抽出ハイウェイ３１〜３ｎ、スイッチ人ハイウェイ４１
〜４ｎ、スイッチ出ハイウェイ５１〜５ｎ、ＡＴＭセル
挿入回路６１〜６ｎ、ＡＴＭ出力ハイウェイ７１〜７ｎ
の中から、ＡＴＭ入力ハイウェイ１１、ＡＴＭセル抽出
回路２１、ＡＴＭ抽出ハイウェイ３１、スイッチ人ハイ
ウェイ４１、スイッチ出ハイウェイ５１、ＡＴＭセル挿
入回路６１、ＡＴＭ出力ハイウェイ７１を選択した場合
の動作を説明する。
最初に、通常のＡＴＭセル交換を行う場合を説明する。
ＡＴＭ入カ入力ウエイ１１上のＡＴＭセルは、ＡＴＭセ
ル抽出回路２１に入力し、ＡＴＭセル抽出回路２１内で
、第２図の受信回路１０１と送信回路１０２を経由して
スイッチ人ハイウェイ４１に出力し、ＡＴＭスイッチ８
３に入力する。
ル抽出回路２１に入力し、ＡＴＭセル抽出回路２１内で
、第２図の受信回路１０１と送信回路１０２を経由して
スイッチ人ハイウェイ４１に出力し、ＡＴＭスイッチ８
３に入力する。
ＡＴＭスイッチ８３は、入力されたＡＴＭセルのヘッダ
部に表示された論理チャネル番号を確認し、制御回路８
５からあらかじめ設定された情報に基づき、スイッチ出
ハイウェイ５１〜５ｎのいずれかに出力する。ここでは
、スイッチ出ハイウェイ５１に出力されたと仮定する。
部に表示された論理チャネル番号を確認し、制御回路８
５からあらかじめ設定された情報に基づき、スイッチ出
ハイウェイ５１〜５ｎのいずれかに出力する。ここでは
、スイッチ出ハイウェイ５１に出力されたと仮定する。
スイッチ出ハイウェイ５１に出力されたＡＴＭセルは、
ＡＴＭセル挿入回路６１に入力し、ＡＴＭセル挿入回路
６１内で第３図の受信回路２０１を経由して第一のバッ
ファ２０２に入力し、セル多重回路２０７により読出さ
れ、ＡＴＶ出力ハイウェイ７１に出力される。なお、セ
ル多重回路２０７は、第一のバッファ２０２の出力と第
二のバッファ２０４の出力とが接続しており、第二のバ
ッファ２０４内に挿入すべきＡＴＭセルがある場合は、
第二のバッファ２０４内のＡＴＭセルを空きになるまで
読み出し、また第二のバッファ２０４内に挿入すべきＡ
ＴＭセルが無い場合は、第一のバッファ２０２からＡＴ
Ｍセルを読み出す動作を行う。
ＡＴＭセル挿入回路６１に入力し、ＡＴＭセル挿入回路
６１内で第３図の受信回路２０１を経由して第一のバッ
ファ２０２に入力し、セル多重回路２０７により読出さ
れ、ＡＴＶ出力ハイウェイ７１に出力される。なお、セ
ル多重回路２０７は、第一のバッファ２０２の出力と第
二のバッファ２０４の出力とが接続しており、第二のバ
ッファ２０４内に挿入すべきＡＴＭセルがある場合は、
第二のバッファ２０４内のＡＴＭセルを空きになるまで
読み出し、また第二のバッファ２０４内に挿入すべきＡ
ＴＭセルが無い場合は、第一のバッファ２０２からＡＴ
Ｍセルを読み出す動作を行う。
次に、ＡＴＭスイッチ８３をバイパスする呼に関するＡ
ＴＭセルの場合について説明を行う。
ＴＭセルの場合について説明を行う。
一般に、ＡＴＭ入カ入力ウェイ１ｘ（ｘ＝１〜ｎ）上の
ある論理チャネル番号αの呼を、ＡＴＭスイッチ８３を
バイパスさせて、ＡＴＭ出力ハイウェイ７ｙ（ｙ＝１〜
ｎ）上のある論理チャネル番号βとして出力させる場合
、制御回路８５は、呼設定時に制御バス８４を介して、
ＡＴＭセル抽出回路２ｘとＡＴＭセル挿入回路６ｙに対
して、バイパスする呼のＡＴＭ入カハイウェイ番号Ｘと
その上での論理チャネル番号αと、ＡＴＭ出力出力ハイ
ウェイ番号上の上での論理チャネル番号βを表示した「
バイパス指示コマンド」によりその旨の指示を行う。
ある論理チャネル番号αの呼を、ＡＴＭスイッチ８３を
バイパスさせて、ＡＴＭ出力ハイウェイ７ｙ（ｙ＝１〜
ｎ）上のある論理チャネル番号βとして出力させる場合
、制御回路８５は、呼設定時に制御バス８４を介して、
ＡＴＭセル抽出回路２ｘとＡＴＭセル挿入回路６ｙに対
して、バイパスする呼のＡＴＭ入カハイウェイ番号Ｘと
その上での論理チャネル番号αと、ＡＴＭ出力出力ハイ
ウェイ番号上の上での論理チャネル番号βを表示した「
バイパス指示コマンド」によりその旨の指示を行う。
ここでは、ＡＴＭ入カ入力ウェイ１１上のある論理チャ
ネル番号αの呼を、ＡＴＭスイッチ８３をバイパスさせ
て、ＡＴＭ出力ハイウェイ７１上にある論理チャネル番
号βとして出力させる場命について説明する。この場合
、制御回路８５は、呼設定時に制御バス８４を介して、
ＡＴＭセル抽出回路２１とＡＴＭセル挿入回路６１とに
対し、バイパスする呼のＡＴＭ入力ハイウェイ番号「１
」とその上での論理チャネル番号αと、ＡＴＭ出力ハイ
ウェイ番号「１」とその上での論理チャネル番号βとを
表示した［バイパス指示コマンド」によりその旨の指示
を行う。
ネル番号αの呼を、ＡＴＭスイッチ８３をバイパスさせ
て、ＡＴＭ出力ハイウェイ７１上にある論理チャネル番
号βとして出力させる場命について説明する。この場合
、制御回路８５は、呼設定時に制御バス８４を介して、
ＡＴＭセル抽出回路２１とＡＴＭセル挿入回路６１とに
対し、バイパスする呼のＡＴＭ入力ハイウェイ番号「１
」とその上での論理チャネル番号αと、ＡＴＭ出力ハイ
ウェイ番号「１」とその上での論理チャネル番号βとを
表示した［バイパス指示コマンド」によりその旨の指示
を行う。
ＡＴＭセル抽出回路２１では、制御バス８４を介して「
バイパス指示コマンド」を受は取ったと、第２図のイン
タフェース回路１０６が判断した場合、制御メモリ１０
３に、セルを抽出すべき論理チャネル番号αを書き込む
、また、ＡＴＭセル挿入回路６１では、制御バス８４を
介してＡＴＭ出力ハイウェイ番号が「１」と表示された
「バイパス指示コマンド」を受は取ったと第３図のイン
タフェース回路２０６が判断した場合、セル選択メモリ
２０５に、ＡＴＭ入カバカハイウェイ番号」とその上で
の論理チャネル番号αとＡＴＭ出力ハイウェイ７１上で
の論理チャネル番号βとを書込む。
バイパス指示コマンド」を受は取ったと、第２図のイン
タフェース回路１０６が判断した場合、制御メモリ１０
３に、セルを抽出すべき論理チャネル番号αを書き込む
、また、ＡＴＭセル挿入回路６１では、制御バス８４を
介してＡＴＭ出力ハイウェイ番号が「１」と表示された
「バイパス指示コマンド」を受は取ったと第３図のイン
タフェース回路２０６が判断した場合、セル選択メモリ
２０５に、ＡＴＭ入カバカハイウェイ番号」とその上で
の論理チャネル番号αとＡＴＭ出力ハイウェイ７１上で
の論理チャネル番号βとを書込む。
ここで、ＡＴＭ入カバカハイウェイ１１上理チャネル番
号αを持つＡＴＭセルが入力すると、ＡＴＭセル抽出回
路２１に入力され、ＡＴＶセル抽出回路２１内で、第２
図の受信回路１０１を介しセル検出回路１０４に入力さ
れる。セル検出回路１０４は、入力されたＡＴＭセルの
論理チャネル番号と、制御メモリ１０３内に記憶されて
いる論理チャネル番号とを比較して、一致した場合にの
み、入力されたＡＴＭセルにＡＴＭ入力ハイウェイ番号
を付加し、送信回路１０５を経由してＡＴＭ抽出ハイウ
ェイ３１に出力する。従って、論理チャネル番号αを持
つＡＴＭセルは、ＡＴＭ入力ハイウェイ番号「１」を付
加され、ＡＴＭ抽出ハイウェイ３１に出力される。
号αを持つＡＴＭセルが入力すると、ＡＴＭセル抽出回
路２１に入力され、ＡＴＶセル抽出回路２１内で、第２
図の受信回路１０１を介しセル検出回路１０４に入力さ
れる。セル検出回路１０４は、入力されたＡＴＭセルの
論理チャネル番号と、制御メモリ１０３内に記憶されて
いる論理チャネル番号とを比較して、一致した場合にの
み、入力されたＡＴＭセルにＡＴＭ入力ハイウェイ番号
を付加し、送信回路１０５を経由してＡＴＭ抽出ハイウ
ェイ３１に出力する。従って、論理チャネル番号αを持
つＡＴＭセルは、ＡＴＭ入力ハイウェイ番号「１」を付
加され、ＡＴＭ抽出ハイウェイ３１に出力される。
なお、第２図の送信回路１０２を介してスイッチ人ハイ
ウェイ４１にも、論理チャネル番号αを持つＡＴＭセル
は出力されるが、制御回路８５がＡＴＭスイッチ８３へ
の接続指示を出していないので、ＡＴＭスイッチ８３で
廃棄される。
ウェイ４１にも、論理チャネル番号αを持つＡＴＭセル
は出力されるが、制御回路８５がＡＴＭスイッチ８３へ
の接続指示を出していないので、ＡＴＭスイッチ８３で
廃棄される。
ＡＴＭ抽出ハイウェイ３１から出力された前述のＡＴＭ
セルは、セル多重回路８１で、他のＡＴＭ抽出ハイウェ
イ３２〜３ｎからのＡＴＭセルとセル多重され、ＡＴＭ
挿入ハイウェイ８２に出力される。
セルは、セル多重回路８１で、他のＡＴＭ抽出ハイウェ
イ３２〜３ｎからのＡＴＭセルとセル多重され、ＡＴＭ
挿入ハイウェイ８２に出力される。
ＡＴＭセル挿入回路６１では、ＡＴＭ挿入ハイウェイ８
２から、前述のＡＴＭセルが入力され、第３図のセル選
択回路２０３に入力される。セル選択回路２０３は、セ
ル選択メモリ２０５に書き込まれている挿入すべきＡＴ
ＶセルのＡＴＭ入力ハイウェイ番号とその上での論理チ
ャネル番号を参照して、ＡＴＭ挿入ハイウェイ８２がら
入力されるＡＴＭセルのうち、セル選択メモリ２０５に
書き込まれているＡＴＭ入力ハイウェイ番号と、その上
での論理チャネル番号とに同一の情報が表示されている
ＡＴＭセルとを検出し、ＡＴＭ入力ハイウェイ番号と論
理チャネル番号とを削除し、ＡＴＭ出力ハイウェイ上の
論理チャネル番号を付加して、第二のバッファ２０４に
書き込む。セル選択メモリ２０５に前述のごとき情報が
書き込まれている場合、ＡＴＭ挿入ハイウェイ８２がら
入力されたＡＴＭ入力ハイウエイ番号「１」と論理チャ
ネル番号αとが表示されているＡＴＭセルは検出され、
ＡＴＭ入力ハイウェイ番号「１」と論理チャネル番号α
とを削除し、ＡＴＭ出力ハイウェイ７１上での論理チャ
ネル番号βを付加して、第３図の第二のバッファ２０４
に書き込む。セル多重回路２０７は、前述のごとく第二
のバッファ２０４にＡＴＭセルが書き込まれたら、第二
のバッファ２０４からこのセルを最優先で読み出し、Ａ
ＴＭ出力ハイウェイ７１に出力する。
２から、前述のＡＴＭセルが入力され、第３図のセル選
択回路２０３に入力される。セル選択回路２０３は、セ
ル選択メモリ２０５に書き込まれている挿入すべきＡＴ
ＶセルのＡＴＭ入力ハイウェイ番号とその上での論理チ
ャネル番号を参照して、ＡＴＭ挿入ハイウェイ８２がら
入力されるＡＴＭセルのうち、セル選択メモリ２０５に
書き込まれているＡＴＭ入力ハイウェイ番号と、その上
での論理チャネル番号とに同一の情報が表示されている
ＡＴＭセルとを検出し、ＡＴＭ入力ハイウェイ番号と論
理チャネル番号とを削除し、ＡＴＭ出力ハイウェイ上の
論理チャネル番号を付加して、第二のバッファ２０４に
書き込む。セル選択メモリ２０５に前述のごとき情報が
書き込まれている場合、ＡＴＭ挿入ハイウェイ８２がら
入力されたＡＴＭ入力ハイウエイ番号「１」と論理チャ
ネル番号αとが表示されているＡＴＭセルは検出され、
ＡＴＭ入力ハイウェイ番号「１」と論理チャネル番号α
とを削除し、ＡＴＭ出力ハイウェイ７１上での論理チャ
ネル番号βを付加して、第３図の第二のバッファ２０４
に書き込む。セル多重回路２０７は、前述のごとく第二
のバッファ２０４にＡＴＭセルが書き込まれたら、第二
のバッファ２０４からこのセルを最優先で読み出し、Ａ
ＴＭ出力ハイウェイ７１に出力する。
バイパスする呼の切断時は、制御回路８５は制御バス８
４を介して、ＡＴＭ入力ハイウェイ番号「１」および論
理チャネル番号αと、ＡＴＭ出力ハイウェイ番号「１」
および論理チャネル番号βとを表示した［バイパス解除
コマンド」を、ＡＴＭセル抽出回路２１とＡＴＭセル挿
入回路６１とに送出し、このコマンド受信により、ＡＴ
Ｍセル抽出回路２１とＡＴＭセル挿入回路６１とは、各
々第２図の制御メモリ１０３と、第３図のセル選択メモ
リ２０５との中に書込まれている該当する呼に関するデ
ータを消去する。この消去により、次にＡＴＭ入力ハイ
ウェイ１１上に論理チャネル番号αを持つＡＴＭセルが
到着してもバイパスされなくなる。
４を介して、ＡＴＭ入力ハイウェイ番号「１」および論
理チャネル番号αと、ＡＴＭ出力ハイウェイ番号「１」
および論理チャネル番号βとを表示した［バイパス解除
コマンド」を、ＡＴＭセル抽出回路２１とＡＴＭセル挿
入回路６１とに送出し、このコマンド受信により、ＡＴ
Ｍセル抽出回路２１とＡＴＭセル挿入回路６１とは、各
々第２図の制御メモリ１０３と、第３図のセル選択メモ
リ２０５との中に書込まれている該当する呼に関するデ
ータを消去する。この消去により、次にＡＴＭ入力ハイ
ウェイ１１上に論理チャネル番号αを持つＡＴＭセルが
到着してもバイパスされなくなる。
〔発明の効果〕
本発明は、特定の呼に関するＡＴＭセルを、ＡＴＭスイ
ッチをバイパスさせることにより、他の呼の影響を最小
限とし、このことが、警察呼、消防呼、行政呼（災害通
知等）等非常に重要な呼に対しての通話回線の確保を容
易にする効果がある。
ッチをバイパスさせることにより、他の呼の影響を最小
限とし、このことが、警察呼、消防呼、行政呼（災害通
知等）等非常に重要な呼に対しての通話回線の確保を容
易にする効果がある。
このような効果は、ＡＴＭ交換方式を公衆網に導入する
際には、不可欠なものであり、本発明を実施することに
より、ＡＴＭ交換方式の持つ経済性、運用管理の容易性
等の利点を、公衆網で具現化することができることにな
る。
際には、不可欠なものであり、本発明を実施することに
より、ＡＴＭ交換方式の持つ経済性、運用管理の容易性
等の利点を、公衆網で具現化することができることにな
る。
第１図は本発明の一実施例のブロック図、第２図はＡＴ
Ｍセル抽出回路のブロック図、第３図はＡＴＭセル挿入
回路６１のブロック図である。 １１〜１ｎ・・・・・・ＡＴＭ入力ハイウェイ、２１〜
２ｎ・・・・・・ＡＴＭセル抽出回路、３１〜３ｎ・・
・・・・ＡＴＭ抽出ハイウェイ、４１〜４ｎ・・・・・
・スイッチ入力ハイウェイ、５１〜５ｎ・・・・・・ス
イッチ出力ハイウェイ、６１〜６ｎ・・・・・・ＡＴＭ
セル挿入回路、７１〜７ｎ・・・・・・ＡＴＭ出力ハイ
ウェイ、８１・・・・・・セル多重回路８２・・・・・
・ＡＴＭ挿入ハイウェイ、８３・・・・・・ＡＴＭスイ
ッチ、８４・・・・・・制御バス、８５・・・・・−制
御回路、１０１・・・・・・受信回路、１０２・・・・
・・送信回路、１０３・・・・・・制御メモリ、１０４
・・・・・・セル検出回路、１０５・・・・・・送信回
路、１０６・・・・・・インタフェース回路、２０１・
・・・・・受信回路、２０２・・・・・・第一のバッフ
ァ、２０３・・・・・・セル選択回路、２０４・・・・
・・第二のバッファ、２０５・・・・・・セル選択メモ
リ、２０６・・・・・・インタフェース回路、２０７・
・・・・・セル多重回路。
Ｍセル抽出回路のブロック図、第３図はＡＴＭセル挿入
回路６１のブロック図である。 １１〜１ｎ・・・・・・ＡＴＭ入力ハイウェイ、２１〜
２ｎ・・・・・・ＡＴＭセル抽出回路、３１〜３ｎ・・
・・・・ＡＴＭ抽出ハイウェイ、４１〜４ｎ・・・・・
・スイッチ入力ハイウェイ、５１〜５ｎ・・・・・・ス
イッチ出力ハイウェイ、６１〜６ｎ・・・・・・ＡＴＭ
セル挿入回路、７１〜７ｎ・・・・・・ＡＴＭ出力ハイ
ウェイ、８１・・・・・・セル多重回路８２・・・・・
・ＡＴＭ挿入ハイウェイ、８３・・・・・・ＡＴＭスイ
ッチ、８４・・・・・・制御バス、８５・・・・・−制
御回路、１０１・・・・・・受信回路、１０２・・・・
・・送信回路、１０３・・・・・・制御メモリ、１０４
・・・・・・セル検出回路、１０５・・・・・・送信回
路、１０６・・・・・・インタフェース回路、２０１・
・・・・・受信回路、２０２・・・・・・第一のバッフ
ァ、２０３・・・・・・セル選択回路、２０４・・・・
・・第二のバッファ、２０５・・・・・・セル選択メモ
リ、２０６・・・・・・インタフェース回路、２０７・
・・・・・セル多重回路。
Claims (1)
- ＡＴＭセルを転送する複数の入力ハイウェイと、前記Ａ
ＴＭセルを転送する複数の出力ハイウェイと、前記入力
ハイウェイおよび前記出力ハイウェイを収容するＡＴＭ
スイッチとから構成されるＡＴＭセル交換回路網におい
て、前記入力ハイウェイ上にＡＴＭセル抽出回路と、前
記出力ハイウェイ上にＡＴＭセル挿入回路とをそれぞれ
設け、前記ＡＴＭセル抽出回路と前記ＡＴＭセル挿入回
路との間を接続し、前記入力ハイウェイ上の条件が予め
定めた条件に合致したＡＴＭセルのみ前記セル抽出回路
で抽出し、前記ＡＴＭセル挿入回路から前記出力ハイウ
ェイに挿入することを特徴とするＡＴＭセル交換回路網
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4717889A JP2780308B2 (ja) | 1989-02-27 | 1989-02-27 | Ａｔｍセル交換回路網 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4717889A JP2780308B2 (ja) | 1989-02-27 | 1989-02-27 | Ａｔｍセル交換回路網 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02224548A true JPH02224548A (ja) | 1990-09-06 |
| JP2780308B2 JP2780308B2 (ja) | 1998-07-30 |
Family
ID=12767824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4717889A Expired - Lifetime JP2780308B2 (ja) | 1989-02-27 | 1989-02-27 | Ａｔｍセル交換回路網 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780308B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663959A (en) * | 1994-12-15 | 1997-09-02 | Nec Corporatiion | ATM cell switching apparatus having a control cell bypass route |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59194548A (ja) * | 1983-04-19 | 1984-11-05 | Oki Electric Ind Co Ltd | パケツト交換方式 |
-
1989
- 1989-02-27 JP JP4717889A patent/JP2780308B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59194548A (ja) * | 1983-04-19 | 1984-11-05 | Oki Electric Ind Co Ltd | パケツト交換方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663959A (en) * | 1994-12-15 | 1997-09-02 | Nec Corporatiion | ATM cell switching apparatus having a control cell bypass route |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2780308B2 (ja) | 1998-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1281398C (en) | Time division circuit switch | |
| US5101404A (en) | Signalling apparatus for use in an ATM switching system | |
| JP2890348B2 (ja) | 広帯域網における電話加入者収容方法 | |
| CA2058816C (en) | Common memory switch for routing data signals | |
| US4999832A (en) | Broadband multirate switching architecture | |
| US4413337A (en) | Time division switching system for circuit mode and packet mode lines | |
| EP0858241B1 (en) | Signaling method for packet network and system | |
| EP0436069B1 (en) | Method and device for switching fixed-length packets such as ATM cells | |
| EP0119105A2 (en) | Integrated circuit/packet switching system | |
| US4999836A (en) | ISDN network termination unit enabling to establish data link between one terminal equipment and other terminal equipments connected to the unit without use of subscriber line | |
| JPH03234137A (ja) | シグナリングセルスイッチング方法及びシグナリングセルスイッチング方式 | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| RU98120401A (ru) | Сегментация и перекомпоновка миниячеек | |
| JPH0795203A (ja) | 系の切替え方式 | |
| EP0355797B2 (en) | Signalling apparatus for use in an ATM switching system | |
| US5408468A (en) | Queueing system for switches having fast circuit properties | |
| RU2134024C1 (ru) | Устройство и способ обработки элементов данных режима асинхронной передачи в системе коммутации режима асинхронной передачи | |
| US6144642A (en) | Signal transfer device in a telecommunications network | |
| JPH02224548A (ja) | Ａｔｍセル交換回路網 | |
| US5787087A (en) | Method and apparatus for interconnecting a plurality of terminal equipments to the ISDN | |
| JP3074778B2 (ja) | 非同期転送モード通信システム及びその論理チャネル識別制御方法 | |
| JP3151768B2 (ja) | 同期・非同期転送モード対応型セルフヒーリング・リング方式 | |
| JP3055547B2 (ja) | セル組立方法、セル分解方法、およびａｔｍセル通信装置 | |
| JP2802400B2 (ja) | 回線切換方式 | |
| JPH0382243A (ja) | セル時間順序回復装置 |