JPH0222547B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は半導体スイツチング装置、更に具体
的に云えば高い 電圧過渡状態によつて装置が誤つてターンオンす
る脆さを小さくした高圧半導体スイツチング装置
に関する。

サイリスタ、増幅ゲート形サイリスタ、トリア
ツク及びトランジスタは、高電圧源のターンオン
及びターンオフによく使われる半導体装置であ
る。こういう装置は、主電流を通す少なくとも第
１及び第２の電極とゲート電極とを含んでいる。
主電圧が第１及び第２の電極の間に印加され、ゲ
ート電極に制御信号が印加されると、第１及び第
２の電極の間に主電流が流れる。第１及び第２の
電極の間に導電電流が流れる時、装置はターンオ
ン状態にあると云う。装置は内部接合静電容量を
持つから、その順方向阻止能力は、その主端子に
順電圧が印加される速度に影響される。立上りが
急な電圧が主端子の間に印加されると、容量性充
電電流が装置に流れることがある。充電電流（ｉ
＝C_jdv／dt）は固有の接合静電容量の値と印加電
圧の上昇速度との関数である。印加電圧の上昇速
度が臨界値を越えると、容量性充電電流は、装置
をターンオンするのに十分なレベルで且つ十分な
時間の間、ゲート電流を発生する程大きくなるこ
とがある。装置が、その主端子間に印加された電
圧過渡状態に耐え得る能力が、普通はdv／dt能
力と呼ばれ、ボルト／マイクロ秒で表わされる。
装置の主端子の間に電圧過渡状態が印加された
時、dv／dt能力が特に重要になる。電圧過渡状
態は、或る擾乱によつて装置の通常の動作が乱さ
れた時に電気装置で起り、或いは普通の回路動作
でも、装置内の他の装置がオン又はオフに切換わ
る時に起る。一般に、電圧過渡状態は上昇速度が
速く、その速度は装置のdv／dt能力より大きい
ことがある。過渡状態の上昇速度が例えばサイリ
スタのdv／dt能力を越えると、誤つて装置をタ
ーンオンさせることがある。

半導体装置のdv／dt能力を高める多数の方法
が知られている。その１つの方法は、半導体装置
の比較的大きなエミツタ区域内に「エミツタ短絡
部」を使うことである。エミツタ短絡部を使うこ
とによつて起り得る欠点は、半導体装置を作動す
るのに要するゲート電流が増加し、装置のdi／dt
定格も低下することである。

半導体装置のdv／dt能力を改善する公知の別
の方法は、くし形を使うものである。くし形にす
ることによつて、エミツタの初期ターンオン面積
が増加し、それに対応してゲート電流に対する装
置のターンオン感度が低下する。くし形方式は所
要ゲート電流が増加すると共に、パツケージング
に関連する問題を招く。

半導体装置のdv／dt能力を高める更に別の公
知の方法は、半導体装置のゲートと陰極の間に抵
抗を接続することである。これが、過渡状態によ
つて発生されたゲート電流の一部分を陰極のエミ
ツタから遠ざかる向きに方向転換する分路を作
る。ゲート信号に対する抵抗分路を使うと、半導
体装置のゲート感度も低下する。

この発明は、装置のエミツタに伝わる過渡的な
容量性充電電流の量を少なくすることにより、装
置のdv／dt能力を高めた高圧半導体装置に関す
る。

この発明の１つの目的は、dv／dt定格を高め
る手段を取入れた半導体装置を提供することであ
る。

この発明の別の目的は、装置の他のパラメータ
を悪化させずに、半導体装置のdv／dt定格を改
善することである。

この発明の上記並びにその他の目的は、以下図
面について説明する所から明らかになろう。

この発明の好ましい１実施例では、高圧半導体
装置が少なくとも第１及び第２の陰極と、包括形
ゲート領域と、陽極とを有する。包括形ゲート領
域は第１の陰極に隣接していて、第１の陰極に隣
接した第１のゲート領域、及び第１のゲート領域
と第１の陰極から隔離領域によつて分離された第
２のゲート領域を含む。第１のゲート領域が印加
信号を受取る様になつている。第２のゲート領域
は導電素子によつて第２の陰極に接続される。第
１及び第２の陰極の各々は電極の下の夫々エミツ
タ層に固定されていて、陽極からは、交互の導電
型を持つ材料の少なくとも第１及び第２の層によ
つて隔てられている。第２の陰極及び陽極が周期
的な比較的高い高圧過渡状態を持つ比較的高い電
圧源の両端に結合される様になつており、第２の
陰極及び陽極の間に電圧過渡状態が周期的に発生
すると、第１及び第２の陰極のエミツタ層に於け
る容量性ゲート電流となつて現われる容量性電流
が、第１及び第２の層内に発生する。第１の陰極
のエミツタ層に於ける容量性ゲート電流は振幅が
減少せず、第１の陰極及び陽極の間に導電を起さ
せる位の値である。この高圧半導体装置は更に包
括形ゲート領域の隔離領域の第１の層の頂部の上
に隔離手段を有する。隔離手段が、第１のゲート
領域に信号が印加された時に発生される電流に対
して、比較的高いインピーダンスの通路となり、
ゲート電流が第２のゲート領域及び導電素子を介
して第２の陰極に伝わるのを実質的に阻止する。
更に装置が、第２のゲート領域及び第２の陰極に
結合された導電リングを有する。隔離領域は過渡
状態によつて発生されて第２のゲート領域内を流
れる容量性電流に対して比較的高いインピーダン
スを呈し、導電リングが分路を作ることにより、
過渡状態によつて発生された容量性電流の一部分
が、第２の陰極のエミツタ層から遠ざかる向きに
方向転換され、過渡状態によつて発生され、ゲー
ト電流となつて現われる容量性電流が減少し、こ
うして装置のdv／dt能力を改善する。

この発明の新規と考えられる特徴は特許請求の
範囲に具体的に記載してあるが、この発明の構
成、作用並びにその他の目的及び利点は、以下図
面について説明する所から最もよく理解されよ
う。

第１図はこの発明の１実施例を示す、中心ゲー
ト増幅形サイリスタとしての半導体装置１０の部
分的な断面図である。装置１０がＮ型半導体材料
の陽極ベース層１６と、層１６の下にあつて、そ
れと接触する層１８を形成するＰ型半導体材料と
を有する。Ｐ型半導体材料の陰極ベース層１４が
層１６の上にあつて、それと接触している。層１
４，１６が、なだれ降伏電圧を高める目的で、そ
の外周に沿つて斜め切りした面３８を持つことが
示されている。半導体層１４が半導体装置１０の
上面１９の主要部分となる。半導体層１８が装置
１０の基板を構成する。装置１０がパイロツト・
サイリスタ１３及び主サイリスタ２８を含み、そ
の各々が夫々１５，１７に示す様な高度にドープ
したｎ＋型の層を有する。ｎ＋型層１５がパイロ
ツト・サイリスタ１３のエミツタを構成する。同
様にｎ＋型層１７が主サイリスタ２８のエミツタ
を構成する。エミツタ１５にかぶせてメタライズ
層２６が設けられ、こゝではこれをパイロツト段
陰極電極又は第１の陰極電極と呼ぶ。同様に、エ
ミツタ１７にメタライズ層３０がかぶせられ、こ
れは主段陰極電極又は第２の陰極電極と呼ぶ。エ
ミツタ１５及び層２６がパイロツト段の陰極を構
成し、エミツタ１７及び層３０が主段の陰極を構
成する。

メタライズ層３０は比較的高い電圧源（図に示
してない）の１端に端子３４を介して接続する為
の接点になる。希望によつては、メタライズ層２
６，３０は、その頂部に普通のエミツタ短絡部３
２を形成して、これが領域１４に入り込んでいて
もよい。こゝで装置１０のゲートと呼ぶ別のメタ
ライズ層２４が陰極ベース層１４に重なつてい
る。ゲート２４は端子２２を介してゲート信号源
に接続することが出来る。こゝで装置１０の陽極
と呼ぶ更に別のメタライズ層２０が層１８の下に
設けられ、高電圧源の他端を端子３６を介して装
置１０に接続する手段になる。

第１図に示す半導体装置１０は、中心線１２か
らパイロツト・サイリスタ１３の前縁８０（これ
はパイロツト・サイリスタ１３のターンオン線と
も呼ぶ）まで伸びる包括形ゲート領域４７、包括
形ゲート領域４７の末端からパイロツト・サイリ
スタ１３のエミツタ１５の終端部まで伸びるパイ
ロツト・サイリスタ領域４９、及びエミツタ１７
の前縁にあるターンオン線８２からエミツタ１７
の後縁まで伸びる主サイリスタ領域５１を含む。

包括形ゲート領域４７は比較的大きな領域であ
つて、中心線１２からエミツタ１５までの典型的
な寸法は、直径２吋の装置では210ミルである。
この領域は、パイロツト・サイリスタのエミツタ
１５の長い内周を保持して、適当なdi／dt能力を
保つ様にする措置を講ずれば、設計によつては一
層小さくすることが出来る。包括形ゲート領域４
７が３つの小さな領域で構成される。即ち、第１
のゲート領域２５、第２のゲート領域２３及び領
域２３を領域２５から隔てる隔離領域２７であ
る。領域２３は典型的にはゲート領域４７の一番
大きい部分であつて、この例では、中心線１２か
ら120ミルに及ぶ。領域２５は典型的な幅が10ミ
ルであり、これは、この例では中心線１２から
200ミルである距離３１と、中心線１２からの包
括形ゲート領域４７の210ミルの距離との差であ
る。同様に、領域２７は典型的な幅が10ミルであ
り、これは中心線１２からの距離３１の200ミル
と中心線１２からの領域２３の長さ190ミルとの
差である。その周囲の或る部分で、領域２７の幅
を拡げて、大きなゲート接続部を好便につけるこ
とが出来る。

第１のゲート領域２５の上面にゲート電極２４
が結合され、装置１０のゲート接点領域として作
用する。電気ゲート信号を端子２２を介してゲー
ト電極２４に結合することが出来る。装置１０は
光源（図に示してない）によつても作動すること
が出来る。この光源からの放射が領域２５に入射
し得る。領域２５の一部分は透明な又は部分的に
透明な電極２４で覆うことが出来る。領域２５の
光効率を改善する為に、この他の周知の寸法も使
うことが出来る。

領域２７には、領域２７の頂部に食刻した溝の
様に、隔離手段５０がその上面に形成されてい
る。隔離手段５０は比較的大きい横方向のインピ
ーダンスを領域２３，２５の間に生じ、こうして
領域２５にゲート信号が印加された時に発生され
るゲート電流が、領域２３に伝わることを実質的
に防止する。隔離手段５０は領域２７の上面に設
けられた溝以外の形にすることが出来る。たゞこ
ういう隔離手段が領域２５，２３の間に比較的高
いインピーダンスを呈することが望ましい。例え
ば、普通のプレーナ拡散によつて、領域２３と一
致する一番内側の部分、並びに半径３１の端から
始まつて装置１０の縁まで及ぶ外側領域に入り込
む、Ｐ型ベース層１４を２つの部分に形成するこ
とが出来る。

大きなゲート区域４７は、di／dtを考慮して、
パイロツト・サイリスタのエミツタ１５に大きな
ターンオン線８０（即ち、大きな内周）を必要と
する結果である。領域２５及びゲート電極２４
が、装置１０の初期ターンオンを適切に行うのに
必要な比較的大きなゲート電流を分配する手段に
なる。ターンオン線８０が長く、ゲート電流が大
きくて、装置１０内にホツトスポツトが発生しな
い様にする。こういうホツトスポツトは、比較的
大きなターンオン電流によつて起ることがある。
こうして、装置１０の損傷を防止する。然し、大
きな領域４７は、望ましくない容量性充電電流を
発生する主な原因になる点で、固有の欠点をも持
つている。

前に述べた様に、電圧過渡状態が装置１０の様
な半導体装置の陰極と陽極の間に印加されると、
容量性充電電流が装置１０内に流れる原因になる
ことがある。こういう電流が第１図では、陽極２
０から発して、層１８，１６及び１４の中を、装
置１０の頂部１９に向つて伸びる複数個の矢印４
１によつて示してある。過渡状態によつて発生さ
れた容量性充電電流は普通dv／dt電流と呼ばれ、
この明細書でもそう呼ぶことにする。dv／dt電
流４１の一部分は、臨界値を越えて、主サイリス
タ２８を導電させ、こうして誤つて装置１０のタ
ーンオンを招く程の大きさを持つゲート電流とな
つて現われることがある。同様に、dv／dt電流
４１の一部分はパイロツト・サイリスタ１３をも
通つて、それを導電させ、こうしてやはり誤つて
装置１０のターンオンを招くことがある。具体的
に云うと、領域２３，２５及び２７は、容量性充
電電流４１の内、第１エミツタ（パイロツト）・
サイリスタ段のターンオンを招く作用をする部分
に寄与する。この望ましくない寄与を少なくする
為、dv／dt防禦リング５２を領域２３の上に配
置して、ゲート領域dv／dt容量性電流の内、領
域２３によつて起る部分を短絡する。

領域２３の上面の上に配置されたdv／dt防禦
リング５２が、導体５４を介して主サイリスタ２
８の電極３０に接続される。dv／dt防禦リング
５２は典型的にはメタライズ層で形成され、それ
が導体５４と共に、過渡状態によつてゲート領域
４７内に流れるdv／dt電流の実質的な部分をエ
ミツタ１５，１７から遠ざけて、主サイリスタ２
８の陰極電極３０へ通す分路又は並列通路を作
る。第２のゲート領域２３からのdv／dt電流を
エミツタ１５，１７から遠ざける分路を作る為に
dv／dt防禦リング５２を使うと、高圧装置の他
のパラメータの悪化を招かずに、高圧半導体装置
のdv／dt定格が実質的に高くなる。領域２７の
隔離手段５０は、領域２３からのdv／dt電流が
殆んど或いは全く、半導体層１４内の横方向ゲー
ト電流としてターンオン線８０に現われない様に
保証する。

第１次近似として、パイロツト・サイリスタ１
３のdv／dt能力の改善はA₄₇／（A₄₇−A₂₃）で現
わされる。こゝでA₂₃及びA₄₇は夫々領域２３，
４７の面積である。同じ精度で、主サイリスタの
dv／dt能力の改良はA₈₄／（A₈₄−A₂₃）で現わさ
れる。こゝでA₈₄は主サイリスタのターンオン線
８２によつて囲まれる面積である。

この発明の別の実施例が第２図に示されてお
り、これは縁にゲートを設けた増幅ゲート形サイ
リスタ６０の部分断面図である。層１４，１６，
１８、陽極２０及び斜め切りした面３８は、構成
並びに作用が、第１図に示した装置１０について
説明した同じ参照数字の素子と同様であり、過渡
状態によるdv／dt電流４１も、第１図のものと
同様である。第２図の装置６０はパイロツト・サ
イリスタ７６及び主サイリスタ７３を含む。パイ
ロツト・サイリスタ７６が導電度の高いＮ型材料
で形成されたエミツタ７９と、それにかぶせたメ
タライズ層７８で構成される。同様に、主サイリ
スタ７３が導電度の高いＮ型材料で形成したエミ
ツタ７１と、その上に被せたメタライズ層７７を
含む。メタライズ層７８，７７をこゝでは第１の
（又はパイロツト段）陰極電極及び第２の（又は
主段）陰極電極と夫々呼ぶ。電極７７の頂部に普
通のエミツタ短絡部７２が形成され、それが層１
４に入り込んでいる。

装置６０のゲートを構成するメタライズ層９８
が、端子２２に印加された電気信号を受取る様に
なつている。装置６０は、ゲート９８の下の半導
体に光放射を差し向ければ、光源によつて作動す
ることも出来る。この為、装置６０が光作動装置
となる為には、ゲート９８は透明又は部分的に透
明な電極にすればよい。装置６０が前に説明した
装置１０と違う点は、包括形ゲート領域６２が装
置６０の縁の近くに設けられていることである。

包括形ゲート領域６２は、第１のゲート領域６
６、第２のゲート領域６４、及び領域６４，６６
を分離する隔離領域６８を持つ点では、前に説明
した装置１０の包括形ゲート領域４７と同様であ
る。

領域６８の中心部分が中心線１２から或る距
離、例えば典型的には直径２吋の装置で中心線１
２から900ミルの所に示されている。領域６８は
典型的な幅が10ミルである。領域６６，６４が領
域６８に接し、領域６６は領域６８から、パイロ
ツト・サイリスタ７６のエミツタ７９の前縁の所
にあるターンオン線８８まで内向きに伸び、領域
６４は領域６８から外向きに装置の外周まで伸び
ている。ターンオン線８６が主サイリスタのエミ
ツタ７１の前縁の所にある。ターンオン線８６の
外側の領域をこゝでは領域８９と呼ぶ。

第２のゲート領域６４の上面には、斜め切りし
た面３８の頂部と接する位置で、dv／dt防禦リ
ング１００が設けられ、導体１０４によつて第２
の陰極電極７７及び陰極短端子３４に結合されて
いる。領域６８の上部の表面に隔離手段１０２が
形成されている。

dv／dt防禦リング１００及び隔離手段１０２
は装置１０について前に述べたdv／dt防禦リン
グ５２及び隔離手段５０と夫々同様であり、導体
１０４は導体５４と同じ作用をする。同様に、包
括形ゲート領域６２の第２のゲート領域６４は装
置１０の包括形ゲート領域４７の前述の第２のゲ
ート領域２３と同様である。領域６２は領域４７
と同様に作用し、同様な欠点を持つ。この為、領
域６４の頂部にdv／dt防禦リング１００を用い
て、領域６４に流れるdv／dt電流を夫々パイロ
ツト・サイリスタ７６及び主サイリスタ７３のエ
ミツタ７９，７１から遠ざかる向きに通す分路又
は並列通路を作ることにより、望ましくない
dv／dt電流４１を発生する際の領域６２の容量
性の寄与の大部分を短絡する。領域６９に対する
dv／dt電流が導体１０４を介して主サイリスタ
の第２の陰極電極７７に短絡され、この為、普通
はターンオン線８８，８６に存在するdv／dt電
流から除かれる。隔離手段１０２が、装置６０の
領域６６にゲート信号を印加することによつて発
生されたゲート電流が、dv／dt防禦リング１０
０に短絡するのを防止する。従つて、装置６０は
典型的なdv／dt改良係数として、パイロツト・
サイリスタはA₆₂／（A₆₂−A₆₉）、主サイリスタ
はA₈₉／（A₈₉−A₆₄）になる。これは縁にゲート
を設けた増幅形サイリスタにとつて比較的大きな
改良である。

この発明の別の実施例が第３図に示されてお
り、この図は、中心にゲートを設けた増幅ゲート
形サイリスタ１１８の平面図である。増幅ゲート
形サイリスタ１１８は前に述べた装置１０と全く
同様であり、同じ参照数字は同じ様な部分を表わ
す。装置１０，１１８の実質的な唯一の違いは、
装置１０の外部導体５４を省略し、その代り、
dv／dt防禦リング５２と第２の陰極電極３０と
の接続が、電極３０及びdv／dt防禦リング５２
の両者に共通の（即ち一体に結合した）メタライ
ズ層によることである。これが第３図では、隔離
手段５０の外向き延長部５０ａの間に結合した条
片１２０として示されている。隔離手段５０が第
３図では斜線を施して示してある。第３図から、
隔離手段５０がdv／dt防禦リング５２とメタラ
イズ層９０，２６，３０と物理的に隔てゝいるこ
とが認められよう。当業者であれば、装置１０及
び１１８が同様である為、装置のdv／dt定格も
略等しいことが理解されよう。

この発明の更に別の実施例が第４図に、縁にゲ
ートを設けた増幅ゲート形サイリスタ１２２の平
面図として示されている。増幅ゲート形サイリス
タ１２２は前に説明した装置６０と全く同様であ
る。装置６０及び１２２の間に実質的な唯一の違
いは、装置６０の外部導体１０４を省略し、その
代りに第２の陰極電極７７に対するdv／dt防禦
リング１００の接続を電極７７及びdv／dt防禦
リング１００の両者に共通の（即ち、一体に結合
した）メタライズ層によつていることである。こ
れが第４図では、隔離手段１０２の外向き延長部
１０２ａの間に形成された条片１２４によつて示
されている。隔離手段１０２が第６図では斜線を
施して示されている。第４図から、隔離手段１０
２がdv／dt防禦リング１００及びメタライズ層
９８，７８，７７の間を物理的に隔てゝいること
が認められよう。当業者であれば、装置６０及び
１２２が同様であるから、これらの装置のdv／
dt定格も実質的に等しいことが理解されよう。

増幅ゲート形サイリスタについて説明したが、
これまで説明したこの発明の実施例は、サイリス
タ及び高圧トランジスタの様な他の半導体装置に
も適用し得ることを承知されたい。ゲート電流を
増幅する為のパイロツト・サイリスタ段を持たな
いサイリスタでは、上に説明した実施例は主サイ
リスタ段に対してのみ用いればよい。同様に、装
置１０及び６０の層１４，１６と同様な交互の導
電型の材料から成る２層を持つ高圧トランジスタ
では、上に述べた実施例はdv／dt電流をトラン
ジスタのエミツタから遠ざける向きに方向転換す
る為に用いればよい。

この発明は種々の実施例があり、dv／dt能力
を改善した高圧装置を提供することが理解されよ
う。分路がゲート電流となつて現われるdv／dt
電流を減らし、こうして高圧半導体装置のdv／
dt定格を改善する。

この発明を幾つかの好ましい実施例について具
体的に説明し且つ図示したが、当業者であれば、
この発明の範囲内で種々の変更が可能であること
が理解されよう。

【図面の簡単な説明】

第１図はこの発明の１実施例による中心にゲー
トを持つ増幅形トランジスタの部分断面図、第２
図はこの発明の別の実施例による縁にゲートを設
けた増幅形サイリスタの部分断面図、第３図は中
心にゲートを持つ増幅形サイリスタの平面図、第
４図は縁にゲートを設けた増幅形サイリスタの平
面図である。 主な符号の説明、１４，１６，１８：Ｐ型及び
Ｎ型層、１５，１７：エミツタ、２０：陽極、２
３：第２のゲート領域、２４：ゲート電極、２
５：第１のゲート領域、２６，３０，５２：メタ
ライズ層、２７：隔離領域、４７：包括形ゲート
領域、５０：隔離手段、５４：導電素子。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも第１及び第２の陰極と、該第１の
   陰極に隣接する包括形ゲート領域と、陽極とを有
   し、前記包括形ゲート領域は、該第１の陰極に隣
   接していて印加信号を受取る様になつている第１
   のゲート領域、第２のゲート領域、及び該第１の
   ゲート領域を該第２のゲート領域から分離する隔
   離領域を含んでおり、更に前記第２のゲート領域
   を前記第２の陰極に結合する導電素子を有し、前
   記第１及び第２の陰極の各々は夫々電極の下に固
   定されたエミツタ層を持つと共に、前記陽極から
   は、交互の導電型を持つ材料の複数個の層によつ
   て隔てられており、前記第２の陰極は前記複数個
   の層の内の第１の層によつて前記導電素子に結合
   され、前記第２の陰極及び前記陽極は周期的な比
   較的高い電圧過渡状態を持つ比較的高電圧の電圧
   源の両側の間に結合される様になつていて、前記
   第２の陰極及び前記陽極の間に電圧過渡状態が周
   期的に発生すると、前記第１の層並びに前記複数
   個の層の内の第２の層の中に、前記第１及び第２
   の陰極のエミツタ層に於ける容量性ゲート電流と
   なつて現われる容量性充電電流が発生する様にな
   つており、更に、前記包括形ゲート領域の隔離領
   域で第１の層の頂部の上に隔離手段が設けられ、
   該隔離手段が、ゲート領域の前記第１のゲート領
   域に信号が印加された時に発生された電流に対し
   て比較的高いインピーダンスの通路となると共
   に、ゲート電流が前記第２のゲート領域及び前記
   導電素子を介して前記第２の陰極に伝わるのを実
   質的に防止し、更に、前記第２のゲート領域及び
   前記第２の陰極に導電リングが結合され、前記隔
   離領域は、過渡状態によつて発生されて前記第２
   のゲート領域内を流れる容量性充電電流に対して
   比較的高いインピーダンスを呈し、前記導電リン
   グが、過渡状態によつて発生されて前記第２のゲ
   ート領域の中を流れる容量性充電電流に対する分
   路を作ることにより、過渡状態によつて発生され
   た容量性電流の一部分が前記第２の陰極のエミツ
   タ層から遠ざかる向きに方向転換されて、ゲート
   電流となつて現われる、過渡状態によつて発生さ
   れた容量性充電電流が減少し、こうして装置の
   dv／dt能力を改善した高圧半導体装置。 ２ 特許請求の範囲１に記載した高圧半導体装置
   に於て、前記交互の導電型を持つ材料の複数個の
   層が３個の層より成つていて、前記第１及び第２
   の層とその下の第３の層で構成されており、この
   為前記第２の陰極及び前記陽極の間に電圧過渡状
   態が周期的に発生すると、前記第１及び第２の陰
   極のエミツタ層に印加されるゲート電流となつて
   現われる容量性充電電流が前記第１、第２及び第
   ３の層内に発生される様にした高圧半導体装置。 ３ 特許請求の範囲２に記載した高圧半導体装置
   に於て、前記第１の陰極が前記第２の陰極及び前
   記包括形ゲート領域の間に配置されていて、前記
   第２の陰極及び前記陽極の間に周期的な電圧過渡
   状態が発生すると、前記第１及び第２の層と共に
   前記第３の層の中にも容量性充電電流が発生さ
   れ、該充電電流が前記第１及び第２の陰極のエミ
   ツタ層のゲート電流となつて現われ、前記導電リ
   ングが前記第２のゲート領域の中を流れる、過渡
   状態によつて発生された容量性充電電流の一部分
   を前記第１及び第２の陰極のエミツタ層から遠ざ
   かる向きに方向転換する分路を作り、この為、過
   渡状態によつて発生され、前記第１及び第２の陰
   極のエミツタ層のゲート電流となつて現われる容
   量性充電電流が減少し、こうして装置のdv／dt
   能力を改善した高圧半導体装置。 ４ 特許請求の範囲１、２又は３に記載した高圧
   半導体装置に於て、包括形ゲート領域が前記第１
   の層の上に、適当な周波数の入射放射に対して透
   明な電極を含むことにより、前記入射放射が前記
   電極を介して第１のゲート領域に入射することに
   よつてゲート電流が発生される様にした高圧半導
   体装置。 ５ 特許請求の範囲１に記載した高圧半導体装置
   に於て、前記導電リングが前記隔離手段によつて
   区切られた周縁内に配置されている高圧半導体装
   置。 ６ 特許請求の範囲１に記載した高圧半導体装置
   に於て、前記導電リングが前記隔離手段によつて
   限定された周縁の外側にある高圧半導体装置。 ７ 特許請求の範囲１、２、３、５又は６に記載
   した高圧半導体装置に於て、前記導電リングが、
   １端では導電リングに且つ他端では前記第２の陰
   極に一体に結合されたメタライズ層を介して前記
   第２の陰極に結合されている高圧半導体装置。