JPH02226424A - データ処理機器および同機器におけるレジスタ指定方法 - Google Patents
データ処理機器および同機器におけるレジスタ指定方法Info
- Publication number
- JPH02226424A JPH02226424A JP4721689A JP4721689A JPH02226424A JP H02226424 A JPH02226424 A JP H02226424A JP 4721689 A JP4721689 A JP 4721689A JP 4721689 A JP4721689 A JP 4721689A JP H02226424 A JPH02226424 A JP H02226424A
- Authority
- JP
- Japan
- Prior art keywords
- register
- microinstruction
- instruction
- nop instruction
- specified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、マイクロ命令で指定可能なレジスタ数がマ
イクロ命令の命令フォーマット長を拡張することなく増
加可能なレジスタ指定方式に関する。
イクロ命令の命令フォーマット長を拡張することなく増
加可能なレジスタ指定方式に関する。
（従来の技術）
一般にマイクロ命令は、命令の種別（命令処理内容）を
指定するためのオペレーション・コード（以下、ＯＰコ
ード）を有している。このＯＰコードにより示される命
令の処理内容がレジスタの使用を伴う場合、第３図に示
すようにマイクロ命令には、ＯＰコードの他に、使用す
るレジスタを指定するためのレジスタ指定フィールドが
割当てられる。第３図の例ではマイクロ命令は２４ビッ
トで構成され、ＯＰコードは３ビツト（ビット０〜ビツ
ト２）、レジスタ指定フィールドは２ビツト （ビット
１２．１３）である。
指定するためのオペレーション・コード（以下、ＯＰコ
ード）を有している。このＯＰコードにより示される命
令の処理内容がレジスタの使用を伴う場合、第３図に示
すようにマイクロ命令には、ＯＰコードの他に、使用す
るレジスタを指定するためのレジスタ指定フィールドが
割当てられる。第３図の例ではマイクロ命令は２４ビッ
トで構成され、ＯＰコードは３ビツト（ビット０〜ビツ
ト２）、レジスタ指定フィールドは２ビツト （ビット
１２．１３）である。
第３図のマイクロ命令のレジスタ指定フィールドでは、
最大４個のレジスタが指定可能である。
最大４個のレジスタが指定可能である。
したがって、システム内にレジスタを１個追加したい場
合、マイクロ命令のレジスタ指定フィールドを２ビツト
から３ビツトに拡張する必要がある。
合、マイクロ命令のレジスタ指定フィールドを２ビツト
から３ビツトに拡張する必要がある。
この拡張は、第３図のマイクロ命令に空きフィールドが
あるならば可能である。しかし、レジスタ使用を伴うマ
イクロ命令の場合、空きフィールドがないのが一般的で
ある。この場合、従来方式では、マイクロ命令の命令フ
ォーマット長（命令長）を２４ビツトから２５ビツトに
拡張して、レジスタ指定フィールドを２ビツトから３ビ
ツトにする以外、対処する方式がなかった。
あるならば可能である。しかし、レジスタ使用を伴うマ
イクロ命令の場合、空きフィールドがないのが一般的で
ある。この場合、従来方式では、マイクロ命令の命令フ
ォーマット長（命令長）を２４ビツトから２５ビツトに
拡張して、レジスタ指定フィールドを２ビツトから３ビ
ツトにする以外、対処する方式がなかった。
（発明が解決しようとする課題）
上述したように従来は、レジスタ追加などの理由で、マ
イクロ命令のレジスタ指定フィールドで指定可能なレジ
スタの数を増やすためには、マイクロ命令のフォーマッ
ト長を拡張してレジスタ指定フィールド長を拡張しなけ
ればならなかった。
イクロ命令のレジスタ指定フィールドで指定可能なレジ
スタの数を増やすためには、マイクロ命令のフォーマッ
ト長を拡張してレジスタ指定フィールド長を拡張しなけ
ればならなかった。
しかし、命令フォーマット長を拡張することは、マイク
ロ命令群を格納するためのＥＦＲＯＭ（Ｅｒａｓａｂｌ
ｃ Ｐ ＲＯＭ ）などノマイクロ命令メモリ、およ
び、それに関連する回路要素など、各種のハードウェア
構成を拡張しなければならず、コスト高となる問題があ
った。
ロ命令群を格納するためのＥＦＲＯＭ（Ｅｒａｓａｂｌ
ｃ Ｐ ＲＯＭ ）などノマイクロ命令メモリ、およ
び、それに関連する回路要素など、各種のハードウェア
構成を拡張しなければならず、コスト高となる問題があ
った。
したがってこの発明の解決すべき課題は、マイクロ命令
で指定可能なレジスタ数がマイクロ命令の命令フォーマ
ット長を拡張することなく増やせるようにすることであ
る。
で指定可能なレジスタ数がマイクロ命令の命令フォーマ
ット長を拡張することなく増やせるようにすることであ
る。
（課題を解決するための手段）
この発明は、特定マイクロ命令の第ルジスタ指定フィー
ルドで指定可能な複数の第２レジスタを備えたデータ処
理機器に、上記特定マイクロ命令の第１レジスタ指定フ
ィールドでは指定不可能な少なくとも１つの第２レジス
タを設けると共に、この第２レジスタを指定可能とする
ために、通常のノー・オペレーション・マイクロ命令（
ＮＯＰ命令）の空きフィールドに第２レジスタを指定す
るための第２レジスタ指定フィールドを割当てて、特定
ノー・オペレーション・マイクロ命令（特定ＮＯＰ命令
）を構成し、この特定ＮＯＰ命令がマイクロ命令メモリ
から読出され、したがって同命令の第２レジスタ指定フ
ィールドで上記第２レジスタが指定されている場合に、
この指定されている上記第２レジスタを選択手段によっ
て選択するようにしたことを特徴とするものである。
ルドで指定可能な複数の第２レジスタを備えたデータ処
理機器に、上記特定マイクロ命令の第１レジスタ指定フ
ィールドでは指定不可能な少なくとも１つの第２レジス
タを設けると共に、この第２レジスタを指定可能とする
ために、通常のノー・オペレーション・マイクロ命令（
ＮＯＰ命令）の空きフィールドに第２レジスタを指定す
るための第２レジスタ指定フィールドを割当てて、特定
ノー・オペレーション・マイクロ命令（特定ＮＯＰ命令
）を構成し、この特定ＮＯＰ命令がマイクロ命令メモリ
から読出され、したがって同命令の第２レジスタ指定フ
ィールドで上記第２レジスタが指定されている場合に、
この指定されている上記第２レジスタを選択手段によっ
て選択するようにしたことを特徴とするものである。
（作用）
上記の構成によれば、一般にＮＯＰ命令が有する空きフ
ィールドを利用して、レジスタ使用を伴う特定マイクロ
命令（のレジスタ指定フィールド）では（命令フォーマ
ット長を拡張しなければ）指定不可能なレジスタ（第２
レジスタ）を指定するためのフィールド（第２レジスタ
指定フィールド）を確保するようにしているので、マイ
クロ命令で指定可能なレジスタ数がマイクロ命令の命令
フォーマット長を拡張することなく増やせるようになる
。
ィールドを利用して、レジスタ使用を伴う特定マイクロ
命令（のレジスタ指定フィールド）では（命令フォーマ
ット長を拡張しなければ）指定不可能なレジスタ（第２
レジスタ）を指定するためのフィールド（第２レジスタ
指定フィールド）を確保するようにしているので、マイ
クロ命令で指定可能なレジスタ数がマイクロ命令の命令
フォーマット長を拡張することなく増やせるようになる
。
（実施例）
以下、この発明の一実施例を、データ処理機器、例えば
主記憶と入出力装置との間のデータ転送を行うチャネル
装置に実施した場合について図面を参照して説明する。
主記憶と入出力装置との間のデータ転送を行うチャネル
装置に実施した場合について図面を参照して説明する。
第１図はチャネル装置の一部を抜出して示すブロック構
成図である。同図において、１１はチャネル装置に接続
される入出力装置（図示せず）毎に領域が割当てられ、
対応する入出力装置と主記憶（図示せず」との間のデー
タ転送の内容を示す転送情報、制御用のマイクロプロセ
ッサからホストＣＰＵ（いずれも図示せず）への（割込
み、ステータスなどの）要求情報等の格納に共されるメ
モリ、例えばＲＡＭ、１２はＲＡＭＩＩが接続されるチ
ャネル装置内部のバスである。１３−０〜１３−３は第
３図に示す２４ビツトマイクロ命令（レジスタ使用を伴
うマイクロ命令）の２ビツトレジスタ指定フィールドで
指定可能なレジスタ（Ｒ） 、 １４は第３図のマイク
ロ命令のレジスタ指定フィールドでは指定不可能な追加
されたレジスタ（Ｒ）である。
成図である。同図において、１１はチャネル装置に接続
される入出力装置（図示せず）毎に領域が割当てられ、
対応する入出力装置と主記憶（図示せず」との間のデー
タ転送の内容を示す転送情報、制御用のマイクロプロセ
ッサからホストＣＰＵ（いずれも図示せず）への（割込
み、ステータスなどの）要求情報等の格納に共されるメ
モリ、例えばＲＡＭ、１２はＲＡＭＩＩが接続されるチ
ャネル装置内部のバスである。１３−０〜１３−３は第
３図に示す２４ビツトマイクロ命令（レジスタ使用を伴
うマイクロ命令）の２ビツトレジスタ指定フィールドで
指定可能なレジスタ（Ｒ） 、 １４は第３図のマイク
ロ命令のレジスタ指定フィールドでは指定不可能な追加
されたレジスタ（Ｒ）である。
レジスタ１３−０〜１３−３および１４はＲＡＭＩＩの
アドレスを指定するのに洪されるもので、複数のレジス
タを用いることでＲＡＭＩＩとの入出力が効率的に行え
るようになっている。
アドレスを指定するのに洪されるもので、複数のレジス
タを用いることでＲＡＭＩＩとの入出力が効率的に行え
るようになっている。
１５は制御用のマイクロ命令の群が格納されるマイクロ
命令メモリ、例えばＥＦＲＯＭである。
命令メモリ、例えばＥＦＲＯＭである。
ＥＰＲＯＭ１５に格納されるマイクロ命令の命令フォー
マット長は２４ビツトであり、３ビツトのＯＰコード（
ビット７〜ビツト２）を持つ。
マット長は２４ビツトであり、３ビツトのＯＰコード（
ビット７〜ビツト２）を持つ。
ＥＰＲＯＭ１５に格納されるマイクロ命令としては、レ
ジスタ使用を伴う（ここではレジスタ１３−０〜１３−
３の１つを用いてＲＡＭＩＩをアクセスするための）第
３図に示す特定マイクロ命令、およびＮＯＰ命令（ノー
・オペレーション・マイクロ命令）等がある。
ジスタ使用を伴う（ここではレジスタ１３−０〜１３−
３の１つを用いてＲＡＭＩＩをアクセスするための）第
３図に示す特定マイクロ命令、およびＮＯＰ命令（ノー
・オペレーション・マイクロ命令）等がある。
上記ＮＯＰ命令は、何も動作を行わないための、即ち装
置内のハードウェア制御に無関係のマイクロ命令である
。このためＮＯＰ命令は、第３図の特定マイクロ命令な
どと異なって、第２図（ｂ）に示すように空きフィール
ド（ここではビット７〜ビツト２３の１７ビツトであり
、全て０がセットされる）を有している。そこで本実施
例では、ＮＯＰ命令が何も動作しないマイクロ命令であ
ることと、空きフィールドを持つことに菅目し、この空
きフィールド（の一部）を利用して第１図の追加レジス
タ１４の指定と、同レジスタ１４へのアドレス設定を行
うためのＮＯＰ命令を定義するようにしている。この新
規なＮＯＰ命令について以下に詳述する。
置内のハードウェア制御に無関係のマイクロ命令である
。このためＮＯＰ命令は、第３図の特定マイクロ命令な
どと異なって、第２図（ｂ）に示すように空きフィール
ド（ここではビット７〜ビツト２３の１７ビツトであり
、全て０がセットされる）を有している。そこで本実施
例では、ＮＯＰ命令が何も動作しないマイクロ命令であ
ることと、空きフィールドを持つことに菅目し、この空
きフィールド（の一部）を利用して第１図の追加レジス
タ１４の指定と、同レジスタ１４へのアドレス設定を行
うためのＮＯＰ命令を定義するようにしている。この新
規なＮＯＰ命令について以下に詳述する。
第２図（ａ）は上記新規なＮＯＰ命令のフォーマットを
示す。図に示すように、新規なＮＯＰ命令は、第２図（
ｂ）のＮＯＰ命令の空きフィールドの先頭ビット（ビッ
ト７）をレジスタ１４指定のためのレジスタ指定ビット
Ｂ （Ｂ−１で指定）に割当て、後続の４ビツト（ビッ
ト８〜ビツト１１）をレジスタ１４にロードするための
アドレス（アドレスデータ）が設定されるアドレスフィ
ールドに割当てることにより定義される。この第２図（
ａ）の新規なＮＯＰ命令と第２図（ｂ）の従来のＮＯＰ
命令とを区別する必要がある場合には、前者を特定ＮＯ
Ｐ命令、後者を通常ＮＯＰ命令と呼ぶ。明らかなように
、レジスタ指定ビットＢが０″の特定ＮＯＰ命令は、通
常ＮＯＰ命令となる。ＥＰＲＯＭ１５には、通常ＮＯＰ
命令の他に、特定ＮＯＰ命令も格納されている。
示す。図に示すように、新規なＮＯＰ命令は、第２図（
ｂ）のＮＯＰ命令の空きフィールドの先頭ビット（ビッ
ト７）をレジスタ１４指定のためのレジスタ指定ビット
Ｂ （Ｂ−１で指定）に割当て、後続の４ビツト（ビッ
ト８〜ビツト１１）をレジスタ１４にロードするための
アドレス（アドレスデータ）が設定されるアドレスフィ
ールドに割当てることにより定義される。この第２図（
ａ）の新規なＮＯＰ命令と第２図（ｂ）の従来のＮＯＰ
命令とを区別する必要がある場合には、前者を特定ＮＯ
Ｐ命令、後者を通常ＮＯＰ命令と呼ぶ。明らかなように
、レジスタ指定ビットＢが０″の特定ＮＯＰ命令は、通
常ＮＯＰ命令となる。ＥＰＲＯＭ１５には、通常ＮＯＰ
命令の他に、特定ＮＯＰ命令も格納されている。
再び第１図を参照すると、１６はＥＰＲＯＭ１５から読
出されたマイクロ命令のビット１２．１３（特定マイク
ロ命令のレジスタ指定フィールド）およびＯＰコードを
デコードし、同ＯＰコードによって特定マイクロ命令で
あることが示されている場合にレジスタ指定フィールド
で指定されるレジスタ（レジスタ１３−０〜１３−３の
１つ）を選択（ここでは出力可状態に設定）するための
選択信号を出力するデコーダ（ＤＥＣ）、＋７はＥＰＲ
ＯＭ１５から読出されたマイクロ命令のＯＰコードをデ
コードし、同マイクロ命令がＮＯＰ命令（特定または通
常ＮＯＰ命令）であることを検出するためのデコーダ（
ＤＥＣ）である。デコーダ１７は、ＮＯＰ命令検出時に
は論理“１″のＮＯＰ命令検出信号１８を出力するよう
になっている。このＮＯＰ命令検出信号１８はレジスタ
１４のロード用のクロック入力、および次に述べるフリ
ップフロップ１９のクロック入力に用いられる。１９は
デコーダ１７からのＮＯＰ命令検出信号１８をクロック
人力、ＥＰＲＯＭ１５から読出されたマイクロ命令（Ｎ
ＯＰ命令）のレジスタ指定ビットＢをデータ（Ｄ）人力
とするフリップフロップ（Ｄフリップフロップ）である
。フリップフロップＩ９のＱ出力信号はレジスタＩ４を
出力可状態に設定するための出力イネーブル信号として
用いられる。
出されたマイクロ命令のビット１２．１３（特定マイク
ロ命令のレジスタ指定フィールド）およびＯＰコードを
デコードし、同ＯＰコードによって特定マイクロ命令で
あることが示されている場合にレジスタ指定フィールド
で指定されるレジスタ（レジスタ１３−０〜１３−３の
１つ）を選択（ここでは出力可状態に設定）するための
選択信号を出力するデコーダ（ＤＥＣ）、＋７はＥＰＲ
ＯＭ１５から読出されたマイクロ命令のＯＰコードをデ
コードし、同マイクロ命令がＮＯＰ命令（特定または通
常ＮＯＰ命令）であることを検出するためのデコーダ（
ＤＥＣ）である。デコーダ１７は、ＮＯＰ命令検出時に
は論理“１″のＮＯＰ命令検出信号１８を出力するよう
になっている。このＮＯＰ命令検出信号１８はレジスタ
１４のロード用のクロック入力、および次に述べるフリ
ップフロップ１９のクロック入力に用いられる。１９は
デコーダ１７からのＮＯＰ命令検出信号１８をクロック
人力、ＥＰＲＯＭ１５から読出されたマイクロ命令（Ｎ
ＯＰ命令）のレジスタ指定ビットＢをデータ（Ｄ）人力
とするフリップフロップ（Ｄフリップフロップ）である
。フリップフロップＩ９のＱ出力信号はレジスタＩ４を
出力可状態に設定するための出力イネーブル信号として
用いられる。
次に、第１図の構成の動作を説明する。
追加レジスタ１４を用いてＲＡＭＩＩをアクセスする場
合、レジスタ指定ビットＢがそれぞれ“１“、“０“の
２種の特定ＮＯＰ命令が用いられる。まずＥＰＲＯＭ１
５から、レジスタ指定ビットＢが“１″の特定ＮＯＰ命
令が読出されたものとする。このＮＯＰ命令のＯＰコー
ドは０００″である。ＥＰＲＯＭ１５から読出されたマ
イクロ命令（ここではＮＯＰ命令）のビット８〜ビツト
１１ （ここではアドレスフィールド）はレジスタ１４
のデータ入力端子に導かれ、ＯＰコードはデコーダ１７
に導かれる。デコーダ■７はこのＯＰコードをデコード
し、この例のように“０００“の場合にはＥＰＲＯＭ１
５から読出されたマイクロ命令がＮＯＰ命令であるもの
として、論理“１′のＮＯＰ命令検出信号１８を出力す
る。このＮＯＰ命令検出信号１８はレジスタ１４のクロ
ック入力に導かれる。これにより、レジスタ１４のデー
タ入力に導かれていたマイクロ命令のビット８〜ビツト
１１の内容、即ちＮＯＰ命令（特定ＮＯＰ命令）のアド
レスフィールドの内容が、同レジスタ１４にロードされ
る。
合、レジスタ指定ビットＢがそれぞれ“１“、“０“の
２種の特定ＮＯＰ命令が用いられる。まずＥＰＲＯＭ１
５から、レジスタ指定ビットＢが“１″の特定ＮＯＰ命
令が読出されたものとする。このＮＯＰ命令のＯＰコー
ドは０００″である。ＥＰＲＯＭ１５から読出されたマ
イクロ命令（ここではＮＯＰ命令）のビット８〜ビツト
１１ （ここではアドレスフィールド）はレジスタ１４
のデータ入力端子に導かれ、ＯＰコードはデコーダ１７
に導かれる。デコーダ■７はこのＯＰコードをデコード
し、この例のように“０００“の場合にはＥＰＲＯＭ１
５から読出されたマイクロ命令がＮＯＰ命令であるもの
として、論理“１′のＮＯＰ命令検出信号１８を出力す
る。このＮＯＰ命令検出信号１８はレジスタ１４のクロ
ック入力に導かれる。これにより、レジスタ１４のデー
タ入力に導かれていたマイクロ命令のビット８〜ビツト
１１の内容、即ちＮＯＰ命令（特定ＮＯＰ命令）のアド
レスフィールドの内容が、同レジスタ１４にロードされ
る。
さて、ＥＰＲＯＭ１５から読出されたマイクロ命令（こ
こではＮＯＰ命令）のビット７のビットデータ（ここで
はレジスタ指定ビットＢ）はフリップフロップ１９のデ
ータ（Ｄ）入力に導かれる。このフリップフロップ１９
のクロック入力には、デコーダ１７からのＮＯＰ命令検
出信号１８が導かれる。
こではＮＯＰ命令）のビット７のビットデータ（ここで
はレジスタ指定ビットＢ）はフリップフロップ１９のデ
ータ（Ｄ）入力に導かれる。このフリップフロップ１９
のクロック入力には、デコーダ１７からのＮＯＰ命令検
出信号１８が導かれる。
したがって、ＥＰＲＯＭ１５からＮＯＰ命令が読出され
、デコーダ１７から論理“１°のＮＯＰ命令検出信号１
８が出力された場合には、フリップフロップ１９にはＮ
ＯＰ命令のレジスタ指定ビットＢがラッチされる。ここ
では、レジスタ指定ビットＢは“１”であり、したがっ
てフリップフロップ１９はセットされる。フリップフロ
ップＩ９がセットされると、その口出力信号は論理“１
″から論理゛０″に遷移する。のフリップフロップ１９
の口出力信号はレジスタ１４の出力イネーブル端子ＯＥ
に導かれいる。したがって、レジスタ１４は、フリップ
フロップ１９からの口出力信号の論理″１″から論理“
０”の遷移（フリップフロップＩ９のセット動作）に応
じて出力可（出力イネーブル）状態となる。
、デコーダ１７から論理“１°のＮＯＰ命令検出信号１
８が出力された場合には、フリップフロップ１９にはＮ
ＯＰ命令のレジスタ指定ビットＢがラッチされる。ここ
では、レジスタ指定ビットＢは“１”であり、したがっ
てフリップフロップ１９はセットされる。フリップフロ
ップＩ９がセットされると、その口出力信号は論理“１
″から論理゛０″に遷移する。のフリップフロップ１９
の口出力信号はレジスタ１４の出力イネーブル端子ＯＥ
に導かれいる。したがって、レジスタ１４は、フリップ
フロップ１９からの口出力信号の論理″１″から論理“
０”の遷移（フリップフロップＩ９のセット動作）に応
じて出力可（出力イネーブル）状態となる。
この結果、レジスタＩ４の内容（アドレス）がバス１２
を介してＲＡＭＩＩに供給され、ＲＡＭＩＩがアクセス
される。
を介してＲＡＭＩＩに供給され、ＲＡＭＩＩがアクセス
される。
このように本実施例によれば、第２図（ｂ）に示すＮＯ
Ｐ命令の空きフィールドを利用して第２図（ａ）に示す
特定ＮＯＰ命令を定義し、この特定ＮＯＰ命令を用いる
ことにより、第３図のマイクロ命令では指定不可能な追
加レジスタ１４を指定して選択することができる。
Ｐ命令の空きフィールドを利用して第２図（ａ）に示す
特定ＮＯＰ命令を定義し、この特定ＮＯＰ命令を用いる
ことにより、第３図のマイクロ命令では指定不可能な追
加レジスタ１４を指定して選択することができる。
レジスタ１４の出力可状態を解除するには、レジスタ指
定ビットＢが“Ｏ”の特定ＮＯＰ命令（即ち通常ＮＯＰ
命令）が用いられる。今、ＥＦＲＯＭ＋５からレジスタ
指定ビットＢが“０”の特定ＮＯＰ命令が読出されると
、デコーダ１７から論理“１″のＮＯＰ命令検出信号１
８が出力され、このＮＯＰ命令命令借出信号１８じてフ
リップフロップ１９にＮＯＰ命令のレジスタ指定ビット
Ｂがラッチされる。ここでは、レジスタ指定ビットＢは
“０”であり、したがってフリップフロップ１９はリセ
ットされる。フリップフロップ１９がリセットされると
、そのＱ出力信号は“１”となり、これによりレジスタ
１４は出力不１１１（出力ディセーブル）状態となる。
定ビットＢが“Ｏ”の特定ＮＯＰ命令（即ち通常ＮＯＰ
命令）が用いられる。今、ＥＦＲＯＭ＋５からレジスタ
指定ビットＢが“０”の特定ＮＯＰ命令が読出されると
、デコーダ１７から論理“１″のＮＯＰ命令検出信号１
８が出力され、このＮＯＰ命令命令借出信号１８じてフ
リップフロップ１９にＮＯＰ命令のレジスタ指定ビット
Ｂがラッチされる。ここでは、レジスタ指定ビットＢは
“０”であり、したがってフリップフロップ１９はリセ
ットされる。フリップフロップ１９がリセットされると
、そのＱ出力信号は“１”となり、これによりレジスタ
１４は出力不１１１（出力ディセーブル）状態となる。
なお、前記実施例では、チャネル装置に実施した場合に
ついて説明したが、この発明はデータ処理機器全般に応
用できる。また、前記実施例では、１つの特定ＮＯＰ命
令でレジスタ１４を対象とする書込み／読出しを行う場
合について説明したが、特定ＮＯＰ命令の空きフィール
ド中に書込み／読出しの指定ビットを割当てることによ
り、書込みと読出しを独立に行うことも可能である。更
に前記実施例では、追加レジスタが１つの場合について
説明したが、レジスタ指定フィールド（前記実施例では
レジスタ指定ビットＢ）を拡張することにより複数の追
加レジスタにも応用可能となる。
ついて説明したが、この発明はデータ処理機器全般に応
用できる。また、前記実施例では、１つの特定ＮＯＰ命
令でレジスタ１４を対象とする書込み／読出しを行う場
合について説明したが、特定ＮＯＰ命令の空きフィール
ド中に書込み／読出しの指定ビットを割当てることによ
り、書込みと読出しを独立に行うことも可能である。更
に前記実施例では、追加レジスタが１つの場合について
説明したが、レジスタ指定フィールド（前記実施例では
レジスタ指定ビットＢ）を拡張することにより複数の追
加レジスタにも応用可能となる。
［発明の効果コ
以上詳述したようにこの発明によれば、通常のＮＯＰ命
令が有する空きフィールドを利用して、レジスタ使用を
伴う特定マイクロ命令（のレジスタ指定フィールド）で
は（命令フォーマット長を拡張しなければ）指定不可能
なレジスタを指定するためのフィールドを確保し、この
フィールドを持つ特定ＮＯＰ命令でもレジスタ指定を行
うようにしたので、マイクロ命令で指定６■能なレジス
タ数を命令フォーマット長を拡張することなく増やすこ
とができる。
令が有する空きフィールドを利用して、レジスタ使用を
伴う特定マイクロ命令（のレジスタ指定フィールド）で
は（命令フォーマット長を拡張しなければ）指定不可能
なレジスタを指定するためのフィールドを確保し、この
フィールドを持つ特定ＮＯＰ命令でもレジスタ指定を行
うようにしたので、マイクロ命令で指定６■能なレジス
タ数を命令フォーマット長を拡張することなく増やすこ
とができる。
第１図はこの発明の一実施例を示すブロック構成図、第
２図は同実施例で適用される特定ＮＯＰ命令のフォーマ
ットを、通常のＮＯＰ命令のフォーマットと共に示す図
、第３図はレジスタ使用を伴う従来のマイクロ命令のフ
ォーマットを示す図である。 １３−０〜１３−３・・・レジスタ（第２レジスタ）、
１４・・・レジスタ（第２レジスタ） １５・・・Ｅ
ＰＲＯＭ（マイクロ命令メモリ）１８．１７・・・デコ
ーダ（ＤＥＣ）、１９・・・フリップフロップ。
２図は同実施例で適用される特定ＮＯＰ命令のフォーマ
ットを、通常のＮＯＰ命令のフォーマットと共に示す図
、第３図はレジスタ使用を伴う従来のマイクロ命令のフ
ォーマットを示す図である。 １３−０〜１３−３・・・レジスタ（第２レジスタ）、
１４・・・レジスタ（第２レジスタ） １５・・・Ｅ
ＰＲＯＭ（マイクロ命令メモリ）１８．１７・・・デコ
ーダ（ＤＥＣ）、１９・・・フリップフロップ。
Claims (1)
- 【特許請求の範囲】 特定マイクロ命令の第１レジスタ指定フィールドで指定
可能な複数の第１レジスタを備えたデータ処理機器にお
いて、 上記特定マイクロ命令の上記第１レジスタ指定フィール
ドでは指定不可能な少なくとも１つの第２レジスタと、
この第２レジスタを指定するための第２レジスタ指定フ
ィールドを持つ特定ノー・オペレーション・マイクロ命
令および上記特定マイクロ命令を含む各種マイクロ命令
が多数格納されるマイクロ命令メモリと、このマイクロ
命令メモリから読出されたマイクロ命令が上記特定ノー
・オペレーション・マイクロ命令であり、且つ同マイク
ロ命令の上記第２レジスタ指定フィールドで上記第２レ
ジスタが指定されている場合に、この指定されている上
記第２レジスタを選択する選択手段とを具備し、上記第
２レジスタを通常のノー・オペレーション・マイクロ命
令の空きフィールドに確保された上記第２レジスタ指定
フィールドで指定するようにしたことを特徴とするレジ
スタ指定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4721689A JPH02226424A (ja) | 1989-02-28 | 1989-02-28 | データ処理機器および同機器におけるレジスタ指定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4721689A JPH02226424A (ja) | 1989-02-28 | 1989-02-28 | データ処理機器および同機器におけるレジスタ指定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02226424A true JPH02226424A (ja) | 1990-09-10 |
Family
ID=12768972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4721689A Pending JPH02226424A (ja) | 1989-02-28 | 1989-02-28 | データ処理機器および同機器におけるレジスタ指定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02226424A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5264844A (en) * | 1975-11-25 | 1977-05-28 | Hitachi Ltd | Information processing unit |
-
1989
- 1989-02-28 JP JP4721689A patent/JPH02226424A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5264844A (en) * | 1975-11-25 | 1977-05-28 | Hitachi Ltd | Information processing unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1109967A (en) | Expandable microprogram memory | |
| US5263168A (en) | Circuitry for automatically entering and terminating an initialization mode in a data processing system in response to a control signal | |
| US4954943A (en) | Data processing system | |
| US4446517A (en) | Microprogram memory with page addressing and address decode in memory | |
| US4136383A (en) | Microprogrammed, multipurpose processor having controllable execution speed | |
| JPH0346850B2 (ja) | ||
| US4674063A (en) | Information processing apparatus having a sequence control function | |
| US4975837A (en) | Programmable unit having plural levels of subinstruction sets where a portion of the lower level is embedded in the code stream of the upper level of the subinstruction sets | |
| US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
| JPH03271829A (ja) | 情報処理装置 | |
| US3731285A (en) | Homogeneous memory for digital computer systems | |
| JPS6362778B2 (ja) | ||
| US4404629A (en) | Data processing system with latch for sharing instruction fields | |
| JPS6055911B2 (ja) | 主記憶装置 | |
| KR950006585B1 (ko) | 마이크로프로그램 제어장치 및 그 제어방법 | |
| US5410725A (en) | Data processor with microcode memory compression | |
| JP3033597B2 (ja) | プライオリティーエンコーダ及びこれを用いた半導体集積回路 | |
| JPS586970B2 (ja) | Ｒｏｍアドレスのシ−ケンス制御方式 | |
| JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
| JPH0128965B2 (ja) | ||
| JPS6218934B2 (ja) | ||
| JPH0683765A (ja) | マイクロコンピュータ | |
| JPS6229813B2 (ja) | ||
| JPS6035690B2 (ja) | アドレス拡張方式 | |
| JPS6341091B2 (ja) |