JPH02226598A - メモリｌｓｉソフトエラー試験方法 - Google Patents
メモリｌｓｉソフトエラー試験方法Info
- Publication number
- JPH02226598A JPH02226598A JP1047164A JP4716489A JPH02226598A JP H02226598 A JPH02226598 A JP H02226598A JP 1047164 A JP1047164 A JP 1047164A JP 4716489 A JP4716489 A JP 4716489A JP H02226598 A JPH02226598 A JP H02226598A
- Authority
- JP
- Japan
- Prior art keywords
- address
- lsi
- memory lsi
- software error
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 21
- 230000001052 transient effect Effects 0.000 abstract description 2
- 230000005260 alpha ray Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリＬＳＩソフトエラー試験方法に関する。
ＤＲＡＭでは、そのメモリセルの情報はコンデンサの容
量として蓄えられているが、α粒子がメモリセル付近に
侵入すると、多量の負電荷がメモリセル内に入り込み、
セルのｈｉｇｈの内容を壊してしまう。
量として蓄えられているが、α粒子がメモリセル付近に
侵入すると、多量の負電荷がメモリセル内に入り込み、
セルのｈｉｇｈの内容を壊してしまう。
このような事態に陥いらないための殻少の蓄積電荷量は
約０．２ＰＣであり、メモリセルのコンデンサ容量は最
少でも約４０ｆＦを持つ必要がある。
約０．２ＰＣであり、メモリセルのコンデンサ容量は最
少でも約４０ｆＦを持つ必要がある。
α線ソフトエラーには普通２種類のエラーモードがある
ことが知られている。
ことが知られている。
〕つは、上述したメモリセルのコンデンサ容量に直接関
係したエラーモード（セルモード）であり、もう１つは
、メモリＬＳＩの読出しのためのセンスアンプを活性化
している時に、ビット線にα粒子が当ってセンスすべき
電荷量の差にノイズを与えるためエラーを生ずる（ビッ
ト線モード）である。
係したエラーモード（セルモード）であり、もう１つは
、メモリＬＳＩの読出しのためのセンスアンプを活性化
している時に、ビット線にα粒子が当ってセンスすべき
電荷量の差にノイズを与えるためエラーを生ずる（ビッ
ト線モード）である。
これらの２つのエラーモードの切り分は方は、セルモー
ドでは、情報の反転がセルｈｉｇｈの時しか起らないが
、ビット線モードでは、セルｈｉｇｈ／ｌｏｗのどちら
でも生ずる点と、メモリＬＳＩの動作周波数に依存に関
し、ビット線モ−ドでは周波数に対しエラー率は比例し
て増えるが、セルモードでは周波数依存性がない点であ
る。
ドでは、情報の反転がセルｈｉｇｈの時しか起らないが
、ビット線モードでは、セルｈｉｇｈ／ｌｏｗのどちら
でも生ずる点と、メモリＬＳＩの動作周波数に依存に関
し、ビット線モ−ドでは周波数に対しエラー率は比例し
て増えるが、セルモードでは周波数依存性がない点であ
る。
このため、メモリＬＳＩのα線ソフトエラーの評価にお
いては、セルモードとビット線モードの２つに注目して
行なう必要がある。
いては、セルモードとビット線モードの２つに注目して
行なう必要がある。
従来、セルモードに関しては、いろいろな試験方法が考
えられている。
えられている。
例えば、ＤＲＡＭの場合、セルモードがセルｈｉｇｈの
時しか起らないため、全セルの情報をｈ ｉ ｇ ｈレ
ベルに書込んで、ＲＥＡＤのみＮ回繰り返す方法が最悪
と考えられている。
時しか起らないため、全セルの情報をｈ ｉ ｇ ｈレ
ベルに書込んで、ＲＥＡＤのみＮ回繰り返す方法が最悪
と考えられている。
しかしながら、ビット線モードについては、単に周波数
依存性をみるだけの試験しかなされておらず、ビット線
モードについての効果的な試験が充分性なわれていると
は言い難い。
依存性をみるだけの試験しかなされておらず、ビット線
モードについての効果的な試験が充分性なわれていると
は言い難い。
次に従来のメモリＬＳＩソフトエラー試験方法について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
第３図は従来のメモリＬＳＩソフトエラー試験方法の一
例を説明するためのタイムチャートであり、アドレス信
号波形の状態を示している。
例を説明するためのタイムチャートであり、アドレス信
号波形の状態を示している。
アドレス切替点２は、アドレス入力信号１の情報切替ポ
イントであり、メモリＬＳＩの他のアドレス指定番地へ
アクセスが移っているポイントである。
イントであり、メモリＬＳＩの他のアドレス指定番地へ
アクセスが移っているポイントである。
危険区間３は、サイクルタイム４中におけるアドレス切
替点２を含んだ狭い区間を示している。
替点２を含んだ狭い区間を示している。
アドレス切替点２付近はメモリＬＳＩにとってα線ソフ
トエラーに対して極めて危険な区間である。
トエラーに対して極めて危険な区間である。
それは、アドレスの切換が起ると、別のアドレスの読出
しが始り、そのアドレスの情報データがメモリＬＳＩの
ピッＩ−線を通じて微小な電位差がセンシングされてい
るタイミングであり、この時α線によるノイズ電荷が発
生すると、センシングの誤動作が起り、メモリセル情報
の反転が生じるからである。
しが始り、そのアドレスの情報データがメモリＬＳＩの
ピッＩ−線を通じて微小な電位差がセンシングされてい
るタイミングであり、この時α線によるノイズ電荷が発
生すると、センシングの誤動作が起り、メモリセル情報
の反転が生じるからである。
したがって、この危険区間３を如何に小さくできるかが
メモリＬＳＩにとってのソフトエラー耐力向上の鍵とな
っている。
メモリＬＳＩにとってのソフトエラー耐力向上の鍵とな
っている。
ビット線モードにおいては、サイクルタイム４中の危険
区間３は一定であるので、ソフトエラー率は第４図に示
すようにサイクルタイム４に反比例することになる。
区間３は一定であるので、ソフトエラー率は第４図に示
すようにサイクルタイム４に反比例することになる。
上述した従来のメモリＬＳＩソフトエラー試験方法は、
ビット線モードの最悪条件を意識した試験となっておら
ないという欠点があった。
ビット線モードの最悪条件を意識した試験となっておら
ないという欠点があった。
本発明のメモリＬＳＩソフトエラー試験方法は、被試＠
ＬＳＩの最大動作周波数のもとで、複数本からなるアド
レス入力およびデータ入力に対し任意のズレを与え、１
回の全セル書込み後多数回の全セル読出し動作を継続す
る。
ＬＳＩの最大動作周波数のもとで、複数本からなるアド
レス入力およびデータ入力に対し任意のズレを与え、１
回の全セル書込み後多数回の全セル読出し動作を継続す
る。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を説明するためのタイムチャ
ートである。
ートである。
アドレス切替点２は、各アドレス人力ＡＯ〜Ａｌ毎にズ
ラしている。
ラしている。
こうすることにより、次の指定されるアドレスまでに過
渡的なアドレスが別々にアクセスされる状態が発生する
。これは、情報データのセンシング期間が、それだけ長
くなったことに相当し、危険期間３は最も早いアドレス
の切換えポイントと最も遅いアドレスの切換えポイント
を含んだ期間となり、サイクルタイム４中に占る時間は
かなり長いものとなる。
渡的なアドレスが別々にアクセスされる状態が発生する
。これは、情報データのセンシング期間が、それだけ長
くなったことに相当し、危険期間３は最も早いアドレス
の切換えポイントと最も遅いアドレスの切換えポイント
を含んだ期間となり、サイクルタイム４中に占る時間は
かなり長いものとなる。
こういうアドレスの切換えのズレ（スキュー）を任意に
与えることにより、ワースト条件でのビット線モードの
ソフトエラー試験が可能となる。
与えることにより、ワースト条件でのビット線モードの
ソフトエラー試験が可能となる。
本来、メモリＬＳＩを使用した装置において、アドレス
スキューは最大値が設計上背っており、無制限にスキュ
ー値が大きくなることはない。
スキューは最大値が設計上背っており、無制限にスキュ
ー値が大きくなることはない。
こういう点を考慮すれば、第２図の如くＯスキューと最
大スキューとの間にワーストスキュー幅というものが存
在する筈である。このポイントがビット線モードでのソ
フトエラー最悪条件と考えられる。
大スキューとの間にワーストスキュー幅というものが存
在する筈である。このポイントがビット線モードでのソ
フトエラー最悪条件と考えられる。
アドレススキニーをコントロールする方法は、さまざま
なやり方が考えられる。
なやり方が考えられる。
例えば、メモリＬＳＩテストシステムなら、各アドレス
信号を別々のテスタクロックに割当ててもよいし、また
はテストシステムがスキュー補正回路を有しているなら
ば、逆にそのスキュー補正回路を逆用（スキューを拡げ
る方向）してスキューを発生させることもできる。
信号を別々のテスタクロックに割当ててもよいし、また
はテストシステムがスキュー補正回路を有しているなら
ば、逆にそのスキュー補正回路を逆用（スキューを拡げ
る方向）してスキューを発生させることもできる。
本発明のメモリＬＳＩソフトエラー試験方法は、メモリ
ＬＳＩのアドレスやデータ入力信号波形にズレを生じさ
せることにより、α線ソフトエラーのビット線モード試
験に対してのワーストテスト条件を与えることができる
という効果がある。
ＬＳＩのアドレスやデータ入力信号波形にズレを生じさ
せることにより、α線ソフトエラーのビット線モード試
験に対してのワーストテスト条件を与えることができる
という効果がある。
キュー幅とエラービット数の関係を示すグラフ、第３図
は従来の一例を説明するためのタイムチャート、第４図
はサイクルタイムとエラービット数の関係を示すグラフ
である。
は従来の一例を説明するためのタイムチャート、第４図
はサイクルタイムとエラービット数の関係を示すグラフ
である。
１・・・・・・アドレス入力信号、２・・・・・・アド
レス切替点、３・・・・・・危険区間、４・・・・・・
サイクルタイム。
レス切替点、３・・・・・・危険区間、４・・・・・・
サイクルタイム。
代理人 弁理士 内 原 晋
第１図は本発明の一実施例を説明するためのタイムチャ
ート、第２図は第１図に示すアドレス信号ご 図 第 ４ 図 フイクルヱム
ート、第２図は第１図に示すアドレス信号ご 図 第 ４ 図 フイクルヱム
Claims (1)
- 被試験ＬＳＩの最大動作周波数のもとで、複数本からな
るアドレス入力およびデータ入力に対し任意のズレを与
え、１回の全セル書込み後多数回の全セル読出し動作を
継続することを特徴とするメモリＬＳＩソフトエラー試
験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047164A JPH02226598A (ja) | 1989-02-27 | 1989-02-27 | メモリｌｓｉソフトエラー試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047164A JPH02226598A (ja) | 1989-02-27 | 1989-02-27 | メモリｌｓｉソフトエラー試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02226598A true JPH02226598A (ja) | 1990-09-10 |
Family
ID=12767432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1047164A Pending JPH02226598A (ja) | 1989-02-27 | 1989-02-27 | メモリｌｓｉソフトエラー試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02226598A (ja) |
-
1989
- 1989-02-27 JP JP1047164A patent/JPH02226598A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669303B2 (ja) | ビットエラー訂正機能付き半導体メモリ | |
| US6034904A (en) | Semiconductor memory device having selection circuit for arbitrarily setting a word line to selected state at high speed in test mode | |
| KR100936418B1 (ko) | 반도체 기억 장치 및 반도체 기억 장치의 시험 방법 | |
| JP3244033B2 (ja) | 同期型半導体記憶装置 | |
| JP3384272B2 (ja) | フェイルメモリ | |
| CA1172316A (en) | Refresh counter test | |
| US5561639A (en) | Semiconductor memory device with high speed detect function | |
| JPH0512900A (ja) | テスト機能を有する半導体記憶装置及びそのテスト方法 | |
| US5897653A (en) | Data tracing apparatus | |
| JP3018431B2 (ja) | 半導体メモリ用オンチップテスト方式 | |
| KR100338817B1 (ko) | 복합 반도체장치의 리프레쉬 특성 자가 테스터 | |
| RU2084972C1 (ru) | Способ записи данных при тестировании устройства памяти и устройство для проверки памяти | |
| KR20040107704A (ko) | 기준 데이터를 스택시켜 레이턴시를 보상하는 반도체메모리 장치 및 그 테스트 방법 | |
| JPH1196795A (ja) | 半導体記憶装置 | |
| JPH04143690A (ja) | 放射線認識回路を用いた電子回路 | |
| JPS6132756B2 (ja) | ||
| JPH05342113A (ja) | 組み込み型システムのｒａｍの故障検出方法 | |
| US7475300B2 (en) | Test circuit and test method | |
| JPH0322060A (ja) | メモリエラー検出制御方式 | |
| JPH1153267A (ja) | メモリデータ誤り自動訂正回路 | |
| US6529425B2 (en) | Write prohibiting control circuit for a semiconductor device | |
| KR0177749B1 (ko) | 읽기 포트가 없는 카운터를 테스트하는 방법 | |
| KR830001406B1 (ko) | 반도체 기억장치 | |
| JPH05101698A (ja) | 半導体メモリ | |
| JP2000163319A (ja) | 電子情報記憶方法及び電子情報記憶装置 |