JPH02226847A - 多値am信号復調回路 - Google Patents

多値am信号復調回路

Info

Publication number
JPH02226847A
JPH02226847A JP1045212A JP4521289A JPH02226847A JP H02226847 A JPH02226847 A JP H02226847A JP 1045212 A JP1045212 A JP 1045212A JP 4521289 A JP4521289 A JP 4521289A JP H02226847 A JPH02226847 A JP H02226847A
Authority
JP
Japan
Prior art keywords
signal
bit
bias
multilevel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1045212A
Other languages
English (en)
Inventor
Akira Kaneko
晃 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1045212A priority Critical patent/JPH02226847A/ja
Publication of JPH02226847A publication Critical patent/JPH02226847A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、データ伝送技術における多値AM信号復調回
路に間し、特に、多値AM信号をデジタル(8号に変換
して復調する際のA/D変換を安定して行なうことが可
能な多値AM信号復調回路に関する。
[従来の技術] 多値AM信号復調回路は、多値QAM信号の復調回路に
おいて使用されることが多い。
第3図は、従来の多値AM信号復調回路を有する多値Q
AM復調回路の回路図である。
同図において、人力されたN llI Q A M信号
を位相検波器11.12によって三信号に分離し、それ
ぞれのキャリア信号ICi、17をA/D変換部(多値
AM信号復調回路)13.14に人力することにより、
デジタル信号に復調している。なお、位相検波を行なう
ために、キャリア信号16゜17を搬送波同調回路15
に帰還せしめている。
一方、第4図は、第3図に示す多fI!lIA M信号
復調回路の回gIJ図であり、DCバイアス回路とA/
D変損回路とDCバイアス調整回路から構成されている
同図において、三信号に分離されたそれぞれのキャリア
信号16(17)は、抵抗4を介してオペアンプ6に人
力されており、このオペアンプ6においてDC1til
!!!22からボリューム21を調整して供給されるD
Cバイアス電圧が加えられる。
この結果、キャリア信号の中心電圧がA/D変換回路2
3の中心電圧と等しくなるように調整され、A/D変換
回路23において正しくデジタル信号に復元される。
なお、抵抗5はオペアンプ6のフィードバック用抵抗で
ある。
[解決すべき課題] 上述した従来の多値AM信号復調回路は、一定電位から
の電圧をボリュームで調整することによってDCバイア
ス電圧を得ていたため、温度特性や経時変化によってバ
イアス電圧にずれが生じる結果、A/D変換を正しく行
なうことができず、信頼性が低下するというrR題があ
った。
本発明は、上記課題にかんがみてなされたもので、温度
特性や経時変化などの影響を受けず、多1ffi A 
M信号を正しく復元せしめることが可能な多値AMfに
号復調回路の提供を目的とする。
[課題の解決手段] 上記目的を達成するため、本発明の多値AM信号復調回
路は、多値AM信号にバイアス電圧を加減するDCバイ
アス手段と、このバイアス電圧を加減された多値A M
 fN号を人力して変調前のデジタル信号に復元するA
/D変換手段と、上記多値AM信号の中心電圧を上記A
/D変換手段の中心電圧に適応させるためのバイアス電
圧を上記DCバイアス手段に出力するDCバイアス調整
手段とを具備する多[AMf言号復号復調回路いて、上
記A/D変換手段として、上記多fII A M jN
号の変調前におけるビット数より少なくとも1ビット以
上下位の非有効ビットまでデジタル変換するA/D変換
手段を備え、上記DCバイアス調整手段として、このA
/D変換手段において変換される非有効ビットをバイア
ス電圧のフィードバックとして11照するDCバイアス
調整手段を備えた構成としである。
[実施例コ 以下、図面にもとづいて本発明の詳細な説明する。
第1図は、本発明の一実施例に係る多値AMI言号復号
復調回路路図である。なお、従来例と共通または対応す
る部分については同一の符号で表す。
同図に示す多fill A M信号復調回路は、第4因
に示す従来の多値AM信号復調回路と比較して、A/D
変填回路2が(N/2+ 1)ビットの変換能力を有し
ている点と、このA/D変換回路2の最下位ビットを低
周波の時定数でDC信号に変換するローパスフィルタ(
以下、LPFという。)3を備え、かつ、その出力をオ
ペアンプ6にフィードバックしている点で相違している
上記構成において、三信号に分離されたそれぞれのキャ
リア信号16(17)は、DCバイアス回路lに入力さ
れ、バイアス電圧を加えられてA/D変換回路2に入力
される。そして、A/D変換回路2では(N/2+1)
ビットのデジタル信号に変換する。この結果、上記N/
2ビツトが変損出力くここでは、有効ビットということ
にする。
)となる。
一方、最小ビットのデジタル信号(ここでは、非有効ビ
ットということにする。)は、低周波の時定数をもつL
PF3に人力されてDC信号に変換される。そして、こ
のDCI言号はDCバイアス回路1におけるオペアンプ
6の負人力に人力され、DCバイアスのフィードバック
がかかる。
次に、′Is2図は一例として18flliQAM復調
回路における一方のA/D変換回路のデジタル出力を示
した出力ビツト図である。
4値(2ビット)の入力信号に対してさらに1ビツトを
付加してA/D変換することにより、その付加した最小
ビットは4値のデジタル信号に変換する際における中心
源からのずれの方向を示すことになる。すなわち、最小
ビット(非有効ビット)が++ 1”′であればキャリ
ア信号の中心電圧が高すぎることを示し、”0パ′であ
れば低すぎることを示す。従って、これをLPF3でフ
ィードバックしてキャリア信号の中心電圧を正しいもの
とすることができる。
このように、本実施例では、1ビツト下のレベル(非有
効ビット)を変換可能なA/D変換回路と、上記非有効
ビットの信号をDC信号に変換するLPFと、人力され
たキャリア信号に上記DC信号をフィードバックしてバ
イアス電圧として加え、バイアス調整した後に上記A/
D変喚回路に出力するDCバイアス回路から構成されて
いる。
すなわち、本実施例では、A/D変換回路13゜140
代わりに、さらに1ビツト下泣のレベルをデジタル変1
9できるA/D2換回路2を使用し、さらにその最小ビ
ットをバイアスにフィードバックさすることにより、キ
ャリア信号の中心電圧を常にA/D変換回路2の中心電
圧と等1ノくできる。
また、最小ビットを信号(非有効ビット)をフィードバ
ックするため、温度特性および経時変化によるバイアス
電圧のずれも最小にてきる。
なお、本発明は上記実施例に限定されるものでなく、要
旨の範囲内における種々変形例を含むものである0例え
ば、上述の実施例では、最小ビット(非有効ビット)を
1ビツトにしているが、さらに細かにしてフィードバッ
クを微細にコントロールする構成とすることもできる。
[発明の効果〕 以上説明したように本発明は、温度特性や経時変化など
の影響を受けず、多ill A M信号を正しく復元せ
しめることが可能な多値AM信号復調回路を提供できる
という効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例に係る多値AM信号復調回路
の回路図、第2図は第1図に示す多値AM信号復調回路
の出力ピッI・図、第3図は従来の多ill A M信
号復調回路を有する多値QAM復調回路の回路図、第4
図は従来の多値A M 4ノ号復調回路の回路図である
。 1 : DCバイアス回路 2:A/D変換回路3: 
LPF       4.5:抵抗6:オペアンプ 第1図 t:OCバイアス印】番 第 2 図

Claims (1)

    【特許請求の範囲】
  1. 多値AM信号にバイアス電圧を加減するDCバイアス手
    段と、このバイアス電圧を加減された多値AM信号を入
    力して変調前のデジタル信号に復元するA/D変換手段
    と、上記多値AM信号の中心電圧を上記A/D変換手段
    の中心電圧に適応させるためのバイアス電圧を上記DC
    バイアス手段に出力するDCバイアス調整手段とを具備
    する多値AM信号復調回路において、上記A/D変換手
    段は、上記多値AM信号の変調前におけるビット数より
    少なくとも1ビット以上下位の非有効ビットまでデジタ
    ル変換し、上記DCバイアス調整手段は、このA/D変
    換手段において変換される非有効ビットをバイアス電圧
    のフィードバックとして参照することを特徴とする多値
    AM信号復調回路。
JP1045212A 1989-02-28 1989-02-28 多値am信号復調回路 Pending JPH02226847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1045212A JPH02226847A (ja) 1989-02-28 1989-02-28 多値am信号復調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1045212A JPH02226847A (ja) 1989-02-28 1989-02-28 多値am信号復調回路

Publications (1)

Publication Number Publication Date
JPH02226847A true JPH02226847A (ja) 1990-09-10

Family

ID=12712963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1045212A Pending JPH02226847A (ja) 1989-02-28 1989-02-28 多値am信号復調回路

Country Status (1)

Country Link
JP (1) JPH02226847A (ja)

Similar Documents

Publication Publication Date Title
US4875049A (en) Automatic level control circuit for an ad convertor
US6728524B2 (en) Automatic gain control circuit for controlling two AGC amplifiers
US4602374A (en) Multi-level decision circuit
US5438593A (en) Adaptive threshold decision device for multistate modulation
US5252973A (en) Apparatus for digital-to-analogue conversion
RU94042898A (ru) Демодулятор методом фазовой манипуляции
GB2072981A (en) Adaptive decision level circuit arrangement
US5509030A (en) RF receiver AGC incorporating time domain equalizer circuity
KR950010397B1 (ko) 오프셋 자동 보정 a/d 변환 회로
JPH0681164B2 (ja) 符号変調方式
US5974088A (en) Digital data slicer
US6674331B2 (en) Method and apparatus for simplified tuning of a two-point modulated PLL
JPH02226847A (ja) 多値am信号復調回路
US4110705A (en) Noise reduction method and apparatus for companded delta modulators
JPS59144218A (ja) 多値識別器
US3384823A (en) High speed digital phase modulation encoder
US10340942B2 (en) Device for generating analogue signals and associated use
JPS6272227A (ja) 自動利得制御回路
US20090096650A1 (en) Methods and systems for continuous-time digital modulation
JPH0554298B2 (ja)
JPH0611122B2 (ja) 多値識別回路
SU1392629A1 (ru) Цифровое устройство приема сигналов
JPH0783386B2 (ja) 多値識別回路
JP2953723B2 (ja) A/d変換回路
JPS6320049B2 (ja)