JPH02228032A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02228032A
JPH02228032A JP4822889A JP4822889A JPH02228032A JP H02228032 A JPH02228032 A JP H02228032A JP 4822889 A JP4822889 A JP 4822889A JP 4822889 A JP4822889 A JP 4822889A JP H02228032 A JPH02228032 A JP H02228032A
Authority
JP
Japan
Prior art keywords
film
tungsten film
heat treatment
stress
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4822889A
Other languages
Japanese (ja)
Inventor
Hideaki Matsuhashi
秀明 松橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4822889A priority Critical patent/JPH02228032A/en
Publication of JPH02228032A publication Critical patent/JPH02228032A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To reduce deterioration due to a tungsten film among deteriorations of characteristics because of heat that is applied during the manufacturing of a semiconductor device by controlling the internal stress of the tungsten film for forming a gate film after the formation of the film under the specified conditions. CONSTITUTION:A field oxide film 23 for element isolation is formed on a silicon substrate 21. A gate silicon oxide film 25 for a gate insulating film is further formed. Then, a tungsten film 27 is formed on the silicon oxide film 25. The inner stress of the tungsten film 27 for forming a gate electrode 27a after the film formation is controlled so that the stress becomes tensile stress or compression stress of 3X10<9>dyne/cm<2> or less by heat treatment Thus deterioration due to the tungsten film 27 can be reduced.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、ゲート電極をタングステン膜で構成した半
導体装置の製造方法に関するもので、特に、当該半導体
装置の製造中に加えられる熱による当該半導体装置の特
性劣化のうちの、タングステン膜に起因する特性劣化を
低減出来る、半導体装置の製造方法に闇するものである
Detailed Description of the Invention (Industrial Application Field) The present invention relates to a method for manufacturing a semiconductor device in which a gate electrode is made of a tungsten film, and particularly relates to a method for manufacturing a semiconductor device in which a gate electrode is formed of a tungsten film. Among the deterioration of characteristics of the device, the method of manufacturing a semiconductor device that can reduce the deterioration of characteristics caused by the tungsten film is hindered.

(従来の技術) ゲート電極を有する半導体装置としては、例えば、半導
体メモリやマイクロプロセッサ等のLSIを構築するう
えの重要なデバイスとして知られる、MOS (Met
al 0xide Sem1conductor)型F
ET(Field Effect Transisto
r)がある。
(Prior Art) As a semiconductor device having a gate electrode, for example, MOS (Met) is known as an important device for constructing LSI such as semiconductor memory and microprocessor.
al Oxide Sem1 conductor) type F
ET (Field Effect Transistor)
There is r).

このような閘O8型FETのゲート電極材料としでは、
一般には、多結晶シリコン(以下、ポリシリコンと称す
る。)が用いられていた。その理由は、ポリシリコンが
、良好な被エツチング性、良好な酸化特性、化学的安定
性、優れたステップカバレージ牲(下地段差にかかわら
ず均一な膜厚で被〒する性質)を具えているからであっ
た。
As for the gate electrode material of such a lock O8 type FET,
Generally, polycrystalline silicon (hereinafter referred to as polysilicon) has been used. The reason for this is that polysilicon has good etchability, good oxidation properties, chemical stability, and excellent step coverage (the ability to coat with a uniform film thickness regardless of the level difference between the substrates). Met.

しかし、Lllの高集積化、高速化が進むにつれ、ゲー
ト電極を含む配線の抵抗に起因する信号遅延時間の増加
が、問題になっている。そこで、最近では、ゲート電極
材料にポリシリコンの代わりに高融点金属とシリコンと
の合金(シリサイド)及びポリシリコンが用いられ、ま
たゲート電極の構造は、シリサイド/ポリシリコンの2
層構造とされている。しかし、今後、LSIの高集積化
がさらに進むと、上述の構成では要求を満足出来なくな
るので、より低抵抗なゲート電極材料が必要になる。
However, as Llls become more highly integrated and faster, an increase in signal delay time due to resistance of wiring including gate electrodes has become a problem. Therefore, recently, alloys of high melting point metals and silicon (silicide) and polysilicon have been used instead of polysilicon as gate electrode materials, and the structure of gate electrodes has been changed to two types: silicide/polysilicon.
It has a layered structure. However, as LSIs become more highly integrated in the future, the above-described configuration will no longer be able to satisfy the requirements, and a gate electrode material with lower resistance will be needed.

このような要求を満たすゲート電極材料としてタングス
テンが考えられる。第6図(A)〜(C)は、ゲート電
極にタングステンを用いたMOS型FETの、ゲート電
極形成工程を断面図を以って概略的に示した工程図であ
る。
Tungsten is considered as a gate electrode material that satisfies these requirements. FIGS. 6(A) to 6(C) are process diagrams schematically showing, with cross-sectional views, the gate electrode forming process of a MOS type FET using tungsten for the gate electrode.

先ず、シリコン基板11に素子分離のためのフィールド
酸化1113が公知の方法により形成され、次いで、こ
のシリコン基板11に例えば熱酸化法により膜厚が例え
ば150人程度のゲート絶縁膜用のシリコン酸化膜15
(以下、ゲートシリコン酸化膜15と称する。)が形成
される(第6図(A) )。
First, a field oxide 1113 for element isolation is formed on the silicon substrate 11 by a known method, and then a silicon oxide film for a gate insulating film having a thickness of about 150 nm is formed on this silicon substrate 11 by, for example, a thermal oxidation method. 15
(hereinafter referred to as gate silicon oxide film 15) is formed (FIG. 6(A)).

次に、スパッタ法、CvD法或いはEB(エレクトロン
ヒーム)蒸着法等の好適な方法により、ゲートシリコン
酸化膜15上に膜厚が例えば3000λ程度のW(タン
グステン)膜17が形成される(第6図(B)) 。
Next, a W (tungsten) film 17 having a thickness of about 3000λ, for example, is formed on the gate silicon oxide film 15 by a suitable method such as a sputtering method, a CvD method, or an EB (electron beam) evaporation method. Figure 6 (B)).

次に、このタングステン膜17上にこのタングステン膜
をゲート電極形状にバターニングするためのマスクにな
るレジストバタン(図示せず)が形成され、このレジス
トバタンをマスクとしタングステン膜17の不用部分が
エツチングされ、ゲート電極17aが形成される(第6
図(C))、その後、ソース領域、トレイン領域等の形
成がなされMOS型FETが形成される。しかし、ここ
ではソース領域等の形成手順の説明は省略する。
Next, a resist batten (not shown) is formed on this tungsten film 17 to serve as a mask for patterning this tungsten film into the shape of a gate electrode, and using this resist batten as a mask, unnecessary portions of the tungsten film 17 are etched. The gate electrode 17a is formed (sixth
After that, a source region, a train region, etc. are formed to form a MOS type FET (FIG. (C)). However, a description of the steps for forming the source region and the like will be omitted here.

ところで、スパッタ法によりタングステン膜を形成した
場合、文献(アイイーイーイー トランザクションズ 
オン エレクトロン デバイセズ(IEEE  TRA
NSACTTONS  ON  ELECTRON  
DEVICES)1刀(3) (1987,3) pp
、607〜613)に開示されているように、成膜後の
タングステン膜の内部応力は、スパッタ時のAr(アル
ゴン)ガス圧により変化する。第7図は、その様子を示
した図であり、上述の文献から引用した図であり、タン
グステン膜の内部応力のアルゴンガス圧依存′l′l:
ヲ示した特性曲線図である。
By the way, when a tungsten film is formed by the sputtering method, the literature (IEE Transactions
On Electron Devices (IEEE TRA
NSACTTONS ON ELECTRON
DEVICES) 1 Sword (3) (1987, 3) pp
, 607-613), the internal stress of the tungsten film after deposition changes depending on the Ar (argon) gas pressure during sputtering. FIG. 7 is a diagram showing this situation, and is a diagram cited from the above-mentioned literature. The dependence of the internal stress of the tungsten film on the argon gas pressure'l'
It is a characteristic curve diagram shown in FIG.

ざらに、上述の文献によれば、MOS型FETのゲート
電極をタングステン膜で構成した場合、このタングステ
ン膜の内部応力の大きさは、界面準位の形成に関係し、
ホットキャリアによる91の劣化に関係すると云う。
Roughly speaking, according to the above-mentioned literature, when the gate electrode of a MOS FET is made of a tungsten film, the magnitude of the internal stress of this tungsten film is related to the formation of interface states;
It is said that this is related to the deterioration of 91 due to hot carriers.

従って、これを回避するため、上述の文献には、MOS
型FETの作製に当たり、タングステン膜を成膜した後
(腑6図(8)の状態)(こ、このタングステン膜に対
し900〜1100℃の温度で熱処理(以下、アニール
と称することもある)を行なう方法が提案されでいる。
Therefore, in order to avoid this, the above-mentioned literature describes MOS
In manufacturing a type FET, after forming a tungsten film (the state shown in Figure (8)), this tungsten film is subjected to heat treatment (hereinafter sometimes referred to as annealing) at a temperature of 900 to 1100°C. A method has been proposed.

このアニールによりタングステン膜の内部応力は減少し
4 x IQ’ dyne/cm2程度の引張応力にな
ることが示されている。また、このようなアニールを行
なったタングステンSをバターニングしゲート電極とし
たMOS型FETでは、9.の劣化等は起こらないと云
う。
It has been shown that this annealing reduces the internal stress of the tungsten film, resulting in a tensile stress of approximately 4 x IQ' dyne/cm2. In addition, in a MOS type FET in which the gate electrode is formed by buttering tungsten S that has undergone such annealing, 9. It is said that no deterioration occurs.

また、この文献によればタングステン膜は、その成膜後
であってアニール前の内部応力が1.5x10 ” d
yne/cm2程度の圧縮応力を示すもので良いとされ
ている。その理由は、当初から低応力のタングステン膜
を成膜するためには比較的高いアルゴンガス圧にしなけ
ればならずこのような条件で形成されたタングステン膜
は多量の酸素が混入しエツチング形状が悪化するという
欠点が出るから、これを回避するためである。タングス
テン膜を成膜後の内部応力が高い(圧縮応力が高い)も
のとしても、上記文献の方法によればアニールにより内
部応力の低減が図れるので問題とならない訳である。
Furthermore, according to this document, the internal stress of the tungsten film after its formation and before annealing is 1.5x10" d
It is said that a material exhibiting a compressive stress of about yne/cm2 is sufficient. The reason for this is that in order to form a tungsten film with low stress from the beginning, a relatively high argon gas pressure is required, and the tungsten film formed under these conditions will have a large amount of oxygen mixed in and the etched shape will deteriorate. This is to avoid the disadvantage of doing so. Even if the tungsten film has high internal stress (high compressive stress) after being formed, it does not pose a problem because the internal stress can be reduced by annealing according to the method of the above-mentioned document.

(発明が解決しようとする課題) しかしながら、この出願1こ係る発明者の詳細な実験に
よれば、スパッタ法1こより形成したタングステン膜で
あって成膜後でアニール前に高い圧縮応力を有しでいる
タングステン膜の場合、これをゲート電極とし閘O3構
造のキャパシタを構成しこのキャパシタv+ooo℃程
度の温度でアニールすると、固定電荷士度及び界面準位
密度が患部に増加しでしまうという問題点、即ちMO5
特性が劣化するという問題点があった(この実験結果に
ついては、第2図、第4図及び第5図を用いて後に説明
する。)、従って、実際のMOS型FETの製造におい
ては、その製造工程中の種々のアニールによつMOS特
性が劣化(変動)することになるので、所望の特性のM
OS型FETを製造するうえで問題になる。
(Problem to be Solved by the Invention) However, according to detailed experiments by the inventor of this application 1, the tungsten film formed by the sputtering method 1 has high compressive stress after film formation and before annealing. In the case of a tungsten film, if this is used as a gate electrode to form a capacitor with a locked O3 structure, and this capacitor is annealed at a temperature of about v + ooo degrees Celsius, the problem is that the fixed charge density and interface state density will increase in the affected area. , i.e. MO5
There was a problem that the characteristics deteriorated (the experimental results will be explained later using Figures 2, 4, and 5). Therefore, in the actual manufacture of MOS type FETs, Since the MOS characteristics deteriorate (fluctuate) due to various annealing processes during the manufacturing process, M
This poses a problem when manufacturing OS type FETs.

この発明はこのような点に鑑みなされたものであり、従
ってこの発明の目的は、上述した問題点を解決し、当該
半導体装置の特性劣化のうちのゲート電極を構成するタ
ングステン膜に起因する劣化を低減出来る半導体装置の
製造方法を提供することにある。
The present invention has been made in view of the above points, and therefore, an object of the present invention is to solve the above-mentioned problems and to solve the problem of deterioration caused by the tungsten film constituting the gate electrode, which is one of the deterioration of characteristics of the semiconductor device. An object of the present invention is to provide a method for manufacturing a semiconductor device that can reduce the amount of damage.

(課題を解決するための手段) この目的の達成を図るため、この出願の発明者は種々の
検討を重ねた。その結果、ゲート電極を形成するための
タングステン膜の成膜後の内部応力を制御することによ
り上述の目的を達成出来ることが分った。
(Means for Solving the Problem) In order to achieve this objective, the inventor of this application has conducted various studies. As a result, it was found that the above objective can be achieved by controlling the internal stress after the formation of the tungsten film for forming the gate electrode.

従って、この発明によれば、ゲート電極にタングステン
膜を用いでいる半導体装置を製造するに当たり、 タングステン膜の成膜を、ゲート電極を形成するためタ
ングステン膜を成膜した後であって当該半導体装置の製
造に際する後工程での熱処理を受ける前の該タングステ
ン膜の内部応力が、引っ張り応力か或いは3 x 10
9dyne/cm2以下の圧縮応力となる条件で行なう
ことを特徴とする。
Therefore, according to the present invention, when manufacturing a semiconductor device using a tungsten film for a gate electrode, the tungsten film is deposited after the tungsten film is deposited to form the gate electrode. The internal stress of the tungsten film before undergoing heat treatment in the post-process during manufacturing is tensile stress or 3 x 10
It is characterized in that it is carried out under conditions that result in a compressive stress of 9 dyne/cm2 or less.

(作用) この発明の半導体装置の製造方法によれば、後述する実
験結果からも明らかなように、タングステン膜をゲート
電極としこのゲート電極を含んで構成されたMO84R
造に対しI 000℃程度の温度でのアニール処理を施
しても、実質的に問題となるようなMOS特性の劣化は
起こらない。
(Function) According to the method of manufacturing a semiconductor device of the present invention, as is clear from the experimental results described later, MO84R is formed using a tungsten film as a gate electrode and includes this gate electrode.
Even if the structure is annealed at a temperature of about 1,000° C., no substantial deterioration of the MOS characteristics will occur.

従って、例えばMOS型FET を製造する場合にその
製造工程中に1000℃程度の熱処理工程があったとし
でも、MOS型FETのMOS特性がこの熱処理により
劣化することはないので、設計通りのMOS型FETが
得られる。
Therefore, even if there is a heat treatment step of about 1000°C during the manufacturing process of a MOS type FET, for example, the MOS characteristics of the MOS type FET will not deteriorate due to this heat treatment, so the MOS type as designed FET is obtained.

(実施例) 以下、図面を参照してこの発明の半導体装置の製造方法
の実施例につき説明する。なお、この実施例は、タング
ステン膜を一方の電極(ゲート電極を想定)としたMO
S構造のキャパシタをタングステン膜の成膜条件を種々
に変えて以下に説明する手順で作製し、これに対し後述
する条件によるアニール処理を施した後固定電荷密度及
び界面準位密度をそれぞれ測定し、その結果からこの発
明の製造方法の効果を示したものである。
(Example) Hereinafter, an example of the method for manufacturing a semiconductor device of the present invention will be described with reference to the drawings. Note that this example is an MO using a tungsten film as one electrode (assumed to be a gate electrode).
S-structure capacitors were fabricated using the steps described below under various conditions for forming the tungsten film, and after annealing under the conditions described later, the fixed charge density and interface state density were measured. The results show the effects of the manufacturing method of the present invention.

パシ   制  の 先ず、実験に用いたMOS型のキャパシタの作製手順に
つき説明する。 MOS型のキャパシタは、1枚のシリ
コン基板に多数作つ込む。第1図(A)〜(E)は、そ
の説明に供する製造工程図であり、製造工程中の主な工
程におけるキャパシタの様子を、シリコン基板内の多数
のMO3型キャパシクのうちの2個に着目し断面図を以
って示したものである。しかしながら、これら図は、こ
の発明か理解出来る程度に概略的に示しであるにすぎず
、従って、各構成成分の寸法、形状、各構成成分間の寸
法比も概略的であり、この発明が図示例のみに限定され
るものではないことは理解されたい。
First, we will explain the manufacturing procedure of the MOS type capacitor used in the experiment. A large number of MOS capacitors are fabricated on a single silicon substrate. Figures 1 (A) to (E) are manufacturing process diagrams for explaining the process, and show the state of the capacitor in the main steps in the manufacturing process, with two of the many MO3 type capacitors in the silicon substrate. This is shown with a sectional view. However, these figures are only schematic illustrations to the extent that this invention can be understood, and therefore, the dimensions and shapes of each component and the dimensional ratios between each component are also schematic, and the present invention is illustrated only schematically. It is to be understood that the examples are not limited to illustrations only.

先ず、この実施例ではシリコン基板を12枚用意した。First, in this example, 12 silicon substrates were prepared.

そして、公知の技術により、それぞれのシリコン基板2
1に素子分離のためのフィルード酸化膜23を形成し、
ざらに熱酸化法により膜厚が800λ程度のゲート絶縁
膜用のシリコン酸化膜25(以下、ゲートシリコン酸化
膜と略称する。)18゜形成した(第1図(A))。
Then, each silicon substrate 2 is
A field oxide film 23 for element isolation is formed on 1,
A silicon oxide film 25 for a gate insulating film (hereinafter abbreviated as gate silicon oxide film) having a film thickness of about 800λ and a thickness of 18° was formed by a rough thermal oxidation method (FIG. 1(A)).

次に、固定電荷密度を求めることが出来るようにするた
め、ゲートシリコン酸化膜25が形成されたシリコン基
板21ヲフツ化水素酸にはしから浸漬してゆき、1枚の
シリコン基板内に膜厚の異なるゲートシリコン酸化膜2
5a、25bを形成した(第1図(A) ) 。
Next, in order to be able to determine the fixed charge density, the silicon substrate 21 on which the gate silicon oxide film 25 was formed was immersed in hydrofluoric acid, and the thickness of the film was reduced within one silicon substrate. Gate silicon oxide film 2 with different
5a and 25b were formed (Fig. 1(A)).

次に、これら12枚のシリコン基板を4枚づつ3つの群
に分ける。そして、各シリコン基板のゲートシリコン酸
化膜上に、スパッタ法によりそれぞれ3000人の膜厚
のタングステン膜27を、日Eパワーは各群共に2にW
(RFパワー窒度で4W/cm2)と共通にしアルゴン
ガス圧は各群毎で5゜12 、20mmTorrとそれ
ぞれ異ならせた成膜条件で、形成した(第1図(C))
Next, these 12 silicon substrates are divided into three groups of four each. Then, on the gate silicon oxide film of each silicon substrate, a tungsten film 27 with a thickness of 3,000 mm was formed by sputtering, and the power was set to 2 W for each group.
(RF power 4W/cm2 at nitrogen temperature) was the same, and the argon gas pressure was 5°12 and 20mmTorr for each group, respectively, forming the film under different conditions (Fig. 1 (C)).
.

次に、12枚のシリコン基板のタングステン膜27上に
、後に行なう高温熱処理の際にタングステン膜が酸化す
るのを防ぐために、低温(400℃)の常圧CVD法に
よつ膜厚が2000人程度のシリコン酸化膜29ヲそれ
ぞれ形成した(第1図(D) ) 。
Next, in order to prevent the tungsten film from oxidizing during the high-temperature heat treatment that will be performed later, a film thickness of 2,000 cm was deposited on the tungsten film 27 of the 12 silicon substrates using a low-temperature (400°C) atmospheric pressure CVD method. A silicon oxide film 29 of approximately 100 mL was formed (FIG. 1(D)).

次に、スパッタ時のアルゴンガス圧を5 mmTorr
とした群、72mmTorrシた群、20 mmTor
rとした群それぞれから1枚づつの試料を抜き取り4つ
の新たな群(以下、a、b、c及びd群と称する)に再
編成する。
Next, the argon gas pressure during sputtering was set to 5 mmTorr.
group, 72 mm Torr group, 20 mm Torr
One sample is extracted from each group designated as r and reorganized into four new groups (hereinafter referred to as groups a, b, c, and d).

次に、a群の3枚の試料に対しアニール炉を用い800
℃の温度でN2雰囲気中で30分周の熱処理を共に行な
った。また、5群の3枚の試料(こ対しアニール炉を用
い900″Cの温度でN2雰囲気中で30分間の熱処理
を共に行なった。また、0群の3枚の試料に対しアニー
ル炉を用い1000℃の温度でN24#囲気中で30分
間の熱処理を共に行なった。また、d群の3枚の試料に
対しては、熱処理は行なわずスパッタ法により成膜した
ままの状態(以下、as−depoと称することもある
。)とした。
Next, the three samples of group a were heated to 800
A heat treatment was performed for 30 cycles in a N2 atmosphere at a temperature of .degree. In addition, three samples from group 5 were heat-treated using an annealing furnace at a temperature of 900"C for 30 minutes in a N2 atmosphere. Three samples from group 0 were also heat-treated using an annealing furnace. Heat treatment was performed for 30 minutes in an N24# atmosphere at a temperature of 1000°C.In addition, the three samples of group d were left as they were formed by sputtering without being heat treated (hereinafter referred to as AS). - sometimes referred to as depo.)

次に、これら12枚の各試料のシリコン酸化膜29上に
ゲート電極をバターニングするためのレジストバタン(
図示せず)をそれぞれ形成し、その後、このレジストバ
タンをマスクとしシリコン酸化膜29及びタングステン
膜27の不要部分を各試料毎にそれぞれ除去して、タン
グステン膜で構成したゲート電極27a %有するMO
3型キャパシタ31ヲ形成した(第1図(E))。なお
、第1図(E)において、29aは、ゲート電極バター
ニング後の古    。・ μ  ・1 次に、上述のように作製したMO5型キャパシタを具え
る各試料を用い、以下に説明するような手順により固定
電荷密度N+を求めた。
Next, resist batting (
Then, using this resist baton as a mask, unnecessary portions of the silicon oxide film 29 and the tungsten film 27 are removed for each sample, and a gate electrode 27a% composed of the tungsten film is formed.
A type 3 capacitor 31 was formed (FIG. 1(E)). In addition, in FIG. 1(E), 29a is the old gate electrode after patterning.・μ ・1 Next, using each sample including the MO5 type capacitor produced as described above, the fixed charge density N+ was determined by the procedure described below.

先ず、タングステン膜から成るゲート電極27a上のシ
リコン酸化膜の残存部分29aを除去する。
First, the remaining portion 29a of the silicon oxide film on the gate electrode 27a made of a tungsten film is removed.

次に、各試料毎に、各試料上に形成された多数のMO3
型キャパシタのうちの複数の所定位置のキャパシタの、
ゲートシリコンコン酸化膜の膜厚(各キャパシタのゲー
トシリコン酸化膜は、第1図(B)の2個のキャパシタ
で例示したように互いに異なっている。)tと、そのキ
ャパシタのフラットバンド電圧VF[1とを公知の方法
で測定し、縦軸に’1/pa、横軸にtをとり各@モブ
ロットした直線(図示せず)の傾きから、固定電荷密度
N。
Next, for each sample, a large number of MO3 formed on each sample
of a plurality of predetermined position capacitors of type capacitors,
The film thickness of the gate silicon oxide film (the gate silicon oxide film of each capacitor is different from each other as illustrated in the two capacitors in FIG. 1(B)) t and the flat band voltage VF of that capacitor. [1] was measured by a known method, and the vertical axis was '1/pa, the horizontal axis was t, and the fixed charge density N was determined from the slope of each @moblotted straight line (not shown).

を求めた。I asked for

第2図は、このようにして求めた固定電荷密度N、の熱
処理温度依存性を示す特性曲線図であり、横軸に熱処理
温度をとり縦軸に固定電荷密度N p  (X 10”
cm−2) @とり、アルゴンガス圧が5mmTorr
で成膜したタングステン膜を有する試料のデータをO印
で、アルゴンガス圧が12 mmTorrで成膜したタ
ングステン膜を有する試料のデータをΔ印で、アルゴン
ガス圧が20 mmTorrで成膜したタングステン膜
を有する試料のデータを0印で、熱処理を行なわなかっ
た場合(as−depo)から熱処理温度毎にプロット
した特性曲線図である。第2図からも明らかなように、
各水準(アルゴンガス圧を異ならせた試料)共に、90
0℃の温度による熱処理まではその熱処理による固定電
荷密度N+の増加は起こっていない、ところが、熱処理
温度が1000℃になると、アルゴンガス圧を12 m
mTorrとした水準及び5mm丁orrとした水準で
固定電荷密度Nfの大きな増加が見られることが分る。
FIG. 2 is a characteristic curve diagram showing the dependence of the fixed charge density N, determined in this manner, on the heat treatment temperature, where the horizontal axis represents the heat treatment temperature and the vertical axis represents the fixed charge density N p (X 10"
cm-2) @, argon gas pressure is 5mmTorr
Data for a sample with a tungsten film formed at an argon gas pressure of 12 mmTorr is marked O, data for a sample with a tungsten film formed at an argon gas pressure of 12 mmTorr is marked Δ, and a tungsten film formed at an argon gas pressure of 20 mmTorr is indicated. FIG. 3 is a characteristic curve diagram plotting data of a sample having a temperature of 0 and a case where no heat treatment was performed (as-depo) for each heat treatment temperature. As is clear from Figure 2,
For each level (samples with different argon gas pressures), 90
Until the heat treatment at a temperature of 0°C, the fixed charge density N+ does not increase due to the heat treatment. However, when the heat treatment temperature reaches 1000°C, the argon gas pressure is increased to 12 m
It can be seen that there is a large increase in the fixed charge density Nf at the mTorr level and the 5 mm Torr level.

シ  −ン の  応 の また、上述のMOS型のキャパシタの試料の作製手順の
項では説明を省略したが、これらキャパシタの試料を作
製する際に同時に、スパック法により形成したタングス
テン膜の内部応力を測定するための試料を以下に説明す
るような手順で作製した。
In addition to the scene description, although the explanation was omitted in the section on the preparation procedure for the MOS type capacitor samples mentioned above, when preparing these capacitor samples, at the same time, the internal stress of the tungsten film formed by the sppack method was A sample for measurement was prepared according to the procedure described below.

先ず、MOS型のキャパシタの試料の作製に用いたと同
様な基板を9枚用意し、このシリコン基板にキャパシタ
の試料を作製した時と同様にしてゲートシリコン酸化膜
を形成した。
First, nine substrates similar to those used in the production of MOS type capacitor samples were prepared, and a gate silicon oxide film was formed on these silicon substrates in the same manner as in the production of the capacitor samples.

次に、これら9枚の試料を3枚づつ3つの群に分けた6
次いて、3つの群のうちの第1群の3枚のシリコン基板
については、上述のキャパシタの試料作製時におけるス
パッタ時のアルゴンガス圧% 5 mmTorrとした
試料群と共にスバ・ンタ装買にセットし、ゲートシリコ
ン酸化股上に3000人の膜厚のタングステン膜を形成
した。また、第2群の3枚のシリコン基板については、
上述のキャパシタの試料作製時におけるアルゴンガス圧
を12mmTorrとした試料群と共にスパッタ装置に
セットし、ゲートシリコン酸化膜上に3000人の膜厚
のタングステン膜を形成した。また、第3群の3枚のシ
リコン基板については、上述のキャノ\シタの試料作製
時にあけるアルゴンガス圧を20 mmTorrとした
試料群と共にスパッタ装置にセットし、ゲートシリコン
酸化股上に3000人の膜厚のタングステン膜を形成し
た。
Next, these nine samples were divided into three groups of three samples each.
Next, the three silicon substrates of the first group of the three groups were set in the Subaru Nta equipment along with the sample group in which the argon gas pressure during sputtering was set at 5 mmTorr during the capacitor sample preparation described above. Then, a tungsten film with a thickness of 3,000 wafers was formed on the gate silicon oxide layer. Regarding the three silicon substrates of the second group,
The argon gas pressure used in preparing the capacitor sample described above was set in a sputtering apparatus together with the sample group, and a tungsten film with a thickness of 3000 mm was formed on the gate silicon oxide film. In addition, the three silicon substrates of the third group were set in a sputtering apparatus together with the sample group in which the argon gas pressure was set to 20 mmTorr during the above-mentioned cano/shita sample preparation, and a film of 3,000 people was placed on the gate silicon oxide. A thick tungsten film was formed.

次に、タングステン膜を形成後で熱処理を施す前の各試
料のタングステン膜、即ちas−dopOのタングステ
ン膜の内部応力を求めるため、フラットネステスターを
用いて各試料の反りを測定し、これから内部応力を求め
た。そして、アルゴンガス圧t5. 12.20mmT
orrとした各群の内部応力の平均値及び最大値、最少
@をそれぞれ求めた。
Next, in order to determine the internal stress of the tungsten film of each sample before heat treatment after the tungsten film was formed, that is, the as-dopO tungsten film, the warpage of each sample was measured using a flatness tester, and the internal stress was measured using a flatness tester. The stress was calculated. Then, the argon gas pressure t5. 12.20mmT
The average value, maximum value, and minimum value of the internal stress of each group were determined as orr.

次に、各試料のタングステン膜上に、後に行なう熱処理
によりタングステン膜が酸化するのを防止するためシリ
コン酸化膜を、低温(400°C程度)の常圧CVD法
により形成した。
Next, a silicon oxide film was formed on the tungsten film of each sample by low-temperature (approximately 400° C.) atmospheric pressure CVD method in order to prevent the tungsten film from being oxidized by heat treatment to be performed later.

次に、アルゴンガス圧を5. 12.20mmTorr
とした各群から1枚づつのシリコン基板を抜き取り3つ
の群(α、β、7群と称する)に再編成した。その後、
α群についでは上記キャパシタの試料のa群と共にアニ
ール炉を用い800°Cの温度でN2雰囲気中で30分
間の熱処理を共に行なった。また、β群についてはキャ
パシタの試料のb群と共にアニール炉を用い900°C
の温度でN2雰囲気中で30分間の熱処理を共に行なっ
た。また、1群についではキャパシタの試料の0群と共
にアニール炉を用い]ObO℃の温度でN2雰囲気中で
30分間の熱処理を共に行なった。
Next, increase the argon gas pressure to 5. 12.20mm Torr
One silicon substrate was extracted from each group and reorganized into three groups (referred to as α, β, and 7 groups). after that,
Group α was heat-treated together with group a of the capacitor samples described above using an annealing furnace at a temperature of 800° C. in a N2 atmosphere for 30 minutes. In addition, for the β group, we used an annealing furnace with the capacitor sample B group at 900°C.
A heat treatment was performed for 30 minutes in a N2 atmosphere at a temperature of . Furthermore, the first group was heat-treated together with the capacitor sample No. 0 using an annealing furnace at a temperature of ObO 0 C in a N 2 atmosphere for 30 minutes.

次に、熱処理の終了した各試料のタングステン膜上のシ
リコン酸化膜をフッ化水素酸により除去し、次いで各タ
ングステン膜の内部応力を、aS−dopoのタングス
テン膜の内部応力を求めたと同様な方法で求めた。
Next, the silicon oxide film on the tungsten film of each sample after the heat treatment was removed using hydrofluoric acid, and then the internal stress of each tungsten film was determined using the same method used to determine the internal stress of the tungsten film of aS-dopo. I asked for it.

箇3図は、このようにしで求めた内部応力の熱処理温度
依存性を示す特性曲線図であり、横軸に熱処理温度をと
り縦軸に内部応力をとり、アルゴンガス圧が5 mmT
orrで成膜したタングステン膜を有する試料のデータ
をQ印で、アルゴンガス圧が12 mmTorrで成膜
したタングステン膜を有する試料のデータを△印で、ア
ルゴンガス圧が20mmTorrで成膜したタングステ
ン膜を有する試料のデータを0印で、熱処理を行なわな
かった場合(as−depo)から熱処理温度毎にプロ
ットした特゛1曲線図である。なお、as−depoの
試料において○、△及び口で示した値は、各水準の平均
値であり、−及びLは各水準での最大値及び最少値であ
る。
Figure 3 is a characteristic curve diagram showing the dependence of internal stress on heat treatment temperature determined in this way, with heat treatment temperature on the horizontal axis and internal stress on the vertical axis.
The data for the sample with a tungsten film formed at an argon gas pressure of 12 mmTorr is marked Q, and the data for the sample with a tungsten film formed at an argon gas pressure of 12 mmTorr is marked Δ.The tungsten film formed at an argon gas pressure of 20 mmTorr is FIG. 1 is a characteristic curve diagram in which the data of a sample having 0 is plotted for each heat treatment temperature from the case where no heat treatment was performed (as-depo). In addition, in the as-depo sample, the values indicated by ◯, △, and squares are the average values of each level, and - and L are the maximum and minimum values at each level.

第3図からも理解出来るように、スパッタ時のアルゴン
ガス圧を異ならせることによりas−deooのタング
ステン膜の内部応力は各水準で異なった値になる。デー
タで示せ4ば、アルゴンガス圧が5. 12.20mm
Torrの順に、タングステン膜の内部応力の平均値は
−14,3,−10゜5 、−3 、2 (X 1o9
dyne/cm2.いずれも圧縮応力)になる、しかし
、1000℃の温度による30分間の熱処理を終えると
、どの水準もタングステン膜の内部応力は、タングステ
ン及びシリコンのそれぞれの熱膨張係数差により決定さ
れる応力に等しくなる。ざらに、その時の、内部応力の
絶対値はas−deoo峙のものより小さくなっている
As can be understood from FIG. 3, by varying the argon gas pressure during sputtering, the internal stress of the as-deoo tungsten film becomes different at each level. If the data shows 4, the argon gas pressure is 5. 12.20mm
In the order of Torr, the average value of the internal stress of the tungsten film is -14, 3, -10°5, -3, 2 (X 1o9
dyne/cm2. However, after 30 minutes of heat treatment at a temperature of 1000°C, the internal stress of the tungsten film at any level is equal to the stress determined by the difference in the thermal expansion coefficients of tungsten and silicon. Become. Roughly speaking, the absolute value of the internal stress at that time is smaller than that in the as-deoo phase.

この現象は、従来技術の項で説明した文献にも記ffl
!されていることである。
This phenomenon is also described in the literature explained in the prior art section.
! This is what is being done.

1歴 次に、第2図及び第3図に示したデータを以下に説明す
るように整理し考察を行なった。
1 History Next, the data shown in FIGS. 2 and 3 were organized and considered as described below.

先ず、第4図に示すように、横軸に内部応力(圧縮応力
)をとり、縦軸に固定電荷密度N、をとり、アルゴンガ
ス圧を5,12.20 mmTorrと異ならせで形成
した内部応力測定用各試料のaS−depo時のものの
内部応力の平均値(第3図のas−depo−水準の−
14,5,−10,5,−3,2という値)に対し、ア
ルゴンガス圧!5. 12.20mmTorrとした各
キャパシタの試料の900 ’Cの熱処理後の固定電荷
密度と1000℃の熱処理後の固定電荷密度とをそれぞ
れプロットし、固定電荷2度の熱処理による変動の、a
s−depo時の内部応力依存性を考察した。
First, as shown in Figure 4, the internal stress (compressive stress) is plotted on the horizontal axis and the fixed charge density N is plotted on the vertical axis. The average value of the internal stress of each sample for stress measurement at the time of aS-depo (as-depo-level - in Figure 3)
14,5, -10,5, -3,2 values), argon gas pressure! 5. Plot the fixed charge density after heat treatment at 900'C and the fixed charge density after heat treatment at 1000°C of each capacitor sample at 12.20mmTorr, and calculate a of the variation due to the heat treatment of fixed charge twice.
The dependence on internal stress during s-depo was considered.

第4図から明らかなように、as−depo時の内部応
力が小さい程、900℃の熱処理をした後の固定電荷密
度、1000℃の熱処理をした後の固定電荷密度共に小
さな値を示すことが分る。
As is clear from Figure 4, the smaller the internal stress during as-depo, the smaller the fixed charge density after heat treatment at 900°C and the fixed charge density after heat treatment at 1000°C. I understand.

特に、as−depo時のタングステン膜の内部応力が
3 x IOgdyne/am2程度以下の圧縮応力で
ある場合は、1000℃の温度で30分Mの熱処理によ
っても固定電荷密度は実質的に変動しないことが分った
In particular, if the internal stress of the tungsten film during as-depo is a compressive stress of approximately 3 x IOgdyne/am2 or less, the fixed charge density will not substantially change even after heat treatment at a temperature of 1000°C for 30 minutes. I understand.

また、先に説明したMOS型のキャパシタ(第1図(E
)参照)を有する各試料のゲート酸化シリコン膜厚が2
00人となっているキャパシタを用い、公知のクワシス
タティ・ンクCv法(OuasiStatic CV法
)によりas−depoの試料の界面準位密度Dot、
各温度で熱処理を施した各試料の界面準位密度D1tを
それぞれ求めた。そして、このデータを、第4図と同様
なデータの整理方法の考え1こ従い、第5図1こ示すよ
うに縦軸に界面準位密度D+t(XIO目eV伺cm−
2)をとり横軸にas−depo時の内部応力をとりプ
ロットし、界面準位密度の熱処理による変動の、as−
depo峙の内部応力依存性を考察した。
In addition, the MOS type capacitor (Fig. 1 (E
)) The gate silicon oxide film thickness of each sample is 2.
The interface state density Dot of the as-depo sample was determined by the well-known OuasiStatic CV method using a capacitor of 0.00%.
The interface state density D1t of each sample heat-treated at each temperature was determined. Then, using this data as shown in Figure 4, we plot the interface state density D+t (XIOth eV cm-) on the vertical axis as shown in Figure 5.
2), plot the internal stress during as-depo on the horizontal axis, and calculate the as-
We considered the dependence of depo stress on internal stress.

第5図から明らかなように、as−depo峙の内部応
力が小ざい程、900 ’Cの熱処理をした後の界面準
位密度、1000℃の熱処理をした後の界面準位密度共
に小さな値を示すことが分る。
As is clear from Fig. 5, the smaller the as-depo internal stress, the smaller the interface state density after heat treatment at 900'C and the interface state density after heat treatment at 1000°C. It can be seen that this shows that

特に、as−depo時のタングステン膜の内部応力が
3 X 109dyne/cm2程度以下の圧縮応力で
ある場合は、1000″Cの温度で30分Mの熱処理に
よっても界面準位密度は実質的に変動しないことが分っ
た。
In particular, if the internal stress of the tungsten film during as-depo is a compressive stress of about 3 x 109 dyne/cm2 or less, the interface state density will substantially change even after heat treatment at 1000"C for 30 minutes. I found out that it doesn't.

従って、ゲート電極にタングステン膜を用いた半導体装
Mを形成する際のゲート電極形成のためのタングステン
膜の形成に当たっては、当該膜の成膜後で熱処理前の内
部応力が引張応力か或いは3 X IO’dyne/c
m2以下の圧縮応力となるような成膜条件で、タングス
テン膜を形成すると、1000°Cというような高温の
熱処理を行なっても固定電荷密度、界面準位密度の増加
が実質的に起こらなくすることが出来ることが分る。
Therefore, when forming a tungsten film for forming a gate electrode when forming a semiconductor device M using a tungsten film for the gate electrode, the internal stress after the film is formed and before heat treatment is tensile stress or 3X. IO'dyne/c
If a tungsten film is formed under film formation conditions that result in a compressive stress of m2 or less, an increase in fixed charge density and interface state density will not substantially occur even if heat treatment is performed at a high temperature of 1000°C. I know that it is possible.

以上がこの発明の実施例であるが、この発明(よ上述の
実施例にのみ限られるものではない。
Although the embodiments of this invention have been described above, this invention is not limited to the above-mentioned embodiments.

上述の実施例では、ゲート電極形成のためのタングステ
ン膜をスパッタ法により形成する場合につき説明してい
る。しかし、タングステン膜ヲcVD法或いはEB蒸着
法で形成する場合でも、成膜後であって半導体装置製造
に際する熱処理前の当該膜の内部応力が引張応力が或い
は3 X 109dyne/cm2以下の圧縮応力とな
る成膜条件で当該膜を形成するのが良いと考えられる。
In the embodiments described above, a case has been described in which a tungsten film for forming a gate electrode is formed by sputtering. However, even when a tungsten film is formed by CVD or EB evaporation, the internal stress of the film after film formation and before heat treatment during semiconductor device manufacturing is tensile stress or compressive stress of 3 x 109 dyne/cm2 or less. It is considered that it is better to form the film under film formation conditions that cause stress.

(発明の効果) 上述した説明から明らかなように、この発明の半導体装
置の製造方法によれば、ゲート電極にタングステンを用
いた半導体装置を製造するに当たり、タングステン膜を
成膜した後であって当該半導体装置の製造に際する後工
程での熱処理を受ける前の該タングステン膜の内部応力
が、引っ張り応力か或いは3 x 10 gdyne/
cm2以下の圧縮応力となる条件で当該タングステン膜
の成膜を行なう。このようにすると、このタングステン
膜をゲート電極としこのゲート電極を含んで構成された
MO3構造に対し1000℃程度の温度でのアニール処
理を施しても、固定電荷密度の増加、界面準位密度の増
加といったMO3特性の変動が起こらない。
(Effects of the Invention) As is clear from the above description, according to the method for manufacturing a semiconductor device of the present invention, in manufacturing a semiconductor device using tungsten for the gate electrode, the method is performed after forming a tungsten film. The internal stress of the tungsten film before undergoing heat treatment in the post-process during the manufacture of the semiconductor device is tensile stress or 3 x 10 gdyne/
The tungsten film is formed under conditions that result in a compressive stress of cm2 or less. In this way, even if an MO3 structure including this tungsten film is used as a gate electrode is annealed at a temperature of about 1000°C, the fixed charge density will increase and the interface state density will decrease. Changes in MO3 characteristics such as increase do not occur.

これがため、例えばゲート電極にタングステンを用いた
MOS型FETを有する半導体装置の熱による特性劣化
のうちのゲート電極を構成するタングステン膜に起因す
る劣化を低減出来る半導体装置の製造方法を提供するこ
とが出来る。
Therefore, it is desirable to provide a method for manufacturing a semiconductor device that can reduce the deterioration caused by the tungsten film constituting the gate electrode among the deterioration of characteristics due to heat of a semiconductor device having a MOS FET using tungsten for the gate electrode, for example. I can do it.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)〜(E)は、この発明の説明に供する図で
あり、実験に用いたMOS型のキャパシタの製造手順を
示した図、 第2図は、固定電荷密度の熱処理温度依存性を示す図、 第3図は、内部応力の熱処理温度依存性を示す図、 第4図は、固定電荷密度の熱処理による変動のas−d
epo時の内部応力依存性を示す図、第5図は、界面準
位密度の熱処理による変動のas−depo時の内部応
力依存性を示す図、第6図(A)〜(C)は、従来技術
の説明に供する図であり、タングステン膜をゲート電極
としたMOS型FETの製造方法の説明に供する工程図
、第7図は、スパッタタングステン膜の内部応力のアル
ゴンガス圧依存性を示す図である。 21・・・シリコン基板、  23・・・フィールド酸
化膜25・・・ゲートシリコン酸化膜 25a、25b・・・膜厚の異なるゲートシリコン酸化
膜27・・・タングステン膜 27a・・・タングステン膜で構成したゲート電極29
・・・シリコン酸化膜、 29a・・・シリコン酸化膜の残存部 31・・・MOS型のキャパシタ。 特許出願人   沖電気工業株式会社 29:シリコン酸化膜 25a、 25b・膜厚の異なるゲートシリコン酸化膜
27:タングステン膜 この発明の説明に供する図 第1図 この発明の説明に供する図 笥1図 (熱処理なし) 熱処理温度(℃) 固定電荷と度の熱処理温度依存性を示す口内部応力の熱
処理温度依存性を示す7 第3図 as−depoのタングステン膜の内部応力(圧縮応力
)  (x 10’ dyne/cm2)固定電?tf
fi度の熱処理による変動のas−depo時の内部応
力依存1第4図 as−depoのタングステン膜の内部応力(圧縮応力
)  (XIO” dyne/cm2)界面準位と度の
熱処理による変動のas−depo時の内部応力依存性
第5図 従来技術の説明に供する図 アルゴンガス圧(Pa) スパッタタングステン膜の内部応力のアルゴンガス圧依
存性を示す口筒7 図
Figures 1 (A) to (E) are diagrams used to explain the present invention, and are diagrams showing the manufacturing procedure of the MOS type capacitor used in the experiment. Figure 2 is a diagram showing the dependence of fixed charge density on heat treatment temperature. Figure 3 is a diagram showing the dependence of internal stress on heat treatment temperature. Figure 4 is a diagram showing the as-d variation of fixed charge density due to heat treatment.
FIG. 5 is a diagram showing the internal stress dependence during epo, and FIG. 5 is a diagram showing the dependence of the variation of interface state density due to heat treatment on internal stress during as-depo, and FIGS. 6 (A) to (C) are: 7 is a diagram illustrating the argon gas pressure dependence of the internal stress of the sputtered tungsten film; FIG. It is. 21...Silicon substrate, 23...Field oxide film 25...Gate silicon oxide films 25a, 25b...Gate silicon oxide film 27...Tungsten film 27a...Tungsten film with different film thicknesses gate electrode 29
...Silicon oxide film, 29a...Remaining portion of silicon oxide film 31...MOS type capacitor. Patent applicant Oki Electric Industry Co., Ltd. 29: Silicon oxide films 25a, 25b, gate silicon oxide film 27 with different film thicknesses: Tungsten film Figure 1 for explaining this invention Figure 1 for explaining this invention ( (No heat treatment) Heat treatment temperature (℃) Shows the heat treatment temperature dependence of fixed charge and degree.7 Shows the heat treatment temperature dependence of internal stress. dyne/cm2) Fixed voltage? tf
As-depo internal stress dependence of variation due to heat treatment in fi degree 1 Fig. 4 Internal stress (compressive stress) of as-depo tungsten film (XIO” dyne/cm2) - Dependency on internal stress during deposition Figure 5 Diagram used to explain the prior art Argon gas pressure (Pa) Figure 7 showing the dependence of internal stress on sputtered tungsten film on argon gas pressure

Claims (1)

【特許請求の範囲】[Claims] (1)ゲート電極にタングステン膜を用いている半導体
装置を製造するに当たり、 タングステン膜の成膜を、ゲート電極を形成するためタ
ングステン膜を成膜した後であって当該半導体装置の製
造に際する後工程での熱処理を受ける前の該タングステ
ン膜の内部応力が、引っ張り応力か或いは3×10^9
dyne/cm^2以下の圧縮応力となる条件で行なう
ことを特徴とする半導体装置の製造方法。
(1) When manufacturing a semiconductor device that uses a tungsten film for the gate electrode, the tungsten film is formed after the tungsten film is formed to form the gate electrode and during the manufacturing of the semiconductor device. The internal stress of the tungsten film before undergoing heat treatment in the post-process is tensile stress or 3×10^9
A method for manufacturing a semiconductor device, characterized in that the manufacturing method is carried out under conditions that result in a compressive stress of dyne/cm^2 or less.
JP4822889A 1989-02-28 1989-02-28 Manufacture of semiconductor device Pending JPH02228032A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4822889A JPH02228032A (en) 1989-02-28 1989-02-28 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4822889A JPH02228032A (en) 1989-02-28 1989-02-28 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02228032A true JPH02228032A (en) 1990-09-11

Family

ID=12797574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4822889A Pending JPH02228032A (en) 1989-02-28 1989-02-28 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02228032A (en)

Similar Documents

Publication Publication Date Title
JP3092659B2 (en) Thin film capacitor and method of manufacturing the same
JP2001077111A (en) Transistor structure of aluminum doped zirconium dielectric film and method of depositing the same
JP2000208744A (en) Method for manufacturing an integrated circuit capacitor using a tantalum pentoxide layer
JP2005167249A (en) Method of forming silicide film excellent in thermal stability, semiconductor device and semiconductor memory device including silicide film formed by the method, and manufacturing method of these devices
JP3142457B2 (en) Method of manufacturing ferroelectric thin film capacitor
JPH08116057A (en) Method for manufacturing TiN gate electrode of semiconductor device
JPH0464226A (en) Electronic device having metallic fluoride film
JPH02228032A (en) Manufacture of semiconductor device
JP3242732B2 (en) Capacitor
EP0100454B1 (en) Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device
JPS609160A (en) Semiconductor device and manufacture thereof
Liu et al. Electrical properties of sputter deposited SrTiO3 gate dielectrics
JPH06260644A (en) Manufacture of semiconductor device
JPH02228034A (en) Semiconductor device and manufacture thereof
KR100264029B1 (en) Method of fabricating semiconductor device having titanium silicide film
JP2834344B2 (en) Method for manufacturing insulating film of semiconductor device
JP2006148046A (en) Manufacturing method of semiconductor device
JPH07161996A (en) Insulated gate type field effect semiconductor device and manufacturing method thereof
KR100511899B1 (en) method of forming gate for semiconductor device
JPS6132477A (en) Manufacture of semiconductor device
JPS60229372A (en) Mis type semiconductor device and manufacture thereof
JPH0917781A (en) Method for forming BPSG film
JP3499769B2 (en) Method of forming oxide film, capacitor
KR20000040109A (en) Method of manufacturing semiconductor device
JPS61135156A (en) Semiconductor device and its manufacturing method