JPH02228032A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、ゲート電極をタングステン膜で構成した半
導体装置の製造方法に関するもので、特に、当該半導体
装置の製造中に加えられる熱による当該半導体装置の特
性劣化のうちの、タングステン膜に起因する特性劣化を
低減出来る、半導体装置の製造方法に闇するものである
。

（従来の技術） ゲート電極を有する半導体装置としては、例えば、半導
体メモリやマイクロプロセッサ等のＬＳＩを構築するう
えの重要なデバイスとして知られる、ＭＯＳ　（Ｍｅｔ
ａｌ　０ｘｉｄｅ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）型Ｆ
ＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏ
ｒ）がある。

このような閘Ｏ８型ＦＥＴのゲート電極材料としでは、
一般には、多結晶シリコン（以下、ポリシリコンと称す
る。）が用いられていた。その理由は、ポリシリコンが
、良好な被エツチング性、良好な酸化特性、化学的安定
性、優れたステップカバレージ牲（下地段差にかかわら
ず均一な膜厚で被〒する性質）を具えているからであっ
た。

しかし、Ｌｌｌの高集積化、高速化が進むにつれ、ゲー
ト電極を含む配線の抵抗に起因する信号遅延時間の増加
が、問題になっている。そこで、最近では、ゲート電極
材料にポリシリコンの代わりに高融点金属とシリコンと
の合金（シリサイド）及びポリシリコンが用いられ、ま
たゲート電極の構造は、シリサイド／ポリシリコンの２
層構造とされている。しかし、今後、ＬＳＩの高集積化
がさらに進むと、上述の構成では要求を満足出来なくな
るので、より低抵抗なゲート電極材料が必要になる。

このような要求を満たすゲート電極材料としてタングス
テンが考えられる。第６図（Ａ）〜（Ｃ）は、ゲート電
極にタングステンを用いたＭＯＳ型ＦＥＴの、ゲート電
極形成工程を断面図を以って概略的に示した工程図であ
る。

先ず、シリコン基板１１に素子分離のためのフィールド
酸化１１１３が公知の方法により形成され、次いで、こ
のシリコン基板１１に例えば熱酸化法により膜厚が例え
ば１５０人程度のゲート絶縁膜用のシリコン酸化膜１５
（以下、ゲートシリコン酸化膜１５と称する。）が形成
される（第６図（Ａ）　）。

次に、スパッタ法、ＣｖＤ法或いはＥＢ（エレクトロン
ヒーム）蒸着法等の好適な方法により、ゲートシリコン
酸化膜１５上に膜厚が例えば３０００λ程度のＷ（タン
グステン）膜１７が形成される（第６図（Ｂ））　。

次に、このタングステン膜１７上にこのタングステン膜
をゲート電極形状にバターニングするためのマスクにな
るレジストバタン（図示せず）が形成され、このレジス
トバタンをマスクとしタングステン膜１７の不用部分が
エツチングされ、ゲート電極１７ａが形成される（第６
図（Ｃ））、その後、ソース領域、トレイン領域等の形
成がなされＭＯＳ型ＦＥＴが形成される。しかし、ここ
ではソース領域等の形成手順の説明は省略する。

ところで、スパッタ法によりタングステン膜を形成した
場合、文献（アイイーイーイー　トランザクションズ　
オン　エレクトロン　デバイセズ（ＩＥＥＥ　　ＴＲＡ
ＮＳＡＣＴＴＯＮＳ　　ＯＮ　　ＥＬＥＣＴＲＯＮ　　
ＤＥＶＩＣＥＳ）１刀（３）　（１９８７，３）　ｐｐ
、６０７〜６１３）に開示されているように、成膜後の
タングステン膜の内部応力は、スパッタ時のＡｒ（アル
ゴン）ガス圧により変化する。第７図は、その様子を示
した図であり、上述の文献から引用した図であり、タン
グステン膜の内部応力のアルゴンガス圧依存′ｌ′ｌ：
ヲ示した特性曲線図である。

ざらに、上述の文献によれば、ＭＯＳ型ＦＥＴのゲート
電極をタングステン膜で構成した場合、このタングステ
ン膜の内部応力の大きさは、界面準位の形成に関係し、
ホットキャリアによる９１の劣化に関係すると云う。

従って、これを回避するため、上述の文献には、ＭＯＳ
型ＦＥＴの作製に当たり、タングステン膜を成膜した後
（腑６図（８）の状態）（こ、このタングステン膜に対
し９００〜１１００℃の温度で熱処理（以下、アニール
と称することもある）を行なう方法が提案されでいる。

このアニールによりタングステン膜の内部応力は減少し
４　ｘ　ＩＱ’　ｄｙｎｅ／ｃｍ２程度の引張応力にな
ることが示されている。また、このようなアニールを行
なったタングステンＳをバターニングしゲート電極とし
たＭＯＳ型ＦＥＴでは、９．の劣化等は起こらないと云
う。

また、この文献によればタングステン膜は、その成膜後
であってアニール前の内部応力が１．５ｘ１０　”　ｄ
ｙｎｅ／ｃｍ２程度の圧縮応力を示すもので良いとされ
ている。その理由は、当初から低応力のタングステン膜
を成膜するためには比較的高いアルゴンガス圧にしなけ
ればならずこのような条件で形成されたタングステン膜
は多量の酸素が混入しエツチング形状が悪化するという
欠点が出るから、これを回避するためである。タングス
テン膜を成膜後の内部応力が高い（圧縮応力が高い）も
のとしても、上記文献の方法によればアニールにより内
部応力の低減が図れるので問題とならない訳である。

（発明が解決しようとする課題） しかしながら、この出願１こ係る発明者の詳細な実験に
よれば、スパッタ法１こより形成したタングステン膜で
あって成膜後でアニール前に高い圧縮応力を有しでいる
タングステン膜の場合、これをゲート電極とし閘Ｏ３構
造のキャパシタを構成しこのキャパシタｖ＋ｏｏｏ℃程
度の温度でアニールすると、固定電荷士度及び界面準位
密度が患部に増加しでしまうという問題点、即ちＭＯ５
特性が劣化するという問題点があった（この実験結果に
ついては、第２図、第４図及び第５図を用いて後に説明
する。）、従って、実際のＭＯＳ型ＦＥＴの製造におい
ては、その製造工程中の種々のアニールによつＭＯＳ特
性が劣化（変動）することになるので、所望の特性のＭ
ＯＳ型ＦＥＴを製造するうえで問題になる。

この発明はこのような点に鑑みなされたものであり、従
ってこの発明の目的は、上述した問題点を解決し、当該
半導体装置の特性劣化のうちのゲート電極を構成するタ
ングステン膜に起因する劣化を低減出来る半導体装置の
製造方法を提供することにある。

（課題を解決するための手段） この目的の達成を図るため、この出願の発明者は種々の
検討を重ねた。その結果、ゲート電極を形成するための
タングステン膜の成膜後の内部応力を制御することによ
り上述の目的を達成出来ることが分った。

従って、この発明によれば、ゲート電極にタングステン
膜を用いでいる半導体装置を製造するに当たり、 タングステン膜の成膜を、ゲート電極を形成するためタ
ングステン膜を成膜した後であって当該半導体装置の製
造に際する後工程での熱処理を受ける前の該タングステ
ン膜の内部応力が、引っ張り応力か或いは３　ｘ　１０
９ｄｙｎｅ／ｃｍ２以下の圧縮応力となる条件で行なう
ことを特徴とする。

（作用） この発明の半導体装置の製造方法によれば、後述する実
験結果からも明らかなように、タングステン膜をゲート
電極としこのゲート電極を含んで構成されたＭＯ８４Ｒ
造に対しＩ　０００℃程度の温度でのアニール処理を施
しても、実質的に問題となるようなＭＯＳ特性の劣化は
起こらない。

従って、例えばＭＯＳ型ＦＥＴ　を製造する場合にその
製造工程中に１０００℃程度の熱処理工程があったとし
でも、ＭＯＳ型ＦＥＴのＭＯＳ特性がこの熱処理により
劣化することはないので、設計通りのＭＯＳ型ＦＥＴが
得られる。

（実施例） 以下、図面を参照してこの発明の半導体装置の製造方法
の実施例につき説明する。なお、この実施例は、タング
ステン膜を一方の電極（ゲート電極を想定）としたＭＯ
Ｓ構造のキャパシタをタングステン膜の成膜条件を種々
に変えて以下に説明する手順で作製し、これに対し後述
する条件によるアニール処理を施した後固定電荷密度及
び界面準位密度をそれぞれ測定し、その結果からこの発
明の製造方法の効果を示したものである。

パシ　　　制　　の 先ず、実験に用いたＭＯＳ型のキャパシタの作製手順に
つき説明する。　ＭＯＳ型のキャパシタは、１枚のシリ
コン基板に多数作つ込む。第１図（Ａ）〜（Ｅ）は、そ
の説明に供する製造工程図であり、製造工程中の主な工
程におけるキャパシタの様子を、シリコン基板内の多数
のＭＯ３型キャパシクのうちの２個に着目し断面図を以
って示したものである。しかしながら、これら図は、こ
の発明か理解出来る程度に概略的に示しであるにすぎず
、従って、各構成成分の寸法、形状、各構成成分間の寸
法比も概略的であり、この発明が図示例のみに限定され
るものではないことは理解されたい。

先ず、この実施例ではシリコン基板を１２枚用意した。

そして、公知の技術により、それぞれのシリコン基板２
１に素子分離のためのフィルード酸化膜２３を形成し、
ざらに熱酸化法により膜厚が８００λ程度のゲート絶縁
膜用のシリコン酸化膜２５（以下、ゲートシリコン酸化
膜と略称する。）１８゜形成した（第１図（Ａ））。

次に、固定電荷密度を求めることが出来るようにするた
め、ゲートシリコン酸化膜２５が形成されたシリコン基
板２１ヲフツ化水素酸にはしから浸漬してゆき、１枚の
シリコン基板内に膜厚の異なるゲートシリコン酸化膜２
５ａ、２５ｂを形成した（第１図（Ａ）　）　。

次に、これら１２枚のシリコン基板を４枚づつ３つの群
に分ける。そして、各シリコン基板のゲートシリコン酸
化膜上に、スパッタ法によりそれぞれ３０００人の膜厚
のタングステン膜２７を、日Ｅパワーは各群共に２にＷ
（ＲＦパワー窒度で４Ｗ／ｃｍ２）と共通にしアルゴン
ガス圧は各群毎で５゜１２　、２０ｍｍＴｏｒｒとそれ
ぞれ異ならせた成膜条件で、形成した（第１図（Ｃ））
。

次に、１２枚のシリコン基板のタングステン膜２７上に
、後に行なう高温熱処理の際にタングステン膜が酸化す
るのを防ぐために、低温（４００℃）の常圧ＣＶＤ法に
よつ膜厚が２０００人程度のシリコン酸化膜２９ヲそれ
ぞれ形成した（第１図（Ｄ）　）　。

次に、スパッタ時のアルゴンガス圧を５　ｍｍＴｏｒｒ
とした群、７２ｍｍＴｏｒｒシた群、２０　ｍｍＴｏｒ
ｒとした群それぞれから１枚づつの試料を抜き取り４つ
の新たな群（以下、ａ、ｂ、ｃ及びｄ群と称する）に再
編成する。

次に、ａ群の３枚の試料に対しアニール炉を用い８００
℃の温度でＮ２雰囲気中で３０分周の熱処理を共に行な
った。また、５群の３枚の試料（こ対しアニール炉を用
い９００″Ｃの温度でＮ２雰囲気中で３０分間の熱処理
を共に行なった。また、０群の３枚の試料に対しアニー
ル炉を用い１０００℃の温度でＮ２４＃囲気中で３０分
間の熱処理を共に行なった。また、ｄ群の３枚の試料に
対しては、熱処理は行なわずスパッタ法により成膜した
ままの状態（以下、ａｓ−ｄｅｐｏと称することもある
。）とした。

次に、これら１２枚の各試料のシリコン酸化膜２９上に
ゲート電極をバターニングするためのレジストバタン（
図示せず）をそれぞれ形成し、その後、このレジストバ
タンをマスクとしシリコン酸化膜２９及びタングステン
膜２７の不要部分を各試料毎にそれぞれ除去して、タン
グステン膜で構成したゲート電極２７ａ　％有するＭＯ
３型キャパシタ３１ヲ形成した（第１図（Ｅ））。なお
、第１図（Ｅ）において、２９ａは、ゲート電極バター
ニング後の古　　　　。・　μ　　・１ 次に、上述のように作製したＭＯ５型キャパシタを具え
る各試料を用い、以下に説明するような手順により固定
電荷密度Ｎ＋を求めた。

先ず、タングステン膜から成るゲート電極２７ａ上のシ
リコン酸化膜の残存部分２９ａを除去する。

次に、各試料毎に、各試料上に形成された多数のＭＯ３
型キャパシタのうちの複数の所定位置のキャパシタの、
ゲートシリコンコン酸化膜の膜厚（各キャパシタのゲー
トシリコン酸化膜は、第１図（Ｂ）の２個のキャパシタ
で例示したように互いに異なっている。）ｔと、そのキ
ャパシタのフラットバンド電圧ＶＦ［１とを公知の方法
で測定し、縦軸に’１／ｐａ、横軸にｔをとり各＠モブ
ロットした直線（図示せず）の傾きから、固定電荷密度
Ｎ。

を求めた。

第２図は、このようにして求めた固定電荷密度Ｎ、の熱
処理温度依存性を示す特性曲線図であり、横軸に熱処理
温度をとり縦軸に固定電荷密度Ｎ　ｐ　　（Ｘ　１０”
ｃｍ−２）　＠とり、アルゴンガス圧が５ｍｍＴｏｒｒ
で成膜したタングステン膜を有する試料のデータをＯ印
で、アルゴンガス圧が１２　ｍｍＴｏｒｒで成膜したタ
ングステン膜を有する試料のデータをΔ印で、アルゴン
ガス圧が２０　ｍｍＴｏｒｒで成膜したタングステン膜
を有する試料のデータを０印で、熱処理を行なわなかっ
た場合（ａｓ−ｄｅｐｏ）から熱処理温度毎にプロット
した特性曲線図である。第２図からも明らかなように、
各水準（アルゴンガス圧を異ならせた試料）共に、９０
０℃の温度による熱処理まではその熱処理による固定電
荷密度Ｎ＋の増加は起こっていない、ところが、熱処理
温度が１０００℃になると、アルゴンガス圧を１２　ｍ
ｍＴｏｒｒとした水準及び５ｍｍ丁ｏｒｒとした水準で
固定電荷密度Ｎｆの大きな増加が見られることが分る。

シ　　−ン　の　　応　の また、上述のＭＯＳ型のキャパシタの試料の作製手順の
項では説明を省略したが、これらキャパシタの試料を作
製する際に同時に、スパック法により形成したタングス
テン膜の内部応力を測定するための試料を以下に説明す
るような手順で作製した。

先ず、ＭＯＳ型のキャパシタの試料の作製に用いたと同
様な基板を９枚用意し、このシリコン基板にキャパシタ
の試料を作製した時と同様にしてゲートシリコン酸化膜
を形成した。

次に、これら９枚の試料を３枚づつ３つの群に分けた６
次いて、３つの群のうちの第１群の３枚のシリコン基板
については、上述のキャパシタの試料作製時におけるス
パッタ時のアルゴンガス圧％　５　ｍｍＴｏｒｒとした
試料群と共にスバ・ンタ装買にセットし、ゲートシリコ
ン酸化股上に３０００人の膜厚のタングステン膜を形成
した。また、第２群の３枚のシリコン基板については、
上述のキャパシタの試料作製時におけるアルゴンガス圧
を１２ｍｍＴｏｒｒとした試料群と共にスパッタ装置に
セットし、ゲートシリコン酸化膜上に３０００人の膜厚
のタングステン膜を形成した。また、第３群の３枚のシ
リコン基板については、上述のキャノ＼シタの試料作製
時にあけるアルゴンガス圧を２０　ｍｍＴｏｒｒとした
試料群と共にスパッタ装置にセットし、ゲートシリコン
酸化股上に３０００人の膜厚のタングステン膜を形成し
た。

次に、タングステン膜を形成後で熱処理を施す前の各試
料のタングステン膜、即ちａｓ−ｄｏｐＯのタングステ
ン膜の内部応力を求めるため、フラットネステスターを
用いて各試料の反りを測定し、これから内部応力を求め
た。そして、アルゴンガス圧ｔ５．　１２．２０ｍｍＴ
ｏｒｒとした各群の内部応力の平均値及び最大値、最少
＠をそれぞれ求めた。

次に、各試料のタングステン膜上に、後に行なう熱処理
によりタングステン膜が酸化するのを防止するためシリ
コン酸化膜を、低温（４００°Ｃ程度）の常圧ＣＶＤ法
により形成した。

次に、アルゴンガス圧を５．　１２．２０ｍｍＴｏｒｒ
とした各群から１枚づつのシリコン基板を抜き取り３つ
の群（α、β、７群と称する）に再編成した。その後、
α群についでは上記キャパシタの試料のａ群と共にアニ
ール炉を用い８００°Ｃの温度でＮ２雰囲気中で３０分
間の熱処理を共に行なった。また、β群についてはキャ
パシタの試料のｂ群と共にアニール炉を用い９００°Ｃ
の温度でＮ２雰囲気中で３０分間の熱処理を共に行なっ
た。また、１群についではキャパシタの試料の０群と共
にアニール炉を用い］ＯｂＯ℃の温度でＮ２雰囲気中で
３０分間の熱処理を共に行なった。

次に、熱処理の終了した各試料のタングステン膜上のシ
リコン酸化膜をフッ化水素酸により除去し、次いで各タ
ングステン膜の内部応力を、ａＳ−ｄｏｐｏのタングス
テン膜の内部応力を求めたと同様な方法で求めた。

箇３図は、このようにしで求めた内部応力の熱処理温度
依存性を示す特性曲線図であり、横軸に熱処理温度をと
り縦軸に内部応力をとり、アルゴンガス圧が５　ｍｍＴ
ｏｒｒで成膜したタングステン膜を有する試料のデータ
をＱ印で、アルゴンガス圧が１２　ｍｍＴｏｒｒで成膜
したタングステン膜を有する試料のデータを△印で、ア
ルゴンガス圧が２０ｍｍＴｏｒｒで成膜したタングステ
ン膜を有する試料のデータを０印で、熱処理を行なわな
かった場合（ａｓ−ｄｅｐｏ）から熱処理温度毎にプロ
ットした特゛１曲線図である。なお、ａｓ−ｄｅｐｏの
試料において○、△及び口で示した値は、各水準の平均
値であり、−及びＬは各水準での最大値及び最少値であ
る。

第３図からも理解出来るように、スパッタ時のアルゴン
ガス圧を異ならせることによりａｓ−ｄｅｏｏのタング
ステン膜の内部応力は各水準で異なった値になる。デー
タで示せ４ば、アルゴンガス圧が５．　１２．２０ｍｍ
Ｔｏｒｒの順に、タングステン膜の内部応力の平均値は
−１４，３，−１０゜５　、−３　、２　（Ｘ　１ｏ９
ｄｙｎｅ／ｃｍ２．いずれも圧縮応力）になる、しかし
、１０００℃の温度による３０分間の熱処理を終えると
、どの水準もタングステン膜の内部応力は、タングステ
ン及びシリコンのそれぞれの熱膨張係数差により決定さ
れる応力に等しくなる。ざらに、その時の、内部応力の
絶対値はａｓ−ｄｅｏｏ峙のものより小さくなっている
。

この現象は、従来技術の項で説明した文献にも記ｆｆｌ
！されていることである。

１歴 次に、第２図及び第３図に示したデータを以下に説明す
るように整理し考察を行なった。

先ず、第４図に示すように、横軸に内部応力（圧縮応力
）をとり、縦軸に固定電荷密度Ｎ、をとり、アルゴンガ
ス圧を５，１２．２０　ｍｍＴｏｒｒと異ならせで形成
した内部応力測定用各試料のａＳ−ｄｅｐｏ時のものの
内部応力の平均値（第３図のａｓ−ｄｅｐｏ−水準の−
１４，５，−１０，５，−３，２という値）に対し、ア
ルゴンガス圧！５．　１２．２０ｍｍＴｏｒｒとした各
キャパシタの試料の９００　’Ｃの熱処理後の固定電荷
密度と１０００℃の熱処理後の固定電荷密度とをそれぞ
れプロットし、固定電荷２度の熱処理による変動の、ａ
ｓ−ｄｅｐｏ時の内部応力依存性を考察した。

第４図から明らかなように、ａｓ−ｄｅｐｏ時の内部応
力が小さい程、９００℃の熱処理をした後の固定電荷密
度、１０００℃の熱処理をした後の固定電荷密度共に小
さな値を示すことが分る。

特に、ａｓ−ｄｅｐｏ時のタングステン膜の内部応力が
３　ｘ　ＩＯｇｄｙｎｅ／ａｍ２程度以下の圧縮応力で
ある場合は、１０００℃の温度で３０分Ｍの熱処理によ
っても固定電荷密度は実質的に変動しないことが分った
。

また、先に説明したＭＯＳ型のキャパシタ（第１図（Ｅ
）参照）を有する各試料のゲート酸化シリコン膜厚が２
００人となっているキャパシタを用い、公知のクワシス
タティ・ンクＣｖ法（ＯｕａｓｉＳｔａｔｉｃ　ＣＶ法
）によりａｓ−ｄｅｐｏの試料の界面準位密度Ｄｏｔ、
各温度で熱処理を施した各試料の界面準位密度Ｄ１ｔを
それぞれ求めた。そして、このデータを、第４図と同様
なデータの整理方法の考え１こ従い、第５図１こ示すよ
うに縦軸に界面準位密度Ｄ＋ｔ（ＸＩＯ目ｅＶ伺ｃｍ−
２）をとり横軸にａｓ−ｄｅｐｏ時の内部応力をとりプ
ロットし、界面準位密度の熱処理による変動の、ａｓ−
ｄｅｐｏ峙の内部応力依存性を考察した。

第５図から明らかなように、ａｓ−ｄｅｐｏ峙の内部応
力が小ざい程、９００　’Ｃの熱処理をした後の界面準
位密度、１０００℃の熱処理をした後の界面準位密度共
に小さな値を示すことが分る。

特に、ａｓ−ｄｅｐｏ時のタングステン膜の内部応力が
３　Ｘ　１０９ｄｙｎｅ／ｃｍ２程度以下の圧縮応力で
ある場合は、１０００″Ｃの温度で３０分Ｍの熱処理に
よっても界面準位密度は実質的に変動しないことが分っ
た。

従って、ゲート電極にタングステン膜を用いた半導体装
Ｍを形成する際のゲート電極形成のためのタングステン
膜の形成に当たっては、当該膜の成膜後で熱処理前の内
部応力が引張応力か或いは３　Ｘ　ＩＯ’ｄｙｎｅ／ｃ
ｍ２以下の圧縮応力となるような成膜条件で、タングス
テン膜を形成すると、１０００°Ｃというような高温の
熱処理を行なっても固定電荷密度、界面準位密度の増加
が実質的に起こらなくすることが出来ることが分る。

以上がこの発明の実施例であるが、この発明（よ上述の
実施例にのみ限られるものではない。

上述の実施例では、ゲート電極形成のためのタングステ
ン膜をスパッタ法により形成する場合につき説明してい
る。しかし、タングステン膜ヲｃＶＤ法或いはＥＢ蒸着
法で形成する場合でも、成膜後であって半導体装置製造
に際する熱処理前の当該膜の内部応力が引張応力が或い
は３　Ｘ　１０９ｄｙｎｅ／ｃｍ２以下の圧縮応力とな
る成膜条件で当該膜を形成するのが良いと考えられる。

（発明の効果） 上述した説明から明らかなように、この発明の半導体装
置の製造方法によれば、ゲート電極にタングステンを用
いた半導体装置を製造するに当たり、タングステン膜を
成膜した後であって当該半導体装置の製造に際する後工
程での熱処理を受ける前の該タングステン膜の内部応力
が、引っ張り応力か或いは３　ｘ　１０　ｇｄｙｎｅ／
ｃｍ２以下の圧縮応力となる条件で当該タングステン膜
の成膜を行なう。このようにすると、このタングステン
膜をゲート電極としこのゲート電極を含んで構成された
ＭＯ３構造に対し１０００℃程度の温度でのアニール処
理を施しても、固定電荷密度の増加、界面準位密度の増
加といったＭＯ３特性の変動が起こらない。

これがため、例えばゲート電極にタングステンを用いた
ＭＯＳ型ＦＥＴを有する半導体装置の熱による特性劣化
のうちのゲート電極を構成するタングステン膜に起因す
る劣化を低減出来る半導体装置の製造方法を提供するこ
とが出来る。

【図面の簡単な説明】

第１図（Ａ）〜（Ｅ）は、この発明の説明に供する図で
あり、実験に用いたＭＯＳ型のキャパシタの製造手順を
示した図、 第２図は、固定電荷密度の熱処理温度依存性を示す図、 第３図は、内部応力の熱処理温度依存性を示す図、 第４図は、固定電荷密度の熱処理による変動のａｓ−ｄ
ｅｐｏ時の内部応力依存性を示す図、第５図は、界面準
位密度の熱処理による変動のａｓ−ｄｅｐｏ時の内部応
力依存性を示す図、第６図（Ａ）〜（Ｃ）は、従来技術
の説明に供する図であり、タングステン膜をゲート電極
としたＭＯＳ型ＦＥＴの製造方法の説明に供する工程図
、第７図は、スパッタタングステン膜の内部応力のアル
ゴンガス圧依存性を示す図である。 ２１・・・シリコン基板、　　２３・・・フィールド酸
化膜２５・・・ゲートシリコン酸化膜 ２５ａ、２５ｂ・・・膜厚の異なるゲートシリコン酸化
膜２７・・・タングステン膜 ２７ａ・・・タングステン膜で構成したゲート電極２９
・・・シリコン酸化膜、 ２９ａ・・・シリコン酸化膜の残存部 ３１・・・ＭＯＳ型のキャパシタ。 特許出願人　　　沖電気工業株式会社 ２９：シリコン酸化膜 ２５ａ、　２５ｂ・膜厚の異なるゲートシリコン酸化膜
２７：タングステン膜 この発明の説明に供する図 第１図 この発明の説明に供する図 笥１図 （熱処理なし） 熱処理温度（℃） 固定電荷と度の熱処理温度依存性を示す口内部応力の熱
処理温度依存性を示す７ 第３図 ａｓ−ｄｅｐｏのタングステン膜の内部応力（圧縮応力
）　　（ｘ　１０’　ｄｙｎｅ／ｃｍ２）固定電？ｔｆ
ｆｉ度の熱処理による変動のａｓ−ｄｅｐｏ時の内部応
力依存１第４図 ａｓ−ｄｅｐｏのタングステン膜の内部応力（圧縮応力
）　　（ＸＩＯ”　ｄｙｎｅ／ｃｍ２）界面準位と度の
熱処理による変動のａｓ−ｄｅｐｏ時の内部応力依存性
第５図 従来技術の説明に供する図 アルゴンガス圧（Ｐａ） スパッタタングステン膜の内部応力のアルゴンガス圧依
存性を示す口筒７ 図

Claims (1)

【特許請求の範囲】
1. （１）ゲート電極にタングステン膜を用いている半導体
   装置を製造するに当たり、 タングステン膜の成膜を、ゲート電極を形成するためタ
   ングステン膜を成膜した後であって当該半導体装置の製
   造に際する後工程での熱処理を受ける前の該タングステ
   ン膜の内部応力が、引っ張り応力か或いは３×１０＾９
   ｄｙｎｅ／ｃｍ＾２以下の圧縮応力となる条件で行なう
   ことを特徴とする半導体装置の製造方法。