JPH0222850A - 半導体装置用のリードフレーム - Google Patents
半導体装置用のリードフレームInfo
- Publication number
- JPH0222850A JPH0222850A JP63172285A JP17228588A JPH0222850A JP H0222850 A JPH0222850 A JP H0222850A JP 63172285 A JP63172285 A JP 63172285A JP 17228588 A JP17228588 A JP 17228588A JP H0222850 A JPH0222850 A JP H0222850A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- inner lead
- lead frame
- film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、リードフレームにおける多ピン化および微細
化に対応し得る改良されたリードフレームに関するもの
である。
化に対応し得る改良されたリードフレームに関するもの
である。
［従来の技術１
近年ＩＣの高密度実装に伴い、リードフレームは益々多
ピン化の傾向にあり、１０・０ピン以上のものも実用に
供されるようになった。このことは、リードの微細化、
精密化を意味し、限られた平面積に如何に細いリードを
形成させるかが今日のリードフレームの技術競争におけ
る大きな課題となっている。
ピン化の傾向にあり、１０・０ピン以上のものも実用に
供されるようになった。このことは、リードの微細化、
精密化を意味し、限られた平面積に如何に細いリードを
形成させるかが今日のリードフレームの技術競争におけ
る大きな課題となっている。
そのような多ピン化への対策の一つとして、リードピン
の先端を薄肉化させる技術が提案されている。（例えば
特公昭６２−４０８６２）これは、リードピンのインナ
ーリード部の裏面をハーフエッチし、薄肉化することに
より、＋ａ、ｍ精密化に対応しようとするものである。
の先端を薄肉化させる技術が提案されている。（例えば
特公昭６２−４０８６２）これは、リードピンのインナ
ーリード部の裏面をハーフエッチし、薄肉化することに
より、＋ａ、ｍ精密化に対応しようとするものである。
他に、例えば特開昭６２−２３２９４８号公報には、イ
ンナーリード部を絶縁フィルムに貼付けた金属箔により
構成し、これに微細なエツチングパターンをつくり、そ
れとアウターリードのみを有するリードフレームと接合
させる技術が開示されている。
ンナーリード部を絶縁フィルムに貼付けた金属箔により
構成し、これに微細なエツチングパターンをつくり、そ
れとアウターリードのみを有するリードフレームと接合
させる技術が開示されている。
さらに他の提案として、第３図１−に示すようなＴＡＢ
テープと称されるものが実用化されている。これは、ポ
リイミド等の耐熱性絶縁チー１２゛上に銅箔（１８〜３
５μｍ）を貼付け、フォトレジスト法により＠細な銅箔
パターン３．３を形成させることにより多ピン微細化に
対応しようとするものである。
テープと称されるものが実用化されている。これは、ポ
リイミド等の耐熱性絶縁チー１２゛上に銅箔（１８〜３
５μｍ）を貼付け、フォトレジスト法により＠細な銅箔
パターン３．３を形成させることにより多ピン微細化に
対応しようとするものである。
［発明が解決しようとする課題］
上記すでに提案されている技術には、それぞれつぎのよ
うな問題点がある。
うな問題点がある。
上記エツチング法により薄肉化するいわゆるエツチング
リードフレームの場合、技術的に素材の厚さまでしかリ
ード中およびリード間隔を縮少できず、さらにＷｊ、細
化しようとしても限度がある。
リードフレームの場合、技術的に素材の厚さまでしかリ
ード中およびリード間隔を縮少できず、さらにＷｊ、細
化しようとしても限度がある。
また、薄肉部の形成にはフォトレジストを片面のみ開口
させてエツチングするため、オーバーエツチングが生じ
易く、インナーリードが極端に薄くなったり、溶解がす
すみ過ぎて消失してしまったりする失敗も起り易く、末
だ工業的には実用化されていない。
させてエツチングするため、オーバーエツチングが生じ
易く、インナーリードが極端に薄くなったり、溶解がす
すみ過ぎて消失してしまったりする失敗も起り易く、末
だ工業的には実用化されていない。
絶縁フィルム上に銅箔パターンを形成する従来例におい
ては、絶縁フィルム上に形成された金属箔上での素子付
けの技術が未だ確立されておらず、これも未だ実用化の
域には到っていない、すなわち、絶縁フィルムの上に形
成されている金属箔上でのワイヤボンディングあるいは
そのような金属箔上での素子のマウンティング等におけ
る信頼性の問題を含め、なお多くの解決せねばならない
課題がある。
ては、絶縁フィルム上に形成された金属箔上での素子付
けの技術が未だ確立されておらず、これも未だ実用化の
域には到っていない、すなわち、絶縁フィルムの上に形
成されている金属箔上でのワイヤボンディングあるいは
そのような金属箔上での素子のマウンティング等におけ
る信頼性の問題を含め、なお多くの解決せねばならない
課題がある。
すでに実用化のなされている第３図に示した’Ｔ’ＡＢ
フィルムの場合でも、高価なポリイミドフィルムを多量
に使用し、全体に高価になりがちであるという難点があ
る。すなわち、送り孔６．６のある両側とアウターリー
ド接合ホール４より先の隣接ピースとの間にある材料は
完全に無駄となり、組立完了後には廃棄されている。ま
た、２０ｍ以上の長尺化ができないため、無人組立にと
って障害となっており、現在のＩＣ用リードフレームに
おけるワイヤボンディング実装を凌駕できるまでにはい
たっていない。
フィルムの場合でも、高価なポリイミドフィルムを多量
に使用し、全体に高価になりがちであるという難点があ
る。すなわち、送り孔６．６のある両側とアウターリー
ド接合ホール４より先の隣接ピースとの間にある材料は
完全に無駄となり、組立完了後には廃棄されている。ま
た、２０ｍ以上の長尺化ができないため、無人組立にと
って障害となっており、現在のＩＣ用リードフレームに
おけるワイヤボンディング実装を凌駕できるまでにはい
たっていない。
本発明の目的は、上記したような従来技術の問題点を解
消し、多ピン微細精密化への対応が容易であり、しかも
組立における無人化あるいは実装上における信頼性の高
い封止を可能にする半導体装置用リードフレームを提供
しようとするものである。
消し、多ピン微細精密化への対応が容易であり、しかも
組立における無人化あるいは実装上における信頼性の高
い封止を可能にする半導体装置用リードフレームを提供
しようとするものである。
［課題を解決するための手段］
本発明は、素子に近接しピン間隔がもっとも密となるイ
ンナーリード部を絶縁テープ上の金属箔パターンにより
形成し、当該インナーリードの先端に素子との一括ボン
ディングを可能にするフィンガー部を形成する一方、前
記絶縁テープの周囲には金属板より形成したアウターリ
ードを配置し、前記インナーリードと接合したものであ
る。
ンナーリード部を絶縁テープ上の金属箔パターンにより
形成し、当該インナーリードの先端に素子との一括ボン
ディングを可能にするフィンガー部を形成する一方、前
記絶縁テープの周囲には金属板より形成したアウターリ
ードを配置し、前記インナーリードと接合したものであ
る。
［作用１
インナーリードを金属箔のエツチングパターンにより形
成することで、リード中および間隔をきわめて微細化で
きるため、高精度をもって多ピン化できる上、周囲を金
属板をもって形成した従来のアウターリードで構成した
から、実装における封止を従来のリードフレームと変る
ことなく行ない得る。さらに、インナリードにフィンガ
ーを形成したことによりバンプ接合による素子との一括
ホンディングが可能となり、自動化をも達成することが
できる。
成することで、リード中および間隔をきわめて微細化で
きるため、高精度をもって多ピン化できる上、周囲を金
属板をもって形成した従来のアウターリードで構成した
から、実装における封止を従来のリードフレームと変る
ことなく行ない得る。さらに、インナリードにフィンガ
ーを形成したことによりバンプ接合による素子との一括
ホンディングが可能となり、自動化をも達成することが
できる。
［実施例］
以下に、本発明について実施例を参照し説明する。
第１図は、本発明に係るリードフレームの実施例を示す
説明平面図である。１はＴＡＢフィルムと呼ばれる例え
ばポリイミド２よりなる定形フィルムであってリードフ
レームの内側部材を構成する。ＴＡＢフィルム１には例
えば銅箔が貼着され、フォトレジストエツチング法によ
り微細かつ精密なインナーリードパターン３．３が形成
される。
説明平面図である。１はＴＡＢフィルムと呼ばれる例え
ばポリイミド２よりなる定形フィルムであってリードフ
レームの内側部材を構成する。ＴＡＢフィルム１には例
えば銅箔が貼着され、フォトレジストエツチング法によ
り微細かつ精密なインナーリードパターン３．３が形成
される。
ＴＡＢフィルム１の中心部には図示されていない素子を
格納するデバイスポール５があり、前記インナーリード
パターン３．３の先端が当該デバイスホール５内に突出
せしめられ後述する素子とのボンディングのためのフィ
ンガー３１，３ｓを形成している。銅箔パターン３．３
は外方に向って扇形状に拡開するパターンに形成され、
その拡開端部においてはリード間隔が広くなるように構
成され、本発明にあっては、上記のような構成よりなる
ＴＡＢフィルム１を予め製造し用意しておく。
格納するデバイスポール５があり、前記インナーリード
パターン３．３の先端が当該デバイスホール５内に突出
せしめられ後述する素子とのボンディングのためのフィ
ンガー３１，３ｓを形成している。銅箔パターン３．３
は外方に向って扇形状に拡開するパターンに形成され、
その拡開端部においてはリード間隔が広くなるように構
成され、本発明にあっては、上記のような構成よりなる
ＴＡＢフィルム１を予め製造し用意しておく。
一方、前記ＴＡＢフィルム１の外周であってかつ前記拡
開された銅箔パター゛ンの拡開端と合致するところには
、従来方法により金属薄板より形成されたアウターリー
ド７．７を有してなる金属フレームが配置され、当該ア
ウターリード７．７と前記インナーリードパターンの拡
開端とは半田等により接合される。かくして、内側には
絶縁フィルム上のエツチングパターンをもってなるイン
ナーリードがあり、外側には金属薄板よりなるアウター
リードを有してなる本発明に係るリードフレームが構成
される。
開された銅箔パター゛ンの拡開端と合致するところには
、従来方法により金属薄板より形成されたアウターリー
ド７．７を有してなる金属フレームが配置され、当該ア
ウターリード７．７と前記インナーリードパターンの拡
開端とは半田等により接合される。かくして、内側には
絶縁フィルム上のエツチングパターンをもってなるイン
ナーリードがあり、外側には金属薄板よりなるアウター
リードを有してなる本発明に係るリードフレームが構成
される。
第２図は、上記のように構成される本発明に係るリード
フレームに素子１０を実装した様子を示す説゛明的断面
図である。
フレームに素子１０を実装した様子を示す説゛明的断面
図である。
素子１０のバンプ１１．１１とインナーリードのフィン
ガー３１３１とが図のように一括ボンディングされるこ
とで素子ＩＯを前記したデバイスホール５内に容易に格
納実装することができる。
ガー３１３１とが図のように一括ボンディングされるこ
とで素子ＩＯを前記したデバイスホール５内に容易に格
納実装することができる。
上記のように素子１０を実装せしめれば、外側が金属板
よりなるアウターリードで構成されているために、第５
図に示すようにプラスチックモールド型レジン３０によ
る完全な封止を行なうことができ、デバイスとしての信
頼性を格段に向上せしめることができる。
よりなるアウターリードで構成されているために、第５
図に示すようにプラスチックモールド型レジン３０によ
る完全な封止を行なうことができ、デバイスとしての信
頼性を格段に向上せしめることができる。
これに対し、第３図に示した従来のＴＡＢテープ方式の
ものでは、第４図に示したようにボッティンダレジンに
よる不完全な封止しか採用できず、実装後の信頼性にな
お問題を残しており、本発明によってそれを解決できた
ことはまさに高く評価すべきである。
ものでは、第４図に示したようにボッティンダレジンに
よる不完全な封止しか採用できず、実装後の信頼性にな
お問題を残しており、本発明によってそれを解決できた
ことはまさに高く評価すべきである。
実施例１゜
１２５μｍ厚さのポリイミドフィルムにｇＡ箔を貼付け
、第１図に示すような銅箔パターンによるインナーリー
ドを形成した。銀箔は２５μｍ厚さの圧延鋼箔を用いた
。前記ポリイミドフィルムの中心部には素子を格納する
デバイスポールを開口させ、このデバイホールの内側に
銅箔パター°ンの先端をフィンガーとして突出させて、
本発明に係る’Ｉ”ＡＢフィルムとした。このようにし
て予め作製したＴＡＢフィルムのインナーリードパター
ンの全面に０．５μｍの無電解錫めつきを施し、素子側
のバンプの金めつきとの金−錫の共晶接合およびアウタ
ーリードとの半田接合を容易にした。
、第１図に示すような銅箔パターンによるインナーリー
ドを形成した。銀箔は２５μｍ厚さの圧延鋼箔を用いた
。前記ポリイミドフィルムの中心部には素子を格納する
デバイスポールを開口させ、このデバイホールの内側に
銅箔パター°ンの先端をフィンガーとして突出させて、
本発明に係る’Ｉ”ＡＢフィルムとした。このようにし
て予め作製したＴＡＢフィルムのインナーリードパター
ンの全面に０．５μｍの無電解錫めつきを施し、素子側
のバンプの金めつきとの金−錫の共晶接合およびアウタ
ーリードとの半田接合を容易にした。
実施例におけるフィンガーの１１は７５μｍ、フィンガ
ー間のギャップも７５μｍでピッチは１５０μｍであっ
た。フィンガーの数は１００ピンであり、デバイスホー
ルの１辺に対しては２５ビンのフィンガーを上記のピッ
チで配列形成した。
ー間のギャップも７５μｍでピッチは１５０μｍであっ
た。フィンガーの数は１００ピンであり、デバイスホー
ルの１辺に対しては２５ビンのフィンガーを上記のピッ
チで配列形成した。
上記のように作製したＴ Ａ Ｂフィルムに別途０．１
５ｏｍ厚さのＦｅ−４２％Ｎｉ合金（４２７０イ）を用
いて形成したアウターリードフレームを半田付けにより
接合した。アウターリードフレームのピン数も同じく１
００ピンであるが、そのピッチは０．３ｒｓｖａでＴＡ
Ｂフィルムの２倍のピッチとすることができた。これは
インナーリードパターンをアウターリードの方向に向っ
て扇形に開いて形成させたことによりリード間隔を広く
できたからである。
５ｏｍ厚さのＦｅ−４２％Ｎｉ合金（４２７０イ）を用
いて形成したアウターリードフレームを半田付けにより
接合した。アウターリードフレームのピン数も同じく１
００ピンであるが、そのピッチは０．３ｒｓｖａでＴＡ
Ｂフィルムの２倍のピッチとすることができた。これは
インナーリードパターンをアウターリードの方向に向っ
て扇形に開いて形成させたことによりリード間隔を広く
できたからである。
前記の０．３ｆｌピツチであればエツチング法による加
工が、可能であり、ｉｆＬ終的に素子のバンプを前記フ
ィンガーに接合して素子を実装し、モールド法によるプ
ラスチック封止を行なうことができた。
工が、可能であり、ｉｆＬ終的に素子のバンプを前記フ
ィンガーに接合して素子を実装し、モールド法によるプ
ラスチック封止を行なうことができた。
実施例２゜
実施例１と同様にして２００ピンのＴ’ＡＢフィルムを
作った。この時のフィンガーは厚さにおいて１８μｍで
巾が４０μｍであり、フィンガー間のギャップも４０μ
ｒｎでピッチは８０μｍであった。これに対して４２ア
ロイよりなるアウターリードのピッチは０．２０ｍｍで
あり、その板厚は０．１市であった。
作った。この時のフィンガーは厚さにおいて１８μｍで
巾が４０μｍであり、フィンガー間のギャップも４０μ
ｒｎでピッチは８０μｍであった。これに対して４２ア
ロイよりなるアウターリードのピッチは０．２０ｍｍで
あり、その板厚は０．１市であった。
上記実施例１も本実施例も共に一般のリードフレームと
同様に７ケ連のフレームとして製造したが、問題となる
ところはなかっな。
同様に７ケ連のフレームとして製造したが、問題となる
ところはなかっな。
なお、本発明によれば、１８μｍの銅箔を用いピッチ８
０μｍにおいて最大４００ピンのリードフレームを製造
できることも確認できた４［発明の効果］ 以上の通り、本発明によればつぎのようなすぐれた効果
を発揮することができる。
０μｍにおいて最大４００ピンのリードフレームを製造
できることも確認できた４［発明の効果］ 以上の通り、本発明によればつぎのようなすぐれた効果
を発揮することができる。
（１）インナーリードを微細化できる上にアウターリー
ドフレームが金属製の剛体のため取扱い易く、従来のＴ
ＡＢテープの様に軟かくないため、フィンガーの変形が
おこりにくいという大きな特徴がある。
ドフレームが金属製の剛体のため取扱い易く、従来のＴ
ＡＢテープの様に軟かくないため、フィンガーの変形が
おこりにくいという大きな特徴がある。
（２）従来の’Ｔ’ＡＢテープでは長さにおいて最長２
０ｍ、■Ｃ数３００〜７００個といった制約が生じ、無
人化できなかったが、本発明のリードフレームは金属枠
を有しているため従来の組立工程がそのまま使用でき、
無人化が可能となる。
０ｍ、■Ｃ数３００〜７００個といった制約が生じ、無
人化できなかったが、本発明のリードフレームは金属枠
を有しているため従来の組立工程がそのまま使用でき、
無人化が可能となる。
（３）材料の上からみて、従来のＴＡＢテープの場合１
ヶ当り約１０円のポリイミドフィルム化がかかったが、
それを２．５〜５．０円低減できるという経済メリット
が生じ、コストダウンに寄与するところが大きい。
ヶ当り約１０円のポリイミドフィルム化がかかったが、
それを２．５〜５．０円低減できるという経済メリット
が生じ、コストダウンに寄与するところが大きい。
（４） プラスチックモールド型のパッケージが可能
であり、封止に対する信頼性を大中に高めることができ
る。
であり、封止に対する信頼性を大中に高めることができ
る。
第１図は本発明に係る実施例の説明平面図、第２図はそ
の説明的断面図、第３図は従来例の−を示す平面図、第
４図は従来例の封止状況を示す説明図、第５図は本発明
に係るリードフレームを用いた場合の封止状況を示す説
明図である。 にＴＡＢフィルム、 ２：ポリイミドフィルム、 ３：銅箔パターン、 ３１ ：フィンガー ７：アウターリード、 １０：素子。
の説明的断面図、第３図は従来例の−を示す平面図、第
４図は従来例の封止状況を示す説明図、第５図は本発明
に係るリードフレームを用いた場合の封止状況を示す説
明図である。 にＴＡＢフィルム、 ２：ポリイミドフィルム、 ３：銅箔パターン、 ３１ ：フィンガー ７：アウターリード、 １０：素子。
Claims (1)
- （１）半導体素子との一括ボンディングを可能にするフ
ィンガー部を有するインナーリード部が絶縁フィルム上
の金属箔パターンにより形成され、アウターリード部は
金属薄板により形成され、前記インナーリード部とアウ
ターリード部とは相互に接合されてなる半導体装置用リ
ードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172285A JPH0222850A (ja) | 1988-07-11 | 1988-07-11 | 半導体装置用のリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172285A JPH0222850A (ja) | 1988-07-11 | 1988-07-11 | 半導体装置用のリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0222850A true JPH0222850A (ja) | 1990-01-25 |
Family
ID=15939093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63172285A Pending JPH0222850A (ja) | 1988-07-11 | 1988-07-11 | 半導体装置用のリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0222850A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04759U (ja) * | 1990-04-16 | 1992-01-07 | ||
| JPH04352463A (ja) * | 1991-05-30 | 1992-12-07 | Mitsui High Tec Inc | リードフレームおよびこれを用いた半導体装置 |
| US5227662A (en) * | 1990-05-24 | 1993-07-13 | Nippon Steel Corporation | Composite lead frame and semiconductor device using the same |
| EP0627766A1 (en) * | 1993-06-04 | 1994-12-07 | Seiko Epson Corporation | Semiconductor device and manufacturing method thereof |
| US7408242B2 (en) * | 2001-05-15 | 2008-08-05 | Oki Electric Industry Co., Ltd. | Carrier with reinforced leads that are to be connected to a chip |
-
1988
- 1988-07-11 JP JP63172285A patent/JPH0222850A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04759U (ja) * | 1990-04-16 | 1992-01-07 | ||
| US5227662A (en) * | 1990-05-24 | 1993-07-13 | Nippon Steel Corporation | Composite lead frame and semiconductor device using the same |
| JPH04352463A (ja) * | 1991-05-30 | 1992-12-07 | Mitsui High Tec Inc | リードフレームおよびこれを用いた半導体装置 |
| EP0627766A1 (en) * | 1993-06-04 | 1994-12-07 | Seiko Epson Corporation | Semiconductor device and manufacturing method thereof |
| US7408242B2 (en) * | 2001-05-15 | 2008-08-05 | Oki Electric Industry Co., Ltd. | Carrier with reinforced leads that are to be connected to a chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02502323A (ja) | 集積回路用支持組立体 | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| JP2000012758A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JP2002280491A (ja) | 電子部品およびその製造方法 | |
| JPS60241241A (ja) | 半導体装置 | |
| JPH1126648A (ja) | 半導体装置およびそのリードフレーム | |
| JP2012165029A (ja) | 回路部材の製造方法 | |
| JPS62287657A (ja) | 半導体装置 | |
| JPS63104457A (ja) | リ−ドフレ−ム | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH03245560A (ja) | リードフレーム | |
| JP2707153B2 (ja) | リードフレームの製造方法 | |
| JPH0265266A (ja) | リードフレーム | |
| JP2882130B2 (ja) | 半導体装置の製造方法 | |
| JPH0333068Y2 (ja) | ||
| JP4021115B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3644555B2 (ja) | リードフレームおよび半導体装置 | |
| JPH05251502A (ja) | フィルムキャリア半導体装置 | |
| JPH02184059A (ja) | ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法 | |
| JPH06104314A (ja) | フィルムキャリア | |
| JPS5998544A (ja) | 半導体装置およびその製造方法 |