JPH0333068Y2 - - Google Patents
Info
- Publication number
- JPH0333068Y2 JPH0333068Y2 JP1985146750U JP14675085U JPH0333068Y2 JP H0333068 Y2 JPH0333068 Y2 JP H0333068Y2 JP 1985146750 U JP1985146750 U JP 1985146750U JP 14675085 U JP14675085 U JP 14675085U JP H0333068 Y2 JPH0333068 Y2 JP H0333068Y2
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- resin
- stud
- packages
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Description
【考案の詳細な説明】
〔概要〕
半導体チツプの放熱性を向上するためにチツプ
を装着するステージの下部に放熱スタツドを設
け、プリント配線基板を通して放熱する構造。
を装着するステージの下部に放熱スタツドを設
け、プリント配線基板を通して放熱する構造。
本考案は放熱性を向上した半導体パツケージの
構造に関する。
構造に関する。
半導体チツプを格納するパツケージには金属ケ
ース或いはセラミツクケースを使用するハーメチ
ツクシール形のものと樹脂を使用する樹脂モール
ド形のものとがあるが、本考案は後者の改良に関
するものである。
ース或いはセラミツクケースを使用するハーメチ
ツクシール形のものと樹脂を使用する樹脂モール
ド形のものとがあるが、本考案は後者の改良に関
するものである。
半導体素子の特性は微量な不純物や湿気の含有
によつて大幅に変化し、劣化することから信頼性
を保持するためにはこの影響を無くすることが必
要であり、当初は半導体チツプ（以下略してチツ
プ）をハーメチツクシールパツケージに格納して
湿気や不純物の侵入を遮断していた。
によつて大幅に変化し、劣化することから信頼性
を保持するためにはこの影響を無くすることが必
要であり、当初は半導体チツプ（以下略してチツ
プ）をハーメチツクシールパツケージに格納して
湿気や不純物の侵入を遮断していた。
然し、半導体素子へのパツシベーシヨン（不動
態化）技術の進歩によつて耐湿性の確保には必ず
しもパツケージを必要としなくなり、そのためハ
ーメチツクシールパツケージに代わつて樹脂モー
ルドパツケージが普遍化してきた。
態化）技術の進歩によつて耐湿性の確保には必ず
しもパツケージを必要としなくなり、そのためハ
ーメチツクシールパツケージに代わつて樹脂モー
ルドパツケージが普遍化してきた。
第３図は従来の樹脂モールドパツケージの構造
と装着方法を示すものである。
と装着方法を示すものである。
ここでチツプ１はリードフレームを構成するス
テージ２の上に例えば金シリコン（Au・Si）の
共晶ボンデイング或いは銀（Ag）ペーストを用
いて接着固定した後、チツプ１の周囲にパターン
形成されている多数のパツドとこれに対応してい
るインナーリード３の先端とをAu線４などを用
いてワイヤボンデイングする。
テージ２の上に例えば金シリコン（Au・Si）の
共晶ボンデイング或いは銀（Ag）ペーストを用
いて接着固定した後、チツプ１の周囲にパターン
形成されている多数のパツドとこれに対応してい
るインナーリード３の先端とをAu線４などを用
いてワイヤボンデイングする。
ここで図示を省略したリードフレームは鉄・ニ
ツケル・銅（Fe・Ni・Cu）合金からなる薄板を
打抜き成形して作られた帯状のもので、これには
チツプ１を搭載するステージ２と外部配線と接続
する多数のインナーリード２が打抜き成形されて
一列に並んでおり、これらは後でプレス切断で取
り除かれる多数の接続部でリードフレームに固定
されている。
ツケル・銅（Fe・Ni・Cu）合金からなる薄板を
打抜き成形して作られた帯状のもので、これには
チツプ１を搭載するステージ２と外部配線と接続
する多数のインナーリード２が打抜き成形されて
一列に並んでおり、これらは後でプレス切断で取
り除かれる多数の接続部でリードフレームに固定
されている。
そしてチツプ１の装着の終わつたリードフレー
ムは樹脂注型用金型に位置決めして樹脂注型を行
うが、これにはエポキシ樹脂を低圧トランスフア
モールドしたものが多く用いられている。
ムは樹脂注型用金型に位置決めして樹脂注型を行
うが、これにはエポキシ樹脂を低圧トランスフア
モールドしたものが多く用いられている。
次に硬化した樹脂成形体のついたリードフレー
ムは金型から取り出した後、ステージ２とインナ
ーリード３をリードフレームに固定している接続
部をプレス切断した後、インナーリード３を屈曲
することによりジユアルインライン構造をとる多
数の樹脂モールドパツケージが完成している。
ムは金型から取り出した後、ステージ２とインナ
ーリード３をリードフレームに固定している接続
部をプレス切断した後、インナーリード３を屈曲
することによりジユアルインライン構造をとる多
数の樹脂モールドパツケージが完成している。
第３図はかかる樹脂モールドパツケージをプリ
ント配線基板５のスルーホール６に挿着した後、
フローソルダリング法などにより半田付けし、プ
リント配線基板上の配線パターン７に回路接続し
た状態を示している。
ント配線基板５のスルーホール６に挿着した後、
フローソルダリング法などにより半田付けし、プ
リント配線基板上の配線パターン７に回路接続し
た状態を示している。
樹脂モールドパツケージ（以下略して樹脂パツ
ケージ）はこのようにして使用されており、ハー
メチツクシールパツケージに比較して低価格であ
るため広く一般に使用されているが、樹脂は熱伝
導度が低いために消費電力の大きなIC素子には
使えないと云う欠点があり、この解決が望まれて
いた。
ケージ）はこのようにして使用されており、ハー
メチツクシールパツケージに比較して低価格であ
るため広く一般に使用されているが、樹脂は熱伝
導度が低いために消費電力の大きなIC素子には
使えないと云う欠点があり、この解決が望まれて
いた。
以上記したように樹脂パツケージはメタルシー
ル或いはセラミツクシールパツケージと比較する
と低コストであり、パツシベーシヨン技術の進歩
によつて特性的にも充分に使用が可能であるが、
樹脂は熱抵抗が高いために消費電力の大きな素子
実装には向かないことが問題である。
ル或いはセラミツクシールパツケージと比較する
と低コストであり、パツシベーシヨン技術の進歩
によつて特性的にも充分に使用が可能であるが、
樹脂は熱抵抗が高いために消費電力の大きな素子
実装には向かないことが問題である。
上記の問題は半導体チツプを装着する樹脂モー
ルドパツケージ用ステージの下部に放熱スタツド
を設け、該スタツドを放熱パターンを設けたプリ
ント配線基板のスルーホールに挿入して使用する
することを特徴とする半導体パツケージの使用に
より解決することができる。
ルドパツケージ用ステージの下部に放熱スタツド
を設け、該スタツドを放熱パターンを設けたプリ
ント配線基板のスルーホールに挿入して使用する
することを特徴とする半導体パツケージの使用に
より解決することができる。
本考案は樹脂パツケージの放熱性を改善する方
法としてステージに放熱スタツドを設け、これを
通して熱放散を行うことにより樹脂パツケージ全
体としての熱抵抗を低下させるものである。
法としてステージに放熱スタツドを設け、これを
通して熱放散を行うことにより樹脂パツケージ全
体としての熱抵抗を低下させるものである。
第１図は本考案に係るICパツケージの装着状
態を示す断面図である。
態を示す断面図である。
ここで従来と異なる所はチツプ１の装着が行わ
れるステージ２と裏面に放熱スタツド８が設けら
れていることと、この放熱スタツド８が挿着され
るプリント配線基板のスルーホールの周辺に放熱
パターン９が設けられていることである。
れるステージ２と裏面に放熱スタツド８が設けら
れていることと、この放熱スタツド８が挿着され
るプリント配線基板のスルーホールの周辺に放熱
パターン９が設けられていることである。
ここで放熱スタツド８は第２図Ａ，Ｂに斜視図
を示すようにステージとの接合面９は角状でもデ
イスク状の何れでもよく、また材質は熱伝導が良
く、酸化しにくい金属であれば何れでもよい。
を示すようにステージとの接合面９は角状でもデ
イスク状の何れでもよく、また材質は熱伝導が良
く、酸化しにくい金属であれば何れでもよい。
本実施例においてはリードフレームと同じ材料
であるFe・Ni・Cu合金を用い、チツプ１と同じ
５mmの角状で直径２mmのリード１０を備えたもの
を使用した。
であるFe・Ni・Cu合金を用い、チツプ１と同じ
５mmの角状で直径２mmのリード１０を備えたもの
を使用した。
かかる放熱スタツド８はステージ２に鑞付けな
どの方法で融着固定されている。
どの方法で融着固定されている。
そして樹脂モールドはリード１０が一部突出し
た状態で従来どおりに行われ、第１図に示すよう
な樹脂パツケージができあがる。
た状態で従来どおりに行われ、第１図に示すよう
な樹脂パツケージができあがる。
次にプリント配線基板５で放熱スタツド８のリ
ード１０の挿入が行われる部分のスルーホール６
にはこれと連続して配線パターンと同じ放熱パタ
ーン９があつて放熱を助けている。
ード１０の挿入が行われる部分のスルーホール６
にはこれと連続して配線パターンと同じ放熱パタ
ーン９があつて放熱を助けている。
以上のように発熱するチツプ１に連続して放熱
スタツド８を設けることにより、従来はインナー
リード３を通してのみ放熱が行われていたのに較
べ、放熱効果は格段に改良された。
スタツド８を設けることにより、従来はインナー
リード３を通してのみ放熱が行われていたのに較
べ、放熱効果は格段に改良された。
従来のセラミツクパツケージの綜合熱抵抗は約
30℃／Ｗであり、これに比較して樹脂パツケージ
の熱抵抗は20〜30％大きく、そのため消費電力が
2Wを越すチツプについては樹脂パツケージの使
用は困難であつたが、本考案の実施により約５
℃／Ｗの熱抵抗の低減が可能となり、そのため従
来のセラミツクパツケージと同様な使用が可能と
なつた。
30℃／Ｗであり、これに比較して樹脂パツケージ
の熱抵抗は20〜30％大きく、そのため消費電力が
2Wを越すチツプについては樹脂パツケージの使
用は困難であつたが、本考案の実施により約５
℃／Ｗの熱抵抗の低減が可能となり、そのため従
来のセラミツクパツケージと同様な使用が可能と
なつた。
第１図は本考案に係るICパツケージの装着状
態を示す断面図、第２図Ａ，Ｂは本考案に係る放
熱スタツドの斜視図、第３図は従来のICパツケ
ージの装着状態を示す断面図、である。 図において、１はチツプ、２はステージ、３は
インナーリード、５はプリント配線基板、６はス
ルーホール、７は配線パターン、８は放熱スタツ
ド、９は放熱パターン、である。
態を示す断面図、第２図Ａ，Ｂは本考案に係る放
熱スタツドの斜視図、第３図は従来のICパツケ
ージの装着状態を示す断面図、である。 図において、１はチツプ、２はステージ、３は
インナーリード、５はプリント配線基板、６はス
ルーホール、７は配線パターン、８は放熱スタツ
ド、９は放熱パターン、である。
Claims (1)
- 半導体チツプ１を装着する樹脂モールドパツケ
ージ用ステージ２の下部に放熱スタツド８を設
け、該スタツド８を放熱パターン９を設けたプリ
ント配線基板５のスルーホール６に挿着して使用
することを特徴とする半導体パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985146750U JPH0333068Y2 (ja) | 1985-09-26 | 1985-09-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985146750U JPH0333068Y2 (ja) | 1985-09-26 | 1985-09-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6255354U JPS6255354U (ja) | 1987-04-06 |
| JPH0333068Y2 true JPH0333068Y2 (ja) | 1991-07-12 |
Family
ID=31059500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985146750U Expired JPH0333068Y2 (ja) | 1985-09-26 | 1985-09-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0333068Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7772036B2 (en) * | 2006-04-06 | 2010-08-10 | Freescale Semiconductor, Inc. | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing |
-
1985
- 1985-09-26 JP JP1985146750U patent/JPH0333068Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6255354U (ja) | 1987-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
| US6790710B2 (en) | Method of manufacturing an integrated circuit package | |
| TWI453838B (zh) | 具有散熱器之無引線封裝 | |
| CN100416815C (zh) | 包括无源器件的引线框架及其形成方法 | |
| JPH11514149A (ja) | 熱特性が改善された電子パッケージ | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
| US20220157700A1 (en) | Two sided bondable lead frame | |
| US6798046B1 (en) | Semiconductor package including ring structure connected to leads with vertically downset inner ends | |
| KR100621555B1 (ko) | 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법 | |
| CN101794760B (zh) | 高电流半导体功率器件小外形集成电路封装 | |
| JPS60167454A (ja) | 半導体装置 | |
| JP2651427B2 (ja) | 半導体装置の製造方法 | |
| JPH0333068Y2 (ja) | ||
| JPH03174749A (ja) | 半導体装置 | |
| JPS62287657A (ja) | 半導体装置 | |
| CN112216658A (zh) | 具有适应各种管芯尺寸的引线框架的半导体器件 | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| JPH04155949A (ja) | 樹脂封止型半導体装置 | |
| JPH05243326A (ja) | 半導体装置 | |
| KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| JPH03237747A (ja) | 半導体装置 | |
| JPS6244545Y2 (ja) | ||
| JPH0521649A (ja) | 半導体装置 | |
| JPH04196471A (ja) | 半導体装置 |