JPH0222906A - Ａｇｃ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は無線受信機、特に斯種の受信機に用いられる自
動利得制御（ＡＧＣ）回路に関するものである。

多くの無線受信機及び増幅器は、受信し得る信号強度の
可変レベルを補償するために１個以上の利得段の増幅器
を低下させるＡＧＣ回路を有している。このようなＡＧ
Ｃ回路によって最新の受信機のダイナミックレンジは１
００　ｄＢ以上とすることができる。

所定の用途、特に高周波で、しかも低レベル信号強度で
の用途では、受信機の雑音指数が重大な問題となる。受
信機の雑音指数は大抵の場合受信機のフロント・エンド
段の利得によって影響される。従って、高感度受信機の
フロント・エンド段を最大利得で作動させ、フロント・
エンド段に続く後段を利得制御するのが望ましい。フロ
ント・エンド段の利得は、雑音指数が問題にならない程
に受信信号の強度が大きくなった後にだけ低減させるよ
うにする。

〔背景技術〕

従来方式の代表的なものではフロント・エンド段を少し
も利得制御することなく作動させることによって雑音指
数問題を処理している。しかし、このような方法では雑
音指数を最適とすることができても、或る所定しきい値
以上の信号は受信機を圧倒してしまうため、系全体のダ
イナミックレンジが損なわれることになる。従って、増
幅段の利得低減処置をフロント・エンド段から最も離れ
ている増幅段から始めて、順次各増幅段の利得を低減さ
せるように改良されるＡＧＣ回路が切望されている。

従って、本発明の目的は増幅段の利得低減処置を最初は
フロント・エンド段から最も離れている段から開始して
、順次増幅段の利得を低減させる受信機用の改良形ＡＧ
Ｃ回路を提供することにある。

本発明の他の目的は高度の雑音排除性を有する上述した
ような改良形ＡＧＣ回路を提供することにある。

さらに本発明の他の目的は、集積回路作製技法を用いて
完全に製造し得る上述したようなＡＧＣ回路を提供する
ことにある。

〔発明の開示〕

本発明によれば、縦続接続した一連の利得段に方ける利
得低減処置の開始時点を、形態的には似ている２つ以上
のＡＧＣ回路における対応するコンポーネント（８品）
間の面積比を制御することによってずらすようにする。

代表的なＡＧＣ回路はエミッタ接地形の２個のトランジ
スタで差動構造に構成することができる。これらのトラ
ンジスタのベースは受信機によって受信される信号の振
幅に関連する信号により駆動させる。又、上記両トラン
ジスタのコレクタはこれら２つのトランジスタ間の面積
比によって決定される電圧によって入力信号から可制御
的にオフセットされる差分ＡＧＣ信号も供給する。差動
構造は共通モードの信号を除去するのに有利に用いられ
、従ってこの差動橋造は雑音排除性を改善する。このよ
うなＡＧＣ回路を幾つか用いることによって、受信機に
おけるそれぞれの増幅段での有意の利得低減処置を様々
の受信信号のしきい値にて開始させることができる。

〔実施例〕

以下実施例につき図面を参照して説明するに、第１図は
縦続接続した第１及び第２増幅段１０．１２を具えてい
る本発明のＡＧＣ回路を用いる受信機の基本構成を示す
ブロック図である。代表的な例では増幅段１０をＲＦフ
ロント・エンド段とすることができ、又増幅段１２をＩ
Ｆ増幅器における１個以上の増幅器とすることができる
。増幅段１２の出力端子１４には振幅検出段１６を結合
させる。振幅検出段１６は増幅段１２から出力される信
号の振幅に関連する大きさの差分出力信号を第１及び第
２出カライン１８．２０　に発生する。

第１図に示した例ではライン１８及び２０に出力される
出力信号を第２増幅段１２のＡＧＣ入力端子２２に直接
供給する。ライン１８．２０における信号が増大すると
、第２増幅段１２の利得が低下し、これによりライン１
４に与えられる出力信号の揺らぎが減少する。

（本発明の説明のために、増幅段１０．１２はこれらに
供給されるＡＧＣ電圧が０ボルト以上となる時に利得が
十分低減し始めるべく設計されるものとする。模範的例
では０ボルト電圧で利得が０から最大３ｄＢ下がること
があるが、これでも相対的には目立つ程ではない。） 冒頭部にて説明したように、受信機の雑音指数を最適と
すべき場合には、第１増幅段１０における利得を低下さ
せる前に第２増幅段１２の利得を低下させるのが望まし
い。このようにするために、第２図には第１及び第２増
幅段に供給するＡＧＣ信号間の模範的な関係を示しであ
る。これから明らかなように、第１増幅段１０の利得は
振幅検出器１６からの信号がｖｏにて示すしきい値以下
の場合には殆ど変化しない。しかし、この範囲内で第２
増幅段１２の利得は振幅検出器１６からの信号が大きく
なるにつれて定常的に低下する。このようにすることに
より、第１増幅段１０は受信信号の強度が十分大きくて
、受信機の雑音指数が問題にならない限りほぼ全利得で
作動する。振幅検出器１６からの信号がＶ。にて示すし
きい値を越した後にだけ双方の増幅段の利得が低下する
。

本例における第２増幅段１２での利得低減の様子を示す
第２図の直線の勾配はＡＧＣ信号に対する増幅器の応答
特性の関数となるだけである。しかし、第１増幅段１０
における利得低減の様子を示す直線の勾配はＡＧＣ電圧
を第１増幅段１０に供給するＡＧＣ制御回路の伝達特性
によって制御することができる。

第１図に戻るに、第２増幅段１２のＡＧＣ入力が振幅検
出器１６の出力により直接駆動されることは明らかであ
る。従って、第２増幅段１２のＡＧＣ制御はしきい値な
しで開始する。しかしＡＧＣ制御回路２４をライン１８
及び２０に接続し、この回路２４により第１増幅段１０
での有意の利得低減処置の開始時点（オンセット）を、
振幅検出器１６からの信号が第２図の特性図に示したし
きい値Ｖ。以上となるまで遅延させる。

第３図はＡＧＣ制御回路の一例を示す回路図であり、こ
の回路はエミッタを結合する任意の利得設定素子２９を
有する差動構成に配置される第１及び第２トランジスタ
２６．２８を具えている。これらトランジスタのベース
を振幅検出器１６からのライン１８．２０における信号
で駆動させる。ＡＧＣ出力信号は前記両トランジスタの
コレクタから出力ライン３０．３２に発生させる。

大抵の差動増幅器では回路を対称的として２つの相補的
な半部３４．３６にて電流のミラーリング（ｍｉｒｒｏ
ｒｉｎｇ）を発生させる。しかし、本発明では相補的な
半部の構成を同一とはしないで、その代わりに好適例で
はトランジスタ２６．２８の飽和電流を互いに相違させ
る。

少し回路論理に立ち戻って説明するに、トランジスタの
設計における基本的な関係式はつぎの通りである。

Ｖｂ−＝Ｖｔ１ｈ（Ｉｃ／Ｉｓ） ここに、Ｖｔは熱電圧定数（常温で０．０２６ボルト）
、ＩＣはコレクタ電流、Ｉｓはトランジスタデバイスの
飽和電流である。ライン１８と２０との間における電圧
の差はトランジスタ２６と２８との間のｖｂ＠の差に等
しいため、上式がつぎのような関係にあることは明らか
である。即ち、 Ｖ、、＝Ｍ、　（飽和電流比） 第３図の回路によってその差動出力ライン３０゜３２に
０ボルトの出力信号を発生させる場合には、トランジス
タ２６及び２８のコレクタ電流を（回路３４゜３６が同
一構成であるとして）等しくする必要がある。これらの
トランジスタのコレクタ電流はライン１８．２０に供給
される差分電圧が前記Ｖ、。の値に等しくなる場合に等
しくなる。従って、常温にて作動する２：１の飽和電流
比を有するトランジスタを用いる模範的なＡＧＣ回路で
は、ライン３０゜３２に０ボルトの出力信号を発生させ
るのに、入力ライン１８．２０に１８ミリボルトの信号
を供給する必要がある。

再び第１図に戻るに、第１増幅段１０に供給されるＡＧ
Ｃ信号が０ボルト以上に上昇する前に１８ミリボルトま
でのＡＧＣ信号をライン１８．２０に与えることができ
る（従ってこの１８ミリボルトまでのＡＧＣ信号を第２
増幅段１２に供給して、この増幅段の利得を低下させる
ことができる）ことは明らかである。このようなオフセ
ット化（スタガ）回路によって２つの段でのＡＧＣ作用
を受信信号強度の関数として互いにずらすようにする。

他の例では、コレクタ負荷３８と４０（これらは図示の
例ではＩＫΩの抵抗値とする）の抵抗比又は電流源４２
と４４（これらは図示の例では１００μＡの一定電流を
供給する）の電流比の如き相補回路３４゜３６における
他のコンポーネント（部品）の比率を変えることによっ
ても同様な効果を達成することができる。

ＡＧＣ回路２４を第６図に示すように集積回路で作製す
る（これは好ましい構成技法である）場合には、上述し
たような比率が任意の特定回路部品の絶対値よりもずっ
と簡単に制御される。

第１図から明らかなように、第２増幅段１２は振幅検出
器１６の出力により直接ＡＧＣ制御される。

従って、この第２増幅段１２の利得はいずれかの信号が
ある場合に低下し始める。しかし大多数の用途では、第
２増幅段１２でも利得低減のオンセット（開始時点）を
受信信号が第１しきい値以上となるまで遅延させるのが
望ましい。このようにするために、増幅段１２は予定し
きい値以下のＡＧＣ信号を無視するように設けることが
できる。他の例として、振幅検出器１６に第３図に示す
ようにＡＧＣ制御回路を設けて、第２増幅役により出力
される信号の振幅が予定しきい値以上となるまで利得低
減信号がライン１８及び２０に現れないようにすること
もできる。この場合には第１図に示すＡＧＣ制御回路２
４を振幅検出器１６におけるＡＧＣ制御回路の出力端子
に縦続接続させることができる。

ＡＧＣ制御をずらせるさらに他の方法では第４図に示す
ような回路を用いる。この方式では振幅検出器１６から
のライン１８．２０における出力信号を第２増幅段１２
のＡＧＣ入力端子２２に直接供給する代わりに、第３図
に示すようなＡＧＣ制御回路２４′を介して第２増幅段
１２のＡＧＣ入力端子２２に供給する。このＡＧＣ制御
回路２４′　はライン１８．２０における信号が１８ミ
リボルト以上となるまでこの回路が第２増幅段１２に利
得低減信号を供給しないように例えば２：１の面積比で
設けることができる。

別のＡＧＣ制御回路２４″をライン１８．２０と第１増
幅段１０のＡＧＣ入力端子４６との間に介挿させること
ができる。このＡＧＣ制御回路２４″の面積比はＡＧＣ
役２４′によって用いられる２：１の面積比以上として
、ライン１８．２０にふける信号が例えば５０ミリボル
ト以上となるまでは利得低減信号が第１増幅段１０に供
給されないようにする必要がある。

前述した回路（ＡＧＣ制御回路を互いに縦続接続するか
、又は共通の入力信号により幾つかのＡＧＣ制御回路を
作動させる）のいずれも任意多数の利得段と一緒に使用
すべく機能拡大させることがでのることは明らかである
。また、本発明の回路は増幅段と一体の部分として組み
込むことができ、別個の回路素子として出現させる必要
もないこと明らかである。このような構成技法を用いる
ことにより、同じライン１８．２０を全ての利得（増幅
）段に通すことができ、これらの利得段のレスポンスは
それに用いるトランジスタの面積比に依存するようにな
る。

第３図のＡＧＣ制御回路は、種々のＡＧＣ電圧を必要と
する利得段の個数と同数複製することができるも、その
代わりとして第５図の回路を用いることもできる。この
第５図におけるトランジスタＱ１及びＱ２は第３図のト
ランジスタとほぼ同じように接続する。これらのトラン
ジスタＱ１及びＱ２の出力端子からは第１利得制御段用
のＡＧＣ制御電圧が取り出される。

第５図の回路ではトランジスタＱ２の二重使用によって
第２ＡＧＣ電圧を発生させる。即ち、第２ＡＧＣ制御回
路はトランジスタＱ、　、　Ｑ、の回路に１個以上のト
ランジスタＱ３を付加することにより簡単に形成するこ
とができ、トランジスタＱ２及びＱ３の出力端子から第
２ＡＧＣ電圧を取り出すことができる。なふ、この回路
ではＡＧＣラインから利得側増幅器によって引き込まれ
る電流は回路動作をアップセットしない（狂わさない）
ように無視し得るものとすることは勿論である。

第５図の回路でも利得を随意決定する抵抗Ｒｇａｉｎｌ
を示してあり、これをトランジスタＱ＋　のエミッタと
Ｑ２のエミッタとの間に接続する。抵抗Ｒｇａｉｎｌに
対する負荷抵抗Ｚ　Ｌ　ｌ　＊　　Ｚ　Ｌ　２の比率を
選択することによって利得低減特性の勾配を制御（即ち
、第２図に示すようにする）ことができ、従って受信信
号強度の所定の変化に対して利得低減処置が行われる。

大抵のＦＭ通信受信機は一般に利得制御されず、その代
わり、それら受信機の増幅器を最大増幅度で作動させる
と共に、増幅信号をハードクリッピング、即ち制限する
ことによって利得を制御している。腕詩形式のページン
グ受信機における比較的小形の開口アンテナを用いる当
面の用途では、受信機を例えばＦＭリミッタ−技法に頼
るよりもむしろ利得制御すれば多経路（マルチパス）の
影響が最小となることを確かめた。

前述したように、本発明には共通基板上に集積化する回
路構成を用いるのが好適である。ＩＣ製造技法では個々
のコンポーネントの特性を正確に制御することはできな
いが、所定コンポーネント間の比率は極めて良好に制御
することができる。

コンポーネント間の比率を制御することによって本発明
回路の特性を正確に適合させることができるのであって
、いずれかのコンポーネントそのものの絶対値を適合さ
せるのではない。

前述した所から明らかなように、本発明によれば合成増
幅器チェーンのダイナミックレンジを最大にする目的の
ために集積回路形態にて作製する一連の利得制御増幅器
の利得低減開始時点を正確に、しかも反復的に系列化さ
せることができる。

これは入力段に対する利得低減の開始時点を系列化、即
ち遅延させることである。

本発明は上述した例のみに限定されるものではなく、幾
多の変更を加え得ること勿論である。例えば、上述した
例では雑音排除性の目的に好適で、しかも差動回路構成
のものを示したが、本発明の原理はシングル−エンド回
路形態のものを用いて実施することもできる。同様に、
エミッタ接地形増幅器として構成されるＡＧＣ制御回路
を用いる例を図示したが、ベース接地形増幅器の如き他
の形態のものを用いることもできる。さらに、第３図の
負荷３８．４０用のダイオードを用いて、回路のレスポ
レスに非線形効果を導入させることもできる。最後に、
本発明をＦＭ受信機に使用する場合のみにつき説明した
理由は、本発明は他の種々の受信機及び増幅器にも同じ
ように有効であるからである。

【図面の簡単な説明】

第１図は本発明によるＡＧＣ回路を用いる受信機の一例
を示すブロック図； 第２図は本発明によるＡＧＣ回路を用いる受信機におけ
る縦続接続した第１及び第２利得段での利得低減処置を
受信信号強度の関数として示す特性図； 第３図は本発明によるＡＧＣ回路の一例を示す回路図： 第４図は本発明によるＡＧＣ回路を用いる受信機の変形
例を示すブロック図： 第５図は独立２段制御のＡＧＣ回路を示す回路図； 第６図は本発明によるＡＧＣ回路を集積回路形態にて作
製した斜視図である。 １０・・・第１増幅段　　　　１２・・・第２増幅段１
６・・・振幅検出器 ２２・・・第２増幅段のＡＧＣ入力端子２４　、２４’
　、２４″・・・ＡＧＣ制御回路２６．２８・・・トラ
ンジスタ ２９・・・利得設定素子 ３０．３２・・・ＡＧＣ出力端子 ３４．３６・・・相補回路　　３８．４０・・・コレク
タ４２．４４・・・電流源 ＦＩＧ、　６ ！ ヒ

Claims (1)

1. 【特許請求の範囲】 １、無線受信機に第１及び第２増幅器が縦続接続され、
   前記第１増幅器に第１ＡＧＣ信号を供給すると共に、前
   記第２増幅器に別の第２ＡＧＣ信号を供給するＡＧＣ回
   路であって、該回路が： 前記縦続接続した増幅器から出力される信 号の振幅値に関連する差分信号を第１及び第２導体に発
   生するための振幅検出手段と； 各々が入力端子、出力端子及びバイアス端 子を有している第１、第２及び第３トランジスタとを具
   えており； 前記第１及び第３トランジスタの各入力端 子を前記振幅検出手段からの前記第１導体に結合させ； 前記第２トランジスタの入力端子を前記振 幅検出手段からの前記第２導体に結合させ：前記第１及
   び第２トランジスタの出力端子 が前記第１ＡＧＣ信号を発生し； 前記第２及び第３トランジスタの出力端子 が前記第２ＡＧＣ信号を発生し；且つ 前記第１と第２トランジスタとの間の飽和 電流の比率が前記第２と第３トランジスタとの間の飽和
   電流の比率に等しくならないようにしたことを特徴とす
   るＡＧＣ回路。 ２、無線受信機に第１及び第２増幅器が縦続接続され、
   前記第１増幅器に第１ＡＧＣ信号を供給すると共に、前
   記第２増幅器に別の第２ＡＧＣ信号を供給するＡＧＣ回
   路であって、該回路が： 前記縦続接続した増幅器から出力される信 号の振幅値に関連する差分信号を第１及び第２導体に発
   生するための振幅検出手段と； 各々が差動構成の第１及び第２トランジス タを具えており、これらの各トランジスタが入力端子、
   出力端子及びバイアス端子を有している第１及び第２制
   御段とを具えており；前記各第１トランジスタの入力端
   子を前記 振幅検出手段からの前記第１導体に結合させ；前記各第
   ２トランジスタの入力端子を前記 振幅検出手段からの前記第２導体に結合させ；前記第１
   制御段におけるトランジスタの出 力端子が前記第１ＡＧＣ信号を発生し； 前記第２制御段におけるトランジスタの出 力端子が前記第２ＡＧＣ信号を発生し；且つ前記第１制
   御段における前記第１と第２ト ランジスタとの間の飽和電流の比率が前記第２制御段に
   おける前記第１と第２トランジスタとの間の飽和電流の
   比率に等しくならないようにしたことを特徴とするＡＧ
   Ｃ回路。 ３、前記第１制御段が、給電線と前記第１及び第２トラ
   ンジスタの出力端子との間に介挿される第１及び第２負
   荷素子を含み； 第３負荷素子を前記第１及び第２トランジ スタのバイアス端子間に介挿し；且つ 前記第１ＡＧＣ信号が前記振幅検出手段か ら供給される差分信号の変動関数として変化する速度を
   、前記第３負荷素子のインピーダンスに対する前記第１
   と第２負荷素子のインピーダンスの比によって設定され
   るようにしたことを特徴とする請求項２に記載のＡＧＣ
   回路。 ４、前記第１及び第２制御段を共通基板上に集積回路形
   態で作製し、且つ前記トランジスタの面積を相違させて
   、前記飽和電流比を相違させるようにしたことを特徴と
   する請求項２に記載のＡＧＣ回路。 ５、請求項４に記載のＡＧＣ回路を組み込んだＦＭ受信
   機。 ６、無線受信機における利得制御増幅器に適用するＡＧ
   Ｃ信号発生用のＡＧＣ回路であって、該回路が： 差動構成の第１及び第２トランジスタを有 している差動制御段を具え、前記各トランジスタの入力
   端子が前記受信機によって受信される信号の振幅値に関
   連する差分入力信号を受信し、且つ前記トランジスタの
   出力端子が前記利得制御増幅器に与える異なるＡＧＣ信
   号を供給し、前記第１及び第２トランジスタの飽和電流
   を相違させて、これらのトランジスタの入力端子に０ボ
   ルトでない所定の差分信号が供給される際に０ボルトの
   出力信号を発生するようにしたことを特徴とするＡＧＣ
   回路。 ７、前記第１及び第２トランジスタを共通基板上に集積
   回路形態で作製し、且つ前記両トランジスタの面積を相
   違させて、これら両トランジスタの飽和電流を相違させ
   るようにしたことを特徴とする請求項６に記載のＡＧＣ
   回路。 ８、前記入力端子を前記トランジスタのベースとし、且
   つ前記出力端子を前記トランジスタのコレクタとしたこ
   とを特徴とする請求項６に記載のＡＧＣ回路。 ９、前記差分ＡＧＣ出力信号が差分入力信号の変動関数
   として変化する速度を設定する手段も設けたことを特徴
   とする請求項６に記載のＡＧＣ回路。 １０、第１利得低減信号と第２利得低減信号の発生時点
   をずらすためのスタガ回路であって、差動構成の第１及
   び第２トランジスタを有する差動制御段を具えており、
   前記両トランジスタのベースを前記第１利得低減信号に
   よって駆動させ、前記両トランジスタの出力端子が第２
   利得低減信号を発生し、前記両利得低減信号の発生時点
   を前記第１及び第２トランジスタの面積比によってずら
   すようにしたことを特徴とするスタガ回路。 １１、前記第１利得低減信号が次式によって規定される
   値以上となるまでの十分な利得低減処置においては前記
   第２利得低減信号を無効とし； Ｖ＿Ｔ１＿ｎ（Ａ） 上式におけるＶ＿ｔを熱電圧定数とし、Ａを前記差動制
   御段における第１と第２トランジスタとの面積比とした
   ことを特徴とする請求項１０に記載のスタガ回路。 １２、無線受信機における第１及び第２増幅器の利得を
   制御する方法であって、第１増幅器における有意利得低
   減処置の開始時点を、受信信号強度の関数として第２増
   幅器における有意利得低減処置の開始時点とはずらし； 第１及び第２ＡＧＣ回路によって、前記第 １及び第２増幅器にＡＧＣ信号を供給し、前記両ＡＧＣ
   回路は複数のコンポーネントから成り、しかも同一形態
   のものとし、これらの両ＡＧＣ回路を共通信号源により
   制御し；且つ 前記両ＡＧＣ回路を共通基板に集積回路形 態で作製するに当り、前記第１ＡＧＣ回路における或る
   コンポーネントの面積が前記第２ＡＧＣ回路における同
   じコンポーネントの面積に対して１以外の所望な面積比
   を有するように形成し、前記両ＡＧＣ回路における対応
   するコンポーネントの面積比を相違させることによって
   、第１増幅器での有意利得低減処置の開始時点を、受信
   信号強度の関数として第２増幅器での有意利得低減処置
   の開始時点とはずらすことを特徴とする利得制御方法。