JPS60121809A - 受信機 - Google Patents
受信機Info
- Publication number
- JPS60121809A JPS60121809A JP23660384A JP23660384A JPS60121809A JP S60121809 A JPS60121809 A JP S60121809A JP 23660384 A JP23660384 A JP 23660384A JP 23660384 A JP23660384 A JP 23660384A JP S60121809 A JPS60121809 A JP S60121809A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gain
- high frequency
- differential pair
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、高周波増幅回路と中間周波増幅回路の利得を
制御するためのＡＧＣ回路を具備した受信機に関する。
制御するためのＡＧＣ回路を具備した受信機に関する。
以下、図面と共に説明するに、第３図は従来のＡＧＣ回
路の一例を示し、検波回路５、平滑回路７，８より得ら
れるＡＧＣ制御電圧により制御されるトランジスタ９．
１０．１１の各コレクタ電流により多段増幅器２，３．
４の各利得が制御される。
路の一例を示し、検波回路５、平滑回路７，８より得ら
れるＡＧＣ制御電圧により制御されるトランジスタ９．
１０．１１の各コレクタ電流により多段増幅器２，３．
４の各利得が制御される。
高周波増幅回路２，３および４は、例えばそれぞれ差動
増幅回路によって構ｒ＆され、各差動増幅回路に流入す
る直流バイアス電流を与える定電流源回路はトランジス
タ９．１０および１１、並びにエミッタ抵抗１．２．１
３および１４によって構成されている。
増幅回路によって構ｒ＆され、各差動増幅回路に流入す
る直流バイアス電流を与える定電流源回路はトランジス
タ９．１０および１１、並びにエミッタ抵抗１．２．１
３および１４によって構成されている。
端子１よ１）の入力信号は高周波増幅回路２，３゜４に
て増幅され、次に検波回路５にて検波され、出力端子Ｇ
、！９取り出される。端子６１こ現れた検波信号は抵抗
マ、コンデンサ８にて平滑され、へ〇Ｃ制御電圧として
定電流源回路のＮＰＮ トランジスタ９〜１１のベース
に印加され、これによって各トランジスタ９〜１１の定
電流値を可変させることによって結果的に差動増幅回路
の増幅利得を可変させるものである。
て増幅され、次に検波回路５にて検波され、出力端子Ｇ
、！９取り出される。端子６１こ現れた検波信号は抵抗
マ、コンデンサ８にて平滑され、へ〇Ｃ制御電圧として
定電流源回路のＮＰＮ トランジスタ９〜１１のベース
に印加され、これによって各トランジスタ９〜１１の定
電流値を可変させることによって結果的に差動増幅回路
の増幅利得を可変させるものである。
しかしなが１第３図の従来のＡＧＣ回路においては、Ａ
ＧＣ制御電圧の低下ｔこよって各トランジスタ９，１０
．１１のコレクタ電流が同時１こ低下を開始し、多段増
幅器２，３．４の各利得が同時に減少を開始する。
ＧＣ制御電圧の低下ｔこよって各トランジスタ９，１０
．１１のコレクタ電流が同時１こ低下を開始し、多段増
幅器２，３．４の各利得が同時に減少を開始する。
ところで本願発明者の検討によって、後段増幅器の利得
が低利得状態となる前に前段増幅器の利得が低下を開始
すると、前段増幅器の出力から発生される出力雑音が後
段増幅器【こよって増幅されるため、Ｓ／Ｎ比が劣化す
るとり・う問題が明らかとされた。すなわち、多段増幅
器内にお（・では前段増幅器および後段増幅器がそれぞ
れ最大利得状態に制御されている時に前段増幅器および
後段増幅器のそれぞれのＳ／Ｎ比が最良となるように、
多段増幅器は一般的に設計されて（・る６従って、前段
および後段増幅器の利得が低下するに従って前段および
後段増幅器の出力よりの雑音レベルが増大する。以」二
の理由から、後段増幅器が低利得状態となる前に前段増
幅器の利得が低下を開始すると、前段増幅器の出力雑音
が後段増幅器によりて増幅されるため多段増幅器のＳ／
Ｎ比が劣化するという問題が生しるものである。
が低利得状態となる前に前段増幅器の利得が低下を開始
すると、前段増幅器の出力から発生される出力雑音が後
段増幅器【こよって増幅されるため、Ｓ／Ｎ比が劣化す
るとり・う問題が明らかとされた。すなわち、多段増幅
器内にお（・では前段増幅器および後段増幅器がそれぞ
れ最大利得状態に制御されている時に前段増幅器および
後段増幅器のそれぞれのＳ／Ｎ比が最良となるように、
多段増幅器は一般的に設計されて（・る６従って、前段
および後段増幅器の利得が低下するに従って前段および
後段増幅器の出力よりの雑音レベルが増大する。以」二
の理由から、後段増幅器が低利得状態となる前に前段増
幅器の利得が低下を開始すると、前段増幅器の出力雑音
が後段増幅器によりて増幅されるため多段増幅器のＳ／
Ｎ比が劣化するという問題が生しるものである。
一方、第３図の従来のＡＧＣ回路においては、トランジ
スタ９，１０．１１のエミッタ抵抗１２゜１３．３４の
抵抗値バラツキによって、多段増幅器２．３．４の各利
得制御感度がバラツキを示すため、ＡＧＣ動作が不確実
となりやすいという欠点を有する。
スタ９，１０．１１のエミッタ抵抗１２゜１３．３４の
抵抗値バラツキによって、多段増幅器２．３．４の各利
得制御感度がバラツキを示すため、ＡＧＣ動作が不確実
となりやすいという欠点を有する。
従って、本発明の目的は受信（穴内の高周波増幅回路と
中間周波増幅回路の好適なＡＧＣ動作を可能とした受信
機を提供することにある。
中間周波増幅回路の好適なＡＧＣ動作を可能とした受信
機を提供することにある。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、受信機内の高周波増幅回路（２）と、この高
周波増幅回路（２）の後段に接続された中間周波増幅回
路（４）と、上記高周波増幅回路（２）の利得を制御す
るための第１の差動対１ランノ入り（２３，２４）と、
上記中間周波増幅回路（４）の利得を制御するための第
２の差動対トランジスタ（２６，２７）とを具備し、上
記第１の差動対トランジスタの一方（２３）と上記第２
の差動対トランジスタの一方（２６）とに固定バイアス
電圧を印加し、」二記俯１の差動対トランジスタの他方
（２４）と上記ｆｆ１２ノ差動対トランジスタの他方（
２７）とにＡＧＣ制御電圧を印加し、上記固定バイアス
電圧のレベルと上記Ａ Ｇ Ｃｆｔ＋ｌＪ御電圧のレベ
ルとは上記高周波増幅回路（２）の人力信号レベルの増
大に際して上記中間周波増幅回路（４）の利得を減少さ
せた後上記高周波増幅回路（２）の利得を減少させる如
く設定されたことを特徴とする。
周波増幅回路（２）の後段に接続された中間周波増幅回
路（４）と、上記高周波増幅回路（２）の利得を制御す
るための第１の差動対１ランノ入り（２３，２４）と、
上記中間周波増幅回路（４）の利得を制御するための第
２の差動対トランジスタ（２６，２７）とを具備し、上
記第１の差動対トランジスタの一方（２３）と上記第２
の差動対トランジスタの一方（２６）とに固定バイアス
電圧を印加し、」二記俯１の差動対トランジスタの他方
（２４）と上記ｆｆ１２ノ差動対トランジスタの他方（
２７）とにＡＧＣ制御電圧を印加し、上記固定バイアス
電圧のレベルと上記Ａ Ｇ Ｃｆｔ＋ｌＪ御電圧のレベ
ルとは上記高周波増幅回路（２）の人力信号レベルの増
大に際して上記中間周波増幅回路（４）の利得を減少さ
せた後上記高周波増幅回路（２）の利得を減少させる如
く設定されたことを特徴とする。
従って、入力信号レベルの増大に際し後段の中間周波増
幅回路（４）を最低別報・状態とした後に前段の高周波
増幅回路（２）の利得を低下させることが可能となるた
め、受信機全体のＳ／Ｎ比の劣化を防止することがで終
る。
幅回路（４）を最低別報・状態とした後に前段の高周波
増幅回路（２）の利得を低下させることが可能となるた
め、受信機全体のＳ／Ｎ比の劣化を防止することがで終
る。
さらに、高周波増幅回路（２）と中間周波増幅回路（４
）の利得制御はそれぞれに接続された差動対トランジス
タ（２３，２４； ２６，２７）の一方のトランジスタ
（２３；２６）と他力のトランジスタ（２４；２７）の
差動切換特性によって決定されるため、従来と比較し利
得制御感度のバラツキが小さくなり、Ａ Ｇ Ｃ動作を
確実とすることができる。
）の利得制御はそれぞれに接続された差動対トランジス
タ（２３，２４； ２６，２７）の一方のトランジスタ
（２３；２６）と他力のトランジスタ（２４；２７）の
差動切換特性によって決定されるため、従来と比較し利
得制御感度のバラツキが小さくなり、Ａ Ｇ Ｃ動作を
確実とすることができる。
以下、本発明を第１図を参照にして説明する。
第１図は本発明によるＡＭ受受信の一実施例の回路図を
示す。同図中、１５はアンアナで高周波信号を受信する
。高周波信号は高周波増幅回路２で増幅され、次に混合
回路１６に送られ、ここで局部発振回路１７上りの局部
発振信号にて周波数変換されての中間周波信号（例えば
４ Ｓ Ｓ Ｋ Ｈｚ）にされる。この信号は中間周波
増幅回路４にて増幅され、次に検波回路５にて検波され
て低周波信号とされて低周波増幅回路１８に送られる。
示す。同図中、１５はアンアナで高周波信号を受信する
。高周波信号は高周波増幅回路２で増幅され、次に混合
回路１６に送られ、ここで局部発振回路１７上りの局部
発振信号にて周波数変換されての中間周波信号（例えば
４ Ｓ Ｓ Ｋ Ｈｚ）にされる。この信号は中間周波
増幅回路４にて増幅され、次に検波回路５にて検波され
て低周波信号とされて低周波増幅回路１８に送られる。
高周波増幅回路２は例えば差動増幅回路によって形成さ
れ、その差動増幅回路に対するバイアス回路１００は、
差動形式に接続された一対のトランジスタ２３および２
４、並びに定電流電源回路２５から成る。定電流源回路
２５は、単なる抵抗素子であってもよい。一対のトラン
ジスタの中、トランジスタ２３のベースには、電源回路
２００より、直流定電圧Ｖｏ＋が与えられ、他方のトラ
ンジスタ２４のベースには、検波回路５より得られたＡ
ＧＣ制御電圧Ｖ ｈａｃが印加され、そのコレクタには
電源Ｖｃが接続される。
れ、その差動増幅回路に対するバイアス回路１００は、
差動形式に接続された一対のトランジスタ２３および２
４、並びに定電流電源回路２５から成る。定電流源回路
２５は、単なる抵抗素子であってもよい。一対のトラン
ジスタの中、トランジスタ２３のベースには、電源回路
２００より、直流定電圧Ｖｏ＋が与えられ、他方のトラ
ンジスタ２４のベースには、検波回路５より得られたＡ
ＧＣ制御電圧Ｖ ｈａｃが印加され、そのコレクタには
電源Ｖｃが接続される。
中間周波増幅回路４も、高周波増幅回路２と同様な回路
形式によって構成される。増幅回路４のバイアス回路３
００もまた、バイアス回路１００と同様に、一対のトラ
ンシ゛スタ２６および２７、並びに定電流源回路２８と
から成る。定電流源回路２８も単なる抵抗素子から構成
できる。一対のトランジスタの中、トランジスタ２６の
ベースには、電源回路２００より、直流定電圧ＶＲ２が
与えられる。この電圧■１１２は、ＶＢ＋より絶対値的
に低い電圧に選択されている。
形式によって構成される。増幅回路４のバイアス回路３
００もまた、バイアス回路１００と同様に、一対のトラ
ンシ゛スタ２６および２７、並びに定電流源回路２８と
から成る。定電流源回路２８も単なる抵抗素子から構成
できる。一対のトランジスタの中、トランジスタ２６の
ベースには、電源回路２００より、直流定電圧ＶＲ２が
与えられる。この電圧■１１２は、ＶＢ＋より絶対値的
に低い電圧に選択されている。
電源回路２００は、定電圧電源Ｖｚに接続されたポテン
ショメータ回路を形成する抵抗２０゜２１および２２よ
り構成される。この電源回路２００は、これらの抵抗の
代りに、ＰＮ接合半導体ダイオードのような定電圧素子
を複数個直列接続して構成しても良いことはもちろんで
ある。
ショメータ回路を形成する抵抗２０゜２１および２２よ
り構成される。この電源回路２００は、これらの抵抗の
代りに、ＰＮ接合半導体ダイオードのような定電圧素子
を複数個直列接続して構成しても良いことはもちろんで
ある。
ＡＧＣ電圧■＾ｃｃは、検波回路５より分岐され、抵抗
７およびコンデンサ８から成るディカップリング回路を
通して得られる。
７およびコンデンサ８から成るディカップリング回路を
通して得られる。
動作について説明するに、いま、高周波増幅回路２の入
力信号レベルすなわち受信信号の電界強度が大となって
上記のＡＧＣ制御電圧ＶＡ（ＪＣが大きくなると、トラ
ンジスタ２４，２７のコレクタ電流が増大する。ここで
トランジスタ２３．２４のコレクタ電流の和、トランジ
スタ２６．２７のコレクタ電流の和はそれぞれ一定であ
るため、トランジスタ２３，２６のコレクタ電流がそれ
ぞれが減少する。従って増幅回路２，４のバイアス回路
のバイアス電流Ｉ Ｃ１ｌＩ Ｃ２が減少し、増幅回路
２．４の増幅利得が低減する。このとぎ、トランシ゛ス
タ２３の固定バイアス電圧ＶＢ、よりもトランジスタ２
６の固定バイアス■１３２の方が低いため、トランジス
タ２３のコレクタ電流ＩＣ，が減少するよりも前にトラ
ンジスタ２６のコレクタ７Ｍ、流１ｃ２の方が早く減少
する。従って増幅回路４（一対のエミッタ結合されたト
ランジスタから威る差動回路）の利得低下は、増幅回路
２の利得低下は、増幅回路２の利得低下よりも早く行な
われることになる。
力信号レベルすなわち受信信号の電界強度が大となって
上記のＡＧＣ制御電圧ＶＡ（ＪＣが大きくなると、トラ
ンジスタ２４，２７のコレクタ電流が増大する。ここで
トランジスタ２３．２４のコレクタ電流の和、トランジ
スタ２６．２７のコレクタ電流の和はそれぞれ一定であ
るため、トランジスタ２３，２６のコレクタ電流がそれ
ぞれが減少する。従って増幅回路２，４のバイアス回路
のバイアス電流Ｉ Ｃ１ｌＩ Ｃ２が減少し、増幅回路
２．４の増幅利得が低減する。このとぎ、トランシ゛ス
タ２３の固定バイアス電圧ＶＢ、よりもトランジスタ２
６の固定バイアス■１３２の方が低いため、トランジス
タ２３のコレクタ電流ＩＣ，が減少するよりも前にトラ
ンジスタ２６のコレクタ７Ｍ、流１ｃ２の方が早く減少
する。従って増幅回路４（一対のエミッタ結合されたト
ランジスタから威る差動回路）の利得低下は、増幅回路
２の利得低下は、増幅回路２の利得低下よりも早く行な
われることになる。
以上の説明から明らかなように、高周波増幅回路２の入
力信号レベルすなわち受信信号レベルが極めて低い場合
は、ＡＧＣ制御電圧Ｖｘａｃも極めて低く、トランジス
タ２３のコレクタ・エミッタ径路には定電流源回路２５
の電流が流れ、トランジスタ２６のコレクタ・エミッタ
径路には定電流源２８の電流が流れるため、高周波増幅
回路２と中間周波増幅回路４とはそれぞれ高利得状態で
入力信号を増幅する。
力信号レベルすなわち受信信号レベルが極めて低い場合
は、ＡＧＣ制御電圧Ｖｘａｃも極めて低く、トランジス
タ２３のコレクタ・エミッタ径路には定電流源回路２５
の電流が流れ、トランジスタ２６のコレクタ・エミッタ
径路には定電流源２８の電流が流れるため、高周波増幅
回路２と中間周波増幅回路４とはそれぞれ高利得状態で
入力信号を増幅する。
次に受信信号レベルが若干増大すると、ＡＧＣ制御電Ｊ
王Ｖ八ａへは固定バイアス電圧Ｖ ｎ ２と固定バイア
ス電圧Ｖ Ｂ １との間のレベルまで上昇し、トランジ
スタ２３のコレクタ・エミッタ径路には定電流源回路２
５の電流が流れ、トランジスタ２７のコレクタ・エミッ
タ径路には定電流源回路２８の電流が流れるため、高周
波増幅回路２は高利得状態で動作し、中間周波増幅回路
４は低利得状態で動作する。
王Ｖ八ａへは固定バイアス電圧Ｖ ｎ ２と固定バイア
ス電圧Ｖ Ｂ １との間のレベルまで上昇し、トランジ
スタ２３のコレクタ・エミッタ径路には定電流源回路２
５の電流が流れ、トランジスタ２７のコレクタ・エミッ
タ径路には定電流源回路２８の電流が流れるため、高周
波増幅回路２は高利得状態で動作し、中間周波増幅回路
４は低利得状態で動作する。
受信信号レベルがさらに増大してＡ Ｇ Ｃ制御電圧〜
’ ＡＧＣか固定バイアス電圧＼ｌＢ、に近いレベルま
で」二昇すると、定電流源回路２５の電流はトランジス
タ２４のコレクタ・エミッタ径路にも流れるようになる
ため、高周波増幅回路２の利得も低下を開始する。
’ ＡＧＣか固定バイアス電圧＼ｌＢ、に近いレベルま
で」二昇すると、定電流源回路２５の電流はトランジス
タ２４のコレクタ・エミッタ径路にも流れるようになる
ため、高周波増幅回路２の利得も低下を開始する。
このように、受信信号レベルの増大に際して後段に配置
された中間周波増幅回路４が低利得状態となった後に前
段に配置された高周波増幅回路２の利得の低下が開始さ
れるため、受信機全体のＳ／Ｎ比の劣化を防止できるも
のとなる。
された中間周波増幅回路４が低利得状態となった後に前
段に配置された高周波増幅回路２の利得の低下が開始さ
れるため、受信機全体のＳ／Ｎ比の劣化を防止できるも
のとなる。
さらに受信信号レベルが強大となってＡＧＣ電圧Ｖｈａ
ｃが固定バイアス電圧Ｖ Ｂ １を越えるレベルまで１
−別、−針ると、トランジスタ２３およびトランジスタ
２６のコレクタ・エミッタ径路の電流は零となり、高周
波増幅回路２および中間周波増幅回路４はそれぞれ最低
利得状態で動作するようになる。
ｃが固定バイアス電圧Ｖ Ｂ １を越えるレベルまで１
−別、−針ると、トランジスタ２３およびトランジスタ
２６のコレクタ・エミッタ径路の電流は零となり、高周
波増幅回路２および中間周波増幅回路４はそれぞれ最低
利得状態で動作するようになる。
各増幅回路に対するＡＧＣの動作順序の調整は電源回路
２００の出力電圧■Ｂｌ、＼７Ｂ２を調整することによ
って行なわれる。もし、■口１の電圧をＶｅ２の電圧と
等しくすれば、ＡＧｅ電圧ＶＡａｃ・は、トランジスタ
２６のコレクタ電流■ｃ２と、トランジスタ２３のコレ
クタ電流１ｃ１とを同時に制御することとなるので、増
幅回路２は後段の増幅回路４と同時に利得制御される。
２００の出力電圧■Ｂｌ、＼７Ｂ２を調整することによ
って行なわれる。もし、■口１の電圧をＶｅ２の電圧と
等しくすれば、ＡＧｅ電圧ＶＡａｃ・は、トランジスタ
２６のコレクタ電流■ｃ２と、トランジスタ２３のコレ
クタ電流１ｃ１とを同時に制御することとなるので、増
幅回路２は後段の増幅回路４と同時に利得制御される。
本発明においては、バイアス電圧をＶＢＩ ＞ Ｖｎ２
の関係に設定することにより、後段の増幅回路より前段
の増幅回路へと順次、増幅回路のバイアス電流を制御す
る。
の関係に設定することにより、後段の増幅回路より前段
の増幅回路へと順次、増幅回路のバイアス電流を制御す
る。
このように、本発明によれば後段の増幅器の利得低下と
前段の増幅器の利得低下とが順序良く行なわれるので、
従来問題となったＳ／Ｎ比の劣化を防止することができ
る。
前段の増幅器の利得低下とが順序良く行なわれるので、
従来問題となったＳ／Ｎ比の劣化を防止することができ
る。
また、本発明によれば、Ａ Ｇ Ｃ回路は、差動形式に
接続された一幻のトランジスタを基本回路としているた
め、トランジスタの特性（例えばベース・エミッタ間電
圧ＶＢＥ）のバラツキはその差動回路によって補償され
る。例えば、第１図において、あるＩＣの製造技術によ
ってトランジスタ２４のＶＢＥが高くなるとすれば、同
一シリコン基板内に製造されるトランジスタ２３のＶｐ
ｐも高くなる方向にバラツクので、結果的にＩｃ１に変
化を与えない。さらに、本発明のＡＧｃ回路は、差動回
路を基本回路としているので、■ｃ化に適している。
接続された一幻のトランジスタを基本回路としているた
め、トランジスタの特性（例えばベース・エミッタ間電
圧ＶＢＥ）のバラツキはその差動回路によって補償され
る。例えば、第１図において、あるＩＣの製造技術によ
ってトランジスタ２４のＶＢＥが高くなるとすれば、同
一シリコン基板内に製造されるトランジスタ２３のＶｐ
ｐも高くなる方向にバラツクので、結果的にＩｃ１に変
化を与えない。さらに、本発明のＡＧｃ回路は、差動回
路を基本回路としているので、■ｃ化に適している。
第２図は本発明によるヘテロゲインＡＭ受信機用集積回
路の一実施例の回路図を示す。同図中、第３図、第１図
における部分と同一部分には同一符号を附し、その説明
を省略する。本実施例にあっては増幅回路２としてＮ
ｌ） ＮＬトランジスタ９゜４０．４．３．４６等より
なるものを使用する。又増１唱回路４としては、ＮＰＮ
）ランジスタ５８゜５９．６２＋ ６４，６５＋ ６７
等よりなる差動増幅回路を使用する。又検波回路５とし
てはＮＰＮトランジスタ７０＋ ７４、コンデ゛ンサ７
６等よりなるものを使用する。又本実施例にあっては固
定デバイス回路（電源回路）２００として抵抗４８゜５
３．５４、ダイオード４９〜５２を使用し、トランジス
タ２３のベースにはダイオード５０゜５１の接続点より
大きな固定バイアス電圧Ｖ８１を印加し、トランジスタ
２６のベースには抵抗５３゜５４の接続点より小さな固
定バイアス電圧Ｖｎ２を印加している。これにより第１
図の実施例と同様な作用効果が得られる。
路の一実施例の回路図を示す。同図中、第３図、第１図
における部分と同一部分には同一符号を附し、その説明
を省略する。本実施例にあっては増幅回路２としてＮ
ｌ） ＮＬトランジスタ９゜４０．４．３．４６等より
なるものを使用する。又増１唱回路４としては、ＮＰＮ
）ランジスタ５８゜５９．６２＋ ６４，６５＋ ６７
等よりなる差動増幅回路を使用する。又検波回路５とし
てはＮＰＮトランジスタ７０＋ ７４、コンデ゛ンサ７
６等よりなるものを使用する。又本実施例にあっては固
定デバイス回路（電源回路）２００として抵抗４８゜５
３．５４、ダイオード４９〜５２を使用し、トランジス
タ２３のベースにはダイオード５０゜５１の接続点より
大きな固定バイアス電圧Ｖ８１を印加し、トランジスタ
２６のベースには抵抗５３゜５４の接続点より小さな固
定バイアス電圧Ｖｎ２を印加している。これにより第１
図の実施例と同様な作用効果が得られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、バイアス回路１００，３００の差動対トランジ
スタ２３，２４．２６．２７はバイポーラトランジスタ
以外に、ＭＯ３電界効果トランジスタを利用することが
できる。
スタ２３，２４．２６．２７はバイポーラトランジスタ
以外に、ＭＯ３電界効果トランジスタを利用することが
できる。
さらに、バイアス回路１００のトランジスタ２３のベー
スとバイアス回路３００のトランジスタ２６のベースと
に同一の固定バイアス電圧を印加する一方、バイアス回
路３００のトランジスタ２７のベースとバイアス回路１
００のトランジスタ２４のベースとの間にレベルシフト
回路を接続することによって、同一のＡ Ｇ Ｃ制御電
圧Ｖ ｈｃｃに対してトランジスタ２７のベース電位よ
りトランジスタ２４のベース電位が低くなるようにすれ
ば、入力信号レベルの増大に際して同様に中間周波増幅
回路４の利得低下の後高周波増幅回路２の利得を低下さ
せることが可能であることはいうまでもない。
スとバイアス回路３００のトランジスタ２６のベースと
に同一の固定バイアス電圧を印加する一方、バイアス回
路３００のトランジスタ２７のベースとバイアス回路１
００のトランジスタ２４のベースとの間にレベルシフト
回路を接続することによって、同一のＡ Ｇ Ｃ制御電
圧Ｖ ｈｃｃに対してトランジスタ２７のベース電位よ
りトランジスタ２４のベース電位が低くなるようにすれ
ば、入力信号レベルの増大に際して同様に中間周波増幅
回路４の利得低下の後高周波増幅回路２の利得を低下さ
せることが可能であることはいうまでもない。
第１図は本発明によるＡｈ４受信受信−実施例を示す回
路図であり、 第２図は本発明によるヘテロゲインＡＭ受信磯用集積回
路の実施例を示す回路図であり、第３図は従来のＡＧＣ
回路を示す回路図である。
路図であり、 第２図は本発明によるヘテロゲインＡＭ受信磯用集積回
路の実施例を示す回路図であり、第３図は従来のＡＧＣ
回路を示す回路図である。
Claims (1)
- 【特許請求の範囲】 １、高周波信号を受信するだめのアンテナ（１，５）。 」二記高周波信号を増幅するだめの高周波増幅回路（２
）１局部発振信号を発振するための局部発振口１ｍ（１
７）、上記高周波信号を上記局部発振信号にて周波数変
換するための混合回路（１，６）、上記混合回路の出力
信号を増幅するための中間周波増幅回路（４，）、」二
記中開周波増幅回路（４）の出力信号を検波するだめの
検波回路（５）、上記検波回路に結合されたディカップ
リング回路（７，８）、上記高周波増幅回路の利得を制
御するための第１の差動対トランジスタ（２’３．２４
）、上記中間周波増幅回路の利得を制御するための第２
の差動対トランジスタ（２６，２７）を具備し、」二記
第１の差動対トランノスタの一フバ２３）と上記第２の
差動対トランジスタの一方（２６）とに固定バイアスミ
ノ王を印加し、」二記第１の差動対トランジスタの他方
（２４）と上記第２の差動対トランジスタの他方（２７
）とに上記ディカップリング回路より得られるＡＧＣ制
御電圧を印加し、上記固定ノヘ゛イアス電圧のレベルと
上記ＡＧＣ制御電圧のレベルとは」−記アンテナ（１５
）の受信信号レベルの増大に際して」二記中間周波増幅
回路（４）の利得を減少させた後上記高周波増幅回路（
２）の利得を減少させる如く設定されたことを特徴とす
る受信機。 ２、」二記第１の差動対トランジスタの一方（２３）に
印加される固定バイアス電圧（Ｖｎｌ）は−上記第２の
差動対トランジスタの一方（２６）に印加される固定バ
イアス電圧（Ｖｎ２）より高レベルに設定され、上記第
１の差動対トランジスタの他方（２４）と」二記第２の
差動対トランジスタの他方（２７）とに共通にＡＧＣ制
御電圧が印加されたことを特徴とする特許請求の範囲第
１項記載の受信（幾。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23660384A JPS60121809A (ja) | 1984-11-12 | 1984-11-12 | 受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23660384A JPS60121809A (ja) | 1984-11-12 | 1984-11-12 | 受信機 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5537276A Division JPS52139343A (en) | 1976-05-17 | 1976-05-17 | Agc circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60121809A true JPS60121809A (ja) | 1985-06-29 |
Family
ID=17003086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23660384A Pending JPS60121809A (ja) | 1984-11-12 | 1984-11-12 | 受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60121809A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0342671A3 (en) * | 1988-05-20 | 1991-03-06 | AT&E CORPORATION | Agc delay on an integrated circuit |
-
1984
- 1984-11-12 JP JP23660384A patent/JPS60121809A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0342671A3 (en) * | 1988-05-20 | 1991-03-06 | AT&E CORPORATION | Agc delay on an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5030923A (en) | Variable gain amplifier | |
| US4489285A (en) | Signal processing circuit employing an improved composite current mirror circuit/device | |
| US4492926A (en) | Amplitude modulation detector | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| US4152667A (en) | Gain-controlled signal amplifier | |
| JPH0222906A (ja) | Ａｇｃ回路 | |
| US4041409A (en) | Automatic gain control circuit | |
| US4463319A (en) | Operational amplifier circuit | |
| JPS6155288B2 (ja) | ||
| US5999050A (en) | Differential amplifier, an integrated circuit, and a telephone | |
| US4344044A (en) | Gain-controlled amplifier utilizing variable emitter degeneration and collector load impedance | |
| US6879214B2 (en) | Bias circuit with controlled temperature dependence | |
| US4109165A (en) | Rms circuit | |
| US3502997A (en) | Integrated semiconductor cascode amplifier | |
| JPS60121809A (ja) | 受信機 | |
| US3764931A (en) | Gain control circuit | |
| JPS5950126B2 (ja) | 自動利得制御回路 | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| EP0483526B1 (en) | A current threshold detector circuit | |
| US4517508A (en) | Variable impedance circuit | |
| JPH04319805A (ja) | 利得可変増幅器 | |
| JPS626361B2 (ja) | ||
| JP2001292043A (ja) | 可変利得増幅回路 | |
| EP0091996B1 (en) | An electric circuit for detecting the maximum value of a plurality of input currents and a signal processing circuit employing it. | |
| JPH0640604B2 (ja) | 周波数変換回路 |