JPH0222958B2 - - Google Patents

Info

Publication number
JPH0222958B2
JPH0222958B2 JP59257744A JP25774484A JPH0222958B2 JP H0222958 B2 JPH0222958 B2 JP H0222958B2 JP 59257744 A JP59257744 A JP 59257744A JP 25774484 A JP25774484 A JP 25774484A JP H0222958 B2 JPH0222958 B2 JP H0222958B2
Authority
JP
Japan
Prior art keywords
color
blink
register
palette
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59257744A
Other languages
English (en)
Other versions
JPS61138292A (ja
Inventor
Ichiro Shibata
Shinpei Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP59257744A priority Critical patent/JPS61138292A/ja
Priority to KR1019850006477A priority patent/KR890002509B1/ko
Priority to EP85114816A priority patent/EP0184080B1/en
Priority to DE8585114816T priority patent/DE3579422D1/de
Publication of JPS61138292A publication Critical patent/JPS61138292A/ja
Priority to US07/161,281 priority patent/US4845477A/en
Publication of JPH0222958B2 publication Critical patent/JPH0222958B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はラスタスキヤン方式のカラーデイスプ
レイ装置に係り、特にその画面上におけるカラー
のブリンキングに係る。
［従来技術］ デイスプレイ画面上で特定の文字や記号を目立
たせるための手法にブリンクがある。従来のモノ
クロデイスプレイでは、文字または記号を単に点
滅させるだけであつた。カラーデイスプレイの場
合も初期の項は、指定された色と背景色（普通は
黒）との間の周期的な切替えによつてブリンクが
行われていた。しかし、たとえ一瞬とは云え、特
定の色が消えてしまうのは望ましくない場合があ
り、そのため黒以外の２色を使つてブリンクする
ことが提案されている。
例えば米国特許第4439759号では、複数のカラ
ー信号を記憶するカラーマツプメモリを設け、ブ
リンク時にこのメモリから２つのカラー信号を交
互に読出すようにしている。
［発明が解決しようとする問題点］ 従来のカラーブリンク方式は、カラーマツプメ
モリに記憶されているカラー信号を利用している
ため、色の種類が制限され、また或る特定の色を
指定してブリンクさせようとした場合、その色と
交互に表示されるべき別の色が画面上の他の場所
で使用されていると、画面が見づらくなるおそれ
がある。これを避けるためには、正規の表示色と
ブリンク用の色とを分ければよいが、そうすると
正規の表示色の数が半分に減つてしまう。
従つて本発明の目的は、表示可能な色の種類が
カラーマツプメモリに記憶されているカラー信号
の数に制限されないようなカラーブリンクシステ
ムを提供することにある。
［問題点を解決するための手段］ 本発明のシステムは、カラー表示用のリフレツ
シユバツフアから読出されたカラーコードを実際
に表示される色を表わすカラービデオ信号に変換
するパレツト回路と、このパレツト回路に接続さ
れたブリンク回路とを備えている。パレツト回路
はカラーコードによつてアドレス指定される複数
のパレツトレジスタから成り、各パレツトレジス
タには異なつたカラービデオ信号が予め書込まれ
ている。ブリンク回路は少なくとも２つのブリン
クカラーレジスタ、ブリンクコードレジスタ、な
らびにブリンク制御回路で構成される。処理装置
はブリンクに先立つて、ブリンクさせたい色を保
持するパレツトレジスタのアドレスをブリンクコ
ードレジスタにロードし、ブリンクさせたい色を
表わすカラービデオ信号（例えば６ビツトの信
号）を選択されたブリンクカラーレジスタにロー
ドし、ブリンクさせたい色と交互に表示される別
の色を表わすカラービデオ信号を別のブリンクカ
ラーレジスタにロードする。制御回路は所定の周
期（例えば0.5秒）を有するブリンククロツクに
同期して、ブリンクコードレジスタにあるアドレ
スによつて指定されたパレツトレジスタへブリン
クカラーレジスタの内容を交互に書込ませる。か
くして、カラーCRTのラスタスキヤンに同期し
てリフレツシユバツフアの読取りを行い、そのカ
ラーコードでパレツト回路をアクセスすれば、指
定された色のドツト位置のところで該色およびそ
れと異なる別の色が交互に表示され、これにより
カラーブリンクが達成される。
［実施例］ 本発明を適用できるカラー表示システムの概略
を第１図に示す。このシステムは、マイクロプロ
セツサ（MPU）１０、カラー画像の１ドツト当
り４ビツトのカラーコードを記憶しリフレツシユ
バツフアとして働くランダムアクセスメモリ
（RAM）１２、RAM１２から読出されたカラー
コードを実際のカラービデオ信号に変換するビデ
オ回路１４、およびビデオ回路１４からのカラー
ビデオ信号によつて駆動されカラー画像を可視表
示するカラーCRT１６で構成されている。MPU
１０、RAM１２およびビデオ回路１４はデータ
バス１８によつて相互接続され、またRAM１２
に対するアドレスは、MPU１０からアドレスバ
ス２０を介して与えられる。RAM１２はカラー
画像を表示するときにカラーCRT１６のラスタ
スキヤンに同期して連続的に読取られ、その各カ
ラーコードはメモリバス２２を通つてビデオ回路
１４へ送られる。
MPU１０、RAM１２およびカラーCRT１６
は従来のもので十分であるので、これらの詳細に
ついては省略する。
本発明に従うカラーブリンク機構を含んだビデ
オ回路１４の構成例を第２図に示す。ビデオ回路
１４の中心は、カラーマツプメモリとして働くパ
レツト回路３０である。パレツト回路３０は実際
のカラー信号を各々記憶する16個のパレツトレジ
スタから成るレジスタアレイ３２、書込み回路３
４および読取り回路３６で構成されている。本実
施例では各パレツトレジスタに記憶されるカラー
信号は６ビツトであり、従つてパレツト回路３０
は64色のうちの16色を表示可能にする。レジスタ
アレイ３２を構成するパレツトレジスタの数また
はビツト数を変えれば、表示可能な色の種類を変
えられる。書込み回路３４は、６ビツトのカラー
信号およびこのカラー信号を書込むべきパレツト
レジスタを指定する４ビツトのコードを受取る。
読取り回路３６は、表示可能信号によつて有効化
されると、第１図のRAM１２から読取られた４
ビツトのカラーコードを受取り、それによつて指
定されたパレツトレジスタの内容をカラーCRT
１６の方へ送る。
レジスタアレイ３２に書込むべき６ビツトのカ
ラー信号は第１マルチプレクサ（MPX）３８か
ら供給され、パレツトレジスタを指定する４ビツ
トのコードは第２マルチプレクサ（MPX）４０
から供給される。第1MPX３８および第2MPX４
０はいずれもブリンク動作信号が活動（“１”）か
非活動（“０”）かに応じて、２つの入力のうちの
一方を選択する。ブリンク動作信号は制御回路４
２から供給され、レジスタアレイ３２の書替えが
可能である限り、例えば0.5秒の周期で活動化お
よび非活動化を繰返す。制御回路４２はこの他
に、書込み可能信号、第１カラー選択信号および
第２カラー選択信号を発生する。
第1MPX３８および第2MPX４０はブリンク動
作信号が非活動状態にあれば、MPU１０からの
６ビツトのカラー信号および書込みアドレスレジ
スタ４４にある４ビツトのレジスタアドレスをそ
れぞれ書込み回路３４の方へ通す。書込み回路３
４がレジスタアドレスによつて指定されたパレツ
トレジスタへカラー信号を書込むのは、書込み可
能信号が活動状態のときだけである。
ブリンク動作信号が活動状態にあれば、第
1MPX３８が第１カラー選択信号および第２カラ
ー選択信号のいずれが活動状態であるかに応じ
て、第１ブリンクカラーレジスタ４６または第２
ブリンクカラーレジスタ４８にある６ビツトのカ
ラー信号を書込み回路３４へ送る。このとき第
2MPX４０は、ブリンクコードレジスタ５０にあ
る４ビツトのコード（パレツトレジスタのアドレ
ス）を書込み回路３４へ送る。第１ブリンクカラ
ーレジスタ４６は、ブリンクさせたい色を表わす
カラー信号を保持し、第２ブリンクカラーレジス
タは、ブリンクさせたい色と交互に表示される別
の色を表わすカラー信号を保持し、ブリンクコー
ドレジスタ５０は、ブリンクさせたい色を表わす
カラー信号を記憶しているパレツトレジスタのア
ドレスを保持する。これらのレジスタ４６，４８
および５０の内容は、特定の色のブリンクが要求
されたときに、MPU１０によつて設定される。
このように、ブリンクコードレジスタ５０によつ
て指定されたパレツトレジスタに、２つの異なつ
た色を表わすカラー信号を交互に書込めば、読取
り回路３６がカラーCRT１６のラスタスキヤン
に同期してこのパレツトレジスタを読取つたとき
に、カラーCRT１６の画面上で0.5秒の周期でカ
ラーブリンクが実現される。
次に第３図を参照しながら、制御回路４２の詳
細について説明する。各信号のタイミングは第４
図に示してある。ただし第４図のタイミングはブ
リンク可能信号および書替え可能信号がいずれも
活動状態にあるときのものである。ブリンク可能
信号および書替え可能信号はMPU１０によつて
セツトされるラツチ６０および６２の出力信号で
ある。制御回路４２はこれらの信号の他に、タイ
ミング制御機構（図示せず）から供給されるブリ
ンククロツクおよびシステムクロツクに応答し
て、ブリンク動作信号、書込み可能信号、第１カ
ラー選択信号および第２カラー選択信号を発生す
る。
第４図に示すように、ブリンククロツクおよび
システムクロツクは、ブリンクを行うか否かには
関係なく、周期的に印加される。本実施例では、
ブリンククロツクおよびシステムクロツクの周期
はそれぞれ0.5秒および400ナノ秒であるが、勿論
これと異なつた周期を採用することは差支えな
い。
ブリンククロツクは最初のフリツプフロツプ６
４のデータ入力Ｄ、排他的オアゲート６６の第１
入力、オアゲート７８の第１入力、および反転器
８０に印加される。システムクロツクはシフトレ
ジスタを構成している３つのフリツプフロツプ６
４，６８および７０のクロツク入力Ｃに印加され
る。フリツプフロツプ６４の出力は排他的オアゲ
ート７２の第１入力およびフリツプフロツプ６８
のデータ入力に接続され、フリツプフロツプ６８
の出力は排他的オアゲート７２の第２入力および
フリツプフロツプ７０のデータ入力に接続され、
フリツプフロツプ７０の出力は排他的オアゲート
６６の第２入力に接続される。
排他的オアゲート６６の出力は、第１カラー選
択信号を発生するアンドゲート７４の第１入力、
ブリンク動作信号を発生するアンドゲート８２の
第１入力、および第２カラー選択信号を発生する
アンドゲート８４の第１入力に接続される。排他
的オアゲート７２の出力は、ラツチ６２からの書
替え可能信号を第１入力に受取るアンドゲート７
６の第２入力に接続される。アンドゲート７６の
出力は、MPU書込み信号を第１入力に受取るオ
アゲート８６の第２入力に接続される。オアゲー
ト８６はいずれか一方の入力が活動状態にあれ
ば、書込み可能信号を発生する。
アンドゲート７４の第２入力はオアゲート７８
の出力に接続される。アンドゲート８２の第２入
力はラツチ６２の出力に接続される。アンドゲー
ト８４の第２入力はラツチ６０の出力に接続さ
れ、第３入力はブリンククロツクを反転する反転
器８０の出力に接続される。
次に第４図も参照しながら、第３図の回路の動
作を説明する。
前述のように、ラツチ６０および６２はMPU
１０によつて既にセツトされているものとする。
これは第１図のシステムにおいて、特定の色のブ
リンクが行われることを表わす。この状態でブリ
ンククロツクが活動状態になると、最初のシステ
ムクロツクの立上りでフリツプフロツプ６４がセ
ツトされる。このときフリツプフロツプ７０はリ
セツトされているから、排他的オアゲート６６が
条件付けられてその出力を活動状態にする。ブリ
ンククロツクはオアゲート７８にも印加されるの
で、結局排他的オアゲート６６およびオアゲート
７８の出力によつてアンドゲート７４が条件付け
られ、第１カラー選択信号を発生する。この信号
は第２図中のゲート５２に印加され、第１ブリン
クカラーレジスタ４６の内容を第1MPX３８の方
へ通過させる。このときアンドゲート８２も条件
付けられて、ブリンク動作信号を発生する。従つ
て第1MPX３８は、ゲート５２を通過したカラー
信号を書込み回路３４へ送る。ブリンク動作信号
は第2MPX４０にも選択信号として印加され、ブ
リンクコードレジスタ５０の内容を書込み回路３
４の方へ通過させる。この時点ではまだ書込み可
能信号が発生されていないので、書込み回路３４
はレジスタアレイ３２への書込みを行わない。
書込み可能信号は、フリツプフロツプ６４およ
び６８の出力が異なつているとき、すなわち２番
目および３番目のシステムクロツクの立上りの間
で、オアゲート８６から発生される。書込み回路
３４の動作についてはあとで説明する。
フリツプフロツプ７０は４番目のシステムクロ
ツクの立上りでセツト状態を出力する。このとき
ブリンククロツクはまだ活動状態にあるから、排
他的オアゲート６６の２つの入力が一致し、従つ
てその出力が非活動状態になつてアンドゲート７
４および８２からの第１カラー選択信号およびブ
リンク動作信号の発生を阻止する。アンドゲート
８２の出力が非活動状態にあると、MPU１０は
レジスタアレイ３２への書込みを行うことができ
る。その場合、MPU１０は非活動のブリンク動
作信号に応答して、書込みたいパレツトレジスタ
のアドレスを書込みアドレスレジスタ４４にロー
ドした後、このパレツトレジスタに書込む６ビツ
トのカラー信号を第1MPX３８に供給し、更に
MPUの書込み信号を発生する。MPU書込み信号
はオアゲート８６を通つて書込み可能信号として
書込み回路３４に印加される。かくして、MPU
１０によつて指定されたパレツトレジスタにカラ
ー信号が書込まれる。ただし通常の場合は、
MPU１０がこのような書込みを行うのは、レジ
スタアレイ３２を初期設定するときだけである。
ブリンククロツクが活動状態から非活動状態に
遷移すると、排他的オアゲート６６の入力条件
（不一致）が再び満足され、その出力を活動状態
にする。しかし今回はブリンククロツクが非活動
のため、アンドゲート７４に代つてアンドゲート
８４が条件付けられ、第２カラー選択信号を発生
する。ラツチ６０および６２はセツトされたまま
である。アンドゲート８２はアンドゲート８４と
同時に条件付けられて、再びブリンク動作信号を
発生する。書込み可能信号の発生タイミングは、
ブリンククロツクが活動状態にあつたときと同じ
である。この結果、第２ブリンクカラーレジスタ
４８にある６ビツトのカラー信号が、ブリンクコ
ードレジスタ５０によつて指定されたパレツトレ
ジスタに書込まれる。オアゲート８６ならびにア
ンドゲート８２および８４の出力が非活動状態に
なるタイミングも前と同じである。
ラツチ６０および６２がセツトされている間以
上の動作を繰返すと、ブリンクコードレジスタ５
０によつて指定されたパレツトレジスタに第１お
よび第２のカラー信号が0.5秒の周期で交互に書
込まれる。従つて、ラスタスキヤンに同期してこ
のパレツトレジスタの内容を読取れば、カラー
CRT１６の画面上の同じドツト位置で、指定さ
れた色（第１ブリンクカラー）およびそれと異な
る別の色（第２ブリンクカラー）が交互に表示さ
れる。第２ブリンクカラーレジスタ４８の内容
は、レジスタアレイ３２に記憶されている16種類
のカラー信号とは異なつているのが望ましい。
ブリンクを終らせる場合、まずMPU１０によ
つてラツチ６０がリセツトされる。この結果、反
転器８８の働きによつてアンドゲート７４の第２
入力が活動状態に保たれ、一方ではアンドゲート
８４の第２入力が非活動状態に保たれる。従つ
て、カラー選択信号に関しては、ブリンククロツ
クが遷移する度に第１カラー選択信号だけが発生
される。書込み可能信号およびブリンク動作信号
は前と同じタイミングで発生されるので、ブリン
クを行わない場合は、第１ブリンクカラーレジス
タ４６の内容だけが周期的にブリンクコードレジ
スタ５０によつて指定されたパレツトレジスタに
書込まれることになる。代替案として、ラツチ６
０がリセツトされてから最初の第１カラー選択信
号が発生された後にラツチ６２をリセツトすれ
ば、アンドゲート７６の出力が非活動状態になる
ので、このような周期的な書込みを行わずにす
む。
再び特定の色を指定してブリンクさせる場合、
ラツチ６２がセツトされたままであれば、まず
MPU１０によつてラツチ６２がリセツトされる。
これは、MPU１０がレジスタ４６，４８および
５０を設定する間、第１ブリンクカラーレジスタ
４６からレジスタアレイ３２への書込みを禁止す
るためである。次いで、MPU１０はレジスタア
レイ３２に記憶されている16種類のカラー信号の
うち、ブリンクさせたい色を表わすカラー信号を
第１ブリンクカラーレジスタ４６にロードし、こ
の色と交互に表示すべき別の色を表わすカラー信
号を第２ブリンクカラーレジスタ４８にロード
し、そしてブリンクさせたい色を表わすカラー信
号を記憶しているパレツトレジスタのアドレスを
ブリンクコードレジスタ５０にロードする。レジ
スタ４６，４８および５０のロードの順番は任意
でよい。その際、MPU１０はレジスタのアドレ
スおよびロードすべきデータをバス１８にのせ、
ビデオ回路１４に送る。ビデオ回路１４はMPU
１０からのレジスタアドレスを解読するデコーダ
（図示せず）を持つており、その出力により特定
のレジスタ、例えば第１ブリンクカラーレジスタ
４６を有効化して、MPU１０からのデータをロ
ードさせる。バス１８の幅に余裕があれば、レジ
スタアドレスおよびデータを並列に送れるが、通
常のカラー表示ジステムではバス幅が制限されて
いるため、これらは順次に送られることになろ
う。
レジスタ４６，４８および５０の設定が終る
と、MPU１０は再びラツチ６０および６２をセ
ツトし、前述のブリンク動作を開始させる。
最後に、パレツト回路３０の詳細を示す第５図
を参照しながら、レジスタアレイ３２の書込みお
よび読取りについて説明する。
レジスタアレイ３２は16個のパレツトレジスタ
０〜１５から成り、書込み回路３４は書込みデコ
ーダ９０およびパレツトレジスタ０〜１５にそれ
ぞれ対応する16個の書込ゲート１００〜１１５か
ら成り、読取り回路３６は読取りデコーダ９２、
パレツトレジスタ０〜１５にそれぞれ対応する16
個の読取りゲート２００〜２１５、およびオアゲ
ート９４から成る。書込みデコーダ９０は書込み
可能信号によつて有効化されると、第2MPX４０
からの４ビツトのパレツトレジスタアドレスを解
読し、書込みゲート１００〜１１５の条件付け入
力にそれぞれ１本ずつ接続されている16本の出力
線のうちの対応する１本を活動状態にする。それ
によつて条件付けられた書込みゲートは、第
1MPX３８からの６ビツトのカラー信号を対応す
るパレツトレジスタにロードする。
読取りデコーダ９２は、表示可能信号によつて
有効化されると、ラスタスキヤンに同期して
RAM１２から読取られた４ビツトのカラーコー
ドを解読し、それに対応する１つの読取りゲート
を条件付ける。条件付けられた読取りゲートは、
対応するパレツトレジスタの内容をオアゲート９
４を介してカラーCRT１６へ転送する。読取り
デコーダ９２を有効化する表示可能信号は、
RAM１２の記憶内容をカラーCRT１６で可視表
示すべきときに前述のタイミング制御機構から発
生される。
ブリンク時には、書込み可能信号および表示可
能信号が同時に発生されることがある。しかし、
たとえ同じパレツトレジスタの書込みおよび読取
りが同時に行われても、パレツトレジスタの書替
えに伴なう画面上のちらつきは一瞬であり、人間
の目では識別できない程度のものであるから問題
はない。
以上、ブリンクカラーレジスタが２つの場合の
実施例を説明してきたが、本発明は勿論これに限
定されるものではない。ブリンクカラーレジスタ
を３以上設けておくと、３色以上の間のブリンク
を行える。その場合、制御回路４２は第１から第
ｎ（ｎ≧３）までのカラー選択信号を順次に且つ
循環的に発生するように構成する提供がある。
［発明の効果］ 本発明によれば、ブリンクさせたい色と交互に
表示される別の色を表わすカラー信号がパレツト
レジスタとは別のブリンクカラーレジスタに保持
されるので、表示可能な色の種類をパレツトレジ
スタの数より多くできる。又MPUによる各種レ
ジスタの設定後は、ビデオ回路内部だけでブリン
クを行えるので、その間MPUは他の処理を遂行
する事ができる。ブリンクカラーレジスタの数を
増せば、３色以上の間のブリンクが可能になる。
【図面の簡単な説明】
第１図は本発明を適用できるカラー表示システ
ムの一例を示すブロツク図。第２図はビデオ回路
の構成を示すブロツク図。第３図は制御回路の詳
細を示す回路図。第４図は制御回路における各種
信号のタイミングを示す図。第５図はパレツト回
路の構成を示すブロツク図。

Claims (1)

  1. 【特許請求の範囲】 １ カラー表示装置と、該カラー表示装置で表示
    されるカラー画像を１ドツト当り複数ビツトのカ
    ラーコードで記憶するリフレツシユバツフアとを
    含むカラー表示システムにおいて、 前記リフレツシユバツフアから読取られたカラ
    ーコードを前記カラー表示装置で実際に表示され
    る色を表わすカラー信号に変換するためにそれぞ
    れが所定のカラー信号を保持する複数のパレツト
    レジスタを含むパレツト手段と、 少なくとも２つのブリンクカラーレジスタと、 ブリンクコードレジスタと、 特定の色のブリンクが要求されたときに該特定
    の色を表わすカラー信号を前記少なくとも２つの
    ブリンクカラーレジスタのうちの選択された１つ
    にロードし、該特定の色と交互に表示される少く
    とも１つの別の色を表わすカラー信号を前記選択
    されたブリンクカラーレジスタとは別のブリンク
    カラーレジスタにロードし、該特定の色に対応す
    るパレツトレジスタのアドレスを前記ブリンクコ
    ードレジスタにロードする処理手段と、 所定の周期を有するブリンククロツクに同期し
    て、前記ブリンクコードレジスタにあるアドレス
    によつて指定されたパレツトレジスタへ前記ブリ
    ンクカラーレジスタにあるカラー信号を交互に書
    込む制御手段と、 を具備するカラーブリンクシステム。 ２ 前記パレツト手段は、 前記ブリンクコードレジスタからのアドレスを
    解読する書込みデコーダ、および該書込みデコー
    ダによつて条件付けられると選択されたブリンク
    カラーレジスタからのカラー信号を対応するパレ
    ツトレジスタにロードする複数の書込みゲートで
    構成された書込み回路と、 前記リフレツシユバツフアから読取られたカラ
    ーコードを解読する読取りデコーダ、および該読
    取りデコーダによつて条件付けられると対応する
    パレツトレジスタに保持されているカラー信号を
    前記表示装置の方へ送る複数の読取りゲートで構
    成された読取り回路と、 を含む、特許請求の範囲第１項記載のカラーブリ
    ンクシステム。 ３ 前記制御手段は前記ブリンククロツクに応答
    して周期的に書込み可能信号を発生し、前記書込
    み回路は該書込み可能信号によつて有効化された
    場合にのみパレツトレジスタへの書込みを行う特
    許請求の範囲第２項記載のカラーブリンクシステ
    ム。
JP59257744A 1984-12-07 1984-12-07 カラ−ブリンクシステム Granted JPS61138292A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59257744A JPS61138292A (ja) 1984-12-07 1984-12-07 カラ−ブリンクシステム
KR1019850006477A KR890002509B1 (ko) 1984-12-07 1985-09-05 칼라 브링크 시스템
EP85114816A EP0184080B1 (en) 1984-12-07 1985-11-22 Color display system
DE8585114816T DE3579422D1 (de) 1984-12-07 1985-11-22 Farbanzeigesystem.
US07/161,281 US4845477A (en) 1984-12-07 1988-02-29 Color blinking system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59257744A JPS61138292A (ja) 1984-12-07 1984-12-07 カラ−ブリンクシステム

Publications (2)

Publication Number Publication Date
JPS61138292A JPS61138292A (ja) 1986-06-25
JPH0222958B2 true JPH0222958B2 (ja) 1990-05-22

Family

ID=17310496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59257744A Granted JPS61138292A (ja) 1984-12-07 1984-12-07 カラ−ブリンクシステム

Country Status (5)

Country Link
US (1) US4845477A (ja)
EP (1) EP0184080B1 (ja)
JP (1) JPS61138292A (ja)
KR (1) KR890002509B1 (ja)
DE (1) DE3579422D1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06100813B2 (ja) * 1988-12-26 1994-12-12 大日本印刷株式会社 無地網フィルム作成装置
US6005537A (en) 1992-08-21 1999-12-21 Hitachi, Ltd. Liquid-crystal display control apparatus
US5442375A (en) * 1993-03-25 1995-08-15 Toshiba America Information Systems, Inc. Method and apparatus for identifying color usage on a monochrome display
US5577193A (en) * 1994-09-28 1996-11-19 International Business Machines Corporation Multiple data registers and addressing technique therefore for block/flash writing main memory of a DRAM/VRAM
EP0855693A1 (en) * 1997-01-24 1998-07-29 Digital Equipment Corporation System and method for displaying blinking objects on a display device
US7002561B1 (en) * 2000-09-28 2006-02-21 Rockwell Automation Technologies, Inc. Raster engine with programmable hardware blinking

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US32187A (en) * 1861-04-30 Samuel w
FR2365843A1 (fr) 1976-09-22 1978-04-21 Telediffusion Fse Perfectionnements aux systemes de transmission numerique et d'affichage de textes sur un ecran de television
US4149152A (en) * 1977-12-27 1979-04-10 Rca Corporation Color display having selectable off-on and background color control
US4232311A (en) * 1979-03-20 1980-11-04 Chyron Corporation Color display apparatus
US4439759A (en) * 1981-05-19 1984-03-27 Bell Telephone Laboratories, Incorporated Terminal independent color memory for a digital image display system
GB2116407B (en) * 1982-03-11 1986-04-23 Quantel Ltd Electonically synthesised video palette
JPS59205667A (ja) * 1983-05-09 1984-11-21 Sharp Corp グラフイツクデイスプレイ装置の図形ブリンク方式
US4626839A (en) * 1983-11-15 1986-12-02 Motorola Inc. Programmable video display generator
US4646077A (en) * 1984-01-16 1987-02-24 Texas Instruments Incorporated Video display controller system with attribute latch
JPS60165696A (ja) * 1984-02-08 1985-08-28 株式会社アスキ− デイスプレイコントロ−ラ

Also Published As

Publication number Publication date
EP0184080B1 (en) 1990-08-29
KR860005328A (ko) 1986-07-21
US4845477A (en) 1989-07-04
EP0184080A2 (en) 1986-06-11
JPS61138292A (ja) 1986-06-25
DE3579422D1 (de) 1990-10-04
EP0184080A3 (en) 1987-10-28
KR890002509B1 (ko) 1989-07-10

Similar Documents

Publication Publication Date Title
KR970005392B1 (ko) 다중 열 선택모우드를 갖고 있는 해독/기입 메모리
JP2632845B2 (ja) カラー・パレツト・システム
JP2632844B2 (ja) カラー・パレツト・システム
JPH0429069B2 (ja)
US4876663A (en) Display interface system using buffered VDRAMs and plural shift registers for data rate control between data source and display
US4368466A (en) Display refresh memory with variable line start addressing
US5028917A (en) Image display device
JPH0222958B2 (ja)
US4860251A (en) Vertical blanking status flag indicator system
JPS599059B2 (ja) 表示装置の文字コ−ド拡張方法及び装置
US5367317A (en) Screen display device
JP4001659B2 (ja) ディスプレイ・データの水平スクロール方式
JPS58193583A (ja) ラスタ走査表示装置用記号発生装置および記号回転方法
JPS59140487A (ja) 反転表示制御装置
US4956640A (en) Method and apparatus for controlling video display priority
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
JP3227200B2 (ja) 表示制御装置及び方法
JPH0327695A (ja) ラスタテストパターンを表示するためのメモリ節約装置および方法
JPS648337B2 (ja)
JPS604988A (ja) 画像表示装置
JP2000250492A (ja) 液晶表示装置の駆動方法および駆動装置
JP2639986B2 (ja) マイクロコンピュータの表示装置
GB2072387A (en) Method and apparatus for memory address modification in digital systems
JPH035755B2 (ja)
JPS5863982A (ja) 表示装置の表示制御方式