JPH0223012B2 - - Google Patents

Info

Publication number
JPH0223012B2
JPH0223012B2 JP11548683A JP11548683A JPH0223012B2 JP H0223012 B2 JPH0223012 B2 JP H0223012B2 JP 11548683 A JP11548683 A JP 11548683A JP 11548683 A JP11548683 A JP 11548683A JP H0223012 B2 JPH0223012 B2 JP H0223012B2
Authority
JP
Japan
Prior art keywords
gate
winding
gto
pulse
primary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11548683A
Other languages
Japanese (ja)
Other versions
JPS609362A (en
Inventor
Masataka Onoe
Koji Kadoya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Techno Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Techno Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Techno Engineering Co Ltd
Priority to JP11548683A priority Critical patent/JPS609362A/en
Publication of JPS609362A publication Critical patent/JPS609362A/en
Publication of JPH0223012B2 publication Critical patent/JPH0223012B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/06Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ゲートパルス発生回路とゲートター
ンオフ形サイリスタのゲートとの間の絶縁を確保
するとともに、ゲートパルスを伝送するパルスト
ランスに関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a pulse transformer that ensures insulation between a gate pulse generation circuit and the gate of a gate turn-off type thyristor and transmits gate pulses.

〔発明の背景〕[Background of the invention]

一般に、ゲートターンオフ形サイリスタ(以
下、単にGTOと略称する。)のオフゲート電流
は、オンゲート電流に対して約1桁大きい電流が
必要とされている。また、GTO電流容量の大形
化の要望に合わせて、ゲート回路電流の大容量化
が要望されている。さらに、GTO素子の高電圧
化とともに、GTOを直列接続することにより
GTOスイツチ回路の高電圧化が要望されている。
Generally, the off-gate current of a gate turn-off thyristor (hereinafter simply referred to as GTO) is required to be approximately one order of magnitude larger than the on-gate current. Additionally, in line with the demand for larger GTO current capacity, there is a demand for larger gate circuit current capacity. Furthermore, with the increase in the voltage of GTO elements, by connecting GTOs in series,
There is a demand for higher voltage GTO switch circuits.

これらのことから、GTOをオンオフ制御する
ゲートパルスを発生するゲートパルス発生回路
と、GTOのゲートとの間に設けられる絶縁パル
ストランスにあつても、その電流容量の大容量化
と絶縁耐力の高耐圧化が要望されている。
For these reasons, it is necessary to increase the current capacity and dielectric strength of the insulated pulse transformer installed between the gate pulse generation circuit that generates the gate pulse that controls the on/off of the GTO and the gate of the GTO. Pressure resistance is required.

しかしながら、単に絶縁パルストランスの大容
量化及び高耐圧化を図ると、巻線サイズが太くな
ると同時に1次2次間の絶縁寸法が増大してしま
う。これによつて、インダクタンスが高くなり、
パルス電流の急峻度が低下して、GTOの消弧特
性が悪くなつてしまうという虞れがある。また、
絶縁パルストランスの外形が大形なものとなり、
複数のGTOから形成されるGTO装置にあつて
は、装置全体が大形になつてしまうとともに、ゲ
ート回路の配線が長くなつて配線インダクタンス
が増大し、パルス電流の急峻度が一層低下してし
まうという虞れがある。
However, if the insulated pulse transformer is simply made to have a larger capacity and a higher withstand voltage, the winding size becomes thicker and at the same time the insulation dimension between the primary and secondary transformers increases. This increases the inductance and
There is a risk that the steepness of the pulse current will decrease and the arc-extinguishing characteristics of the GTO will deteriorate. Also,
The external shape of the insulated pulse transformer has become larger,
In the case of a GTO device formed from multiple GTOs, the entire device becomes large in size, the gate circuit wiring becomes long, the wiring inductance increases, and the steepness of the pulse current further decreases. There is a possibility that.

他方、一般にGTO装置全体としての電流容量
又は電圧を高くするため、複数のGTOを並列又
は直列に接続して構成することが多い。このよう
な場合には、各GTOのゲートに印加されるゲー
トパルスを同期させなければならない。しかし、
各GTOのゲート回路のインダクタンスが一致し
ていないと、各ゲートパルスの波形が乱れ、
GTOのオン又はオフの同期がとれず、一部の
GTOに過大電流が流れたり、又は過大電圧が印
加され、これによつてGTOが破損してしまうと
いう虞れがある。
On the other hand, in order to generally increase the current capacity or voltage of the entire GTO device, a plurality of GTOs are often connected in parallel or in series. In such a case, the gate pulses applied to the gates of each GTO must be synchronized. but,
If the inductances of the gate circuits of each GTO do not match, the waveform of each gate pulse will be distorted.
GTO on or off cannot be synchronized and some
There is a risk that an excessive current will flow or an excessive voltage will be applied to the GTO, which may damage the GTO.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、インダクタンスの低減された
大容量、高耐圧のパルストランスを提供すること
にある。また、他の目的は、複数のGTOが並列
又は直列接続されてなるGTO装置にあつて、そ
れらのGTOのオンオフ制御を容易に同期させる
ことができる構造を有し、且つ小形のパルストラ
ンスを提供することにある。
An object of the present invention is to provide a large-capacity, high-voltage pulse transformer with reduced inductance. Another object is to provide a compact pulse transformer that has a structure that allows easy synchronization of on/off control of the GTOs in a GTO device in which a plurality of GTOs are connected in parallel or in series. It's about doing.

〔発明の概要〕[Summary of the invention]

本発明は、オフゲートパルスの印加されるオフ
ゲート用1次巻線とGTOのゲートに接続される
2次巻線の巻数を等しくするとともに、それらの
巻線の素線を同一層に且つ1ターンごとに互いに
隣り合わせて巻回し、前記2次巻線を所要の電流
容量に応じて複数に分割して並列接続したものと
することにより、インダクタンスを低減するとと
もに大容量化且つ高耐圧化しようとするものであ
る。
In the present invention, the number of turns of the off-gate primary winding to which the off-gate pulse is applied and the secondary winding connected to the gate of the GTO are made equal, and the strands of these windings are arranged in the same layer and in one turn. By winding the secondary windings next to each other and dividing the secondary winding into multiple parts according to the required current capacity and connecting them in parallel, the inductance is reduced, and the capacity and withstand voltage are increased. It is something.

さらに、本発明は、前記オフゲート用1次巻線
と2次巻線を一対とする巻線を、同一磁心に複数
対巻回したものとすることにより、複数のGTO
が並列又は直列接続されてなる各GTOのオンオ
フ制御を、容易に同期させるとともに小形化しよ
うとするものである。
Furthermore, the present invention provides a plurality of GTO
The aim is to easily synchronize the on/off control of each GTO connected in parallel or in series, and to make it more compact.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明を実施例に基づいて説明する。 Hereinafter, the present invention will be explained based on examples.

第1図に本発明の一実施例パルストランスを模
式的に示すとともに、そのパルストランスが適用
されたGTO装置とゲート回路の要部を示す。
FIG. 1 schematically shows a pulse transformer according to an embodiment of the present invention, and also shows main parts of a GTO device and a gate circuit to which the pulse transformer is applied.

第1図図示のように、GTO装置1は2つの
GTO1A,1Bが直列接続されて形成されてい
る。パルストランス2はオフゲート用1次巻線
4、オンゲート用1次巻線5及びチエツク用1次
巻線6からなる1次巻線と、2組の2次巻線7
A,7Bとを1つの磁心3に巻回して形成されて
いる。巻線4の端子P1,P2にはオフゲートパル
スが、巻線5の端子P3,P4にはオンゲートパル
スが、巻線6の端子P5,P6にはチエツクパルス
が、それぞれ図示していないゲートパルス発生回
路から、図示極性の如く入力されるようになつて
いる。2次巻線7Aの端子S1は逆極性に並列接続
されたサイリスタTh1A,Th2Aを介して、GTO1
AのゲートGAに接続され、端子S2はGTO1Aの
カソードKAに接続されている。また、GTO1A
のゲートGAとカソードKA間には、抵抗R1A、お
よび抵抗R2AとコンデンサCAの直列回路が、接続
されている。同様に2次巻線7Bの端子S3,S4
GTO1BのゲートGBおよびカソードKB間には、
サイリスタTh1B,Th2B、抵抗R1B,R2B、コンデ
ンサCBが接続されている。
As shown in Figure 1, the GTO device 1 has two
It is formed by connecting GTOs 1A and 1B in series. The pulse transformer 2 has a primary winding consisting of an off-gate primary winding 4, an on-gate primary winding 5, and a check primary winding 6, and two sets of secondary windings 7.
A and 7B are wound around one magnetic core 3. An off-gate pulse is applied to terminals P 1 and P 2 of winding 4, an on-gate pulse is applied to terminals P 3 and P 4 of winding 5, and a check pulse is applied to terminals P 5 and P 6 of winding 6. The signals are inputted from gate pulse generation circuits (not shown) in accordance with the polarities shown. Terminal S 1 of secondary winding 7A is connected to GTO 1 via thyristors Th 1A and Th 2A connected in parallel with opposite polarity.
The terminal S2 is connected to the cathode KA of GTO1A. Also, GTO1A
A resistor R 1A and a series circuit of a resistor R 2A and a capacitor C A are connected between the gate G A and the cathode K A of . Similarly, terminals S 3 and S 4 of secondary winding 7B
Between the gate G B and cathode K B of GTO1B,
Thyristors Th 1B , Th 2B , resistors R 1B , R 2B , and capacitor C B are connected.

このように構成されるものにあつて、サイリス
タTh1A,Th1Bはオンゲート電流(オーバードラ
イブ電流)を制御し、サイリスタTh2A,Th2B
オフゲート電流を制御する。また、抵抗R1A
R1B、抵抗R2A,R2BおよびコンデンサCA,CBから
なる回路は、GTO1A,1Bのdv/dt耐量を確
保して、誤点弧を防止するように作用する。さ
て、オンゲートパルス又はオフゲートパルスが巻
線5又は4に印加されると、2次巻線7A,7B
からそれぞれのGTO1A,1Bのゲートカソー
ド間に、パルス状のオンゲート電流又はオフゲー
ト電流が流され、GTO1A,1Bがオン又はオ
フされる。このオンゲート電流及びオフゲート電
流は大電流で、且つ立上りが急峻な、即ち急峻度
の高い波形特性のものにすることが要求され、特
にオフゲート電流は大電流であり、高い急峻度の
ものでなければならないことは前述の通りであ
る。
In this configuration, the thyristors Th 1A and Th 1B control the on-gate current (overdrive current), and the thyristors Th 2A and Th 2B control the off-gate current. Also, the resistance R 1A ,
The circuit consisting of R 1B , resistors R 2A and R 2B , and capacitors C A and C B functions to ensure the dv/dt tolerance of GTOs 1A and 1B and to prevent erroneous firing. Now, when the on-gate pulse or the off-gate pulse is applied to the winding 5 or 4, the secondary windings 7A, 7B
A pulsed on-gate current or off-gate current is passed between the gate cathode of each GTO 1A, 1B, and the GTO 1A, 1B is turned on or off. The on-gate current and off-gate current are required to have waveform characteristics that are large and have a steep rise, that is, have a high steepness.In particular, the off-gate current must be a large current and have a high steepness. As mentioned above, this is not the case.

そこで、本実施例のパルストランス2は、第2
図および第3図に示す巻線構成および構造とする
ことにより、1次−2次間における電磁結合の漏
れインダクタンスを低減し、所要のパルス電流急
峻度を確保するようにしている。即ち、第2図に
示すように、オフゲート用1次巻線4を2次巻線
7A,7Bに対応させて、巻線4A,4Bに2分
割形成するとともに、対応する1次−2次巻線4
A−7A,4B−7Bの巻数を等しくしている。
なお、1次−2次の巻数を等しくしたことによる
巻数比の調整は、2次巻線4A,4Bをそれぞれ
オフゲート電流の容量に応じて複数に分割し、そ
れらを並列に接続することによりなされている。
また、1次巻線4A,4Bと2次巻線7A,7B
との配置は、第3図の断面構造図に示すように、
それらの素線を磁心3の外周の同一層に且つ1タ
ーンごとに互いに隣り合わせの配置となるように
巻回し(以下、添え巻きと称する。)、他の1次巻
線5,6はそれらの外側に巻回するようにしてい
る。
Therefore, the pulse transformer 2 of this embodiment has a second
By adopting the winding configuration and structure shown in FIG. 3 and FIG. 3, leakage inductance of electromagnetic coupling between primary and secondary is reduced, and the required steepness of the pulse current is ensured. That is, as shown in FIG. 2, the off-gate primary winding 4 is divided into two windings 4A and 4B, corresponding to the secondary windings 7A and 7B, and the corresponding primary and secondary windings are formed into two parts. line 4
The number of turns of A-7A and 4B-7B is made equal.
The turns ratio can be adjusted by equalizing the number of turns between the primary and secondary windings by dividing the secondary windings 4A and 4B into a plurality of parts according to the off-gate current capacity, and connecting them in parallel. ing.
In addition, the primary windings 4A, 4B and the secondary windings 7A, 7B
As shown in the cross-sectional structure diagram in Fig. 3, the arrangement of
These strands are wound in the same layer on the outer periphery of the magnetic core 3 so that they are arranged next to each other every turn (hereinafter referred to as side winding), and the other primary windings 5 and 6 are I try to wrap it around the outside.

上述したように、本実施例によれば、オフゲー
ト用1次巻線4A,4Bと、対応する2次巻線7
A,7Bの巻数を等しくし、且つそれらを添え巻
きとしていることから、1次−2次間の漏れ磁束
が著しく低減され、漏れインダクタンスを極小化
することができる。これによつて、大容量化して
もオフゲート電流の立上りの急峻度を高くするこ
とができ、GTOの消弧特性が向上される。
As described above, according to this embodiment, the off-gate primary windings 4A, 4B and the corresponding secondary windings 7
Since the numbers of turns A and 7B are equal and they are side-wound, the leakage magnetic flux between the primary and secondary is significantly reduced, and the leakage inductance can be minimized. As a result, even if the capacitance is increased, the steepness of the rise of the off-gate current can be increased, and the arc extinction characteristics of the GTO are improved.

また、本実施例によれば、2個のGTO1A,
1Bに対応する2個の2次巻線7A,7Bを、1
つのオフゲートパルス又はオンゲートパルスによ
つて励磁される1つの1次巻線4に対向させて一
体形成していることから、2つの2次巻線7A,
7Bを同時に励磁することができる。したがつ
て、GTO1A,1Bを同期させて駆動すること
ができる。同様に複数対の1次2次巻線を1つの
磁心に巻回すれば、複数のGTOが並列又は直列
接続されてなる各GTOのオンオフ制御を、同期
させることができ、これによつて非同期に起因す
るGTOの損傷を防止することができる。しかも、
複数組の2次巻線を同一磁心に巻回していること
から、パルストランスが小形化されるという効果
がある。特に、多数のGTOからなるGTO装置に
あつては、パルストランスの個数を大幅に低減で
きることから、ゲート回路全体を著しく小形化す
ることができる。
Furthermore, according to this embodiment, two GTO1A,
The two secondary windings 7A and 7B corresponding to 1B are
Since the two secondary windings 7A,
7B can be excited simultaneously. Therefore, the GTOs 1A and 1B can be driven in synchronization. Similarly, by winding multiple pairs of primary and secondary windings around a single magnetic core, it is possible to synchronize the on/off control of each GTO in which multiple GTOs are connected in parallel or in series. GTO damage caused by this can be prevented. Moreover,
Since multiple sets of secondary windings are wound around the same magnetic core, the pulse transformer can be made smaller. In particular, in the case of a GTO device consisting of a large number of GTOs, the number of pulse transformers can be significantly reduced, so the entire gate circuit can be significantly downsized.

なお、一般に上記パルストランスの1次−2次
巻線間には、GTO1A又は1Bの高い主回路電
圧(例えば750V〜1500V)がかかるため、十分
な絶縁耐力を有する絶縁被覆の施された巻線素線
を用いなければならない。しかし、1次−2次巻
線相互間の間隙を小さくして漏れインダクタンス
を少さくするためには、できるだけ絶縁被覆を薄
くすることが望ましい。これらの要件を満たす素
線として、例えば、高耐圧性及び耐コロナ性に優
れたジユンフロンPTFE(Poly−tetra−fluore−
ethylene)電線−順工社製を挙げることができ
る。
Generally, the high main circuit voltage (e.g. 750V to 1500V) of GTO 1A or 1B is applied between the primary and secondary windings of the pulse transformer, so the windings should be coated with an insulation coating with sufficient dielectric strength. Bare wire must be used. However, in order to reduce the leakage inductance by reducing the gap between the primary and secondary windings, it is desirable to make the insulation coating as thin as possible. An example of a wire that meets these requirements is Poly-tetra-fluore PTFE (Poly-tetra-fluore-PTFE), which has excellent high pressure resistance and corona resistance.
ethylene) electric wire - manufactured by Junkosha.

次に、上記実施例の外形構造の平面図を第4図
に、第4図図示矢印X−Xにおける矢視断面図を
第5図に示す。第4図及び第5図に示したよう
に、パルストランス全体はモールド絶縁材8によ
つて被覆形成されている。1次巻線はリード線9
によつて、2次巻線はネジ端子10によつて、外
部回路等に接続する引出し構造としている点を第
1の特徴構造としている。また、第2の特徴構造
は第4図に示すように、2つの2次巻線7Aと7
Bを対称に配置するとともに、それぞれの巻始め
を端子S1及びS3側とし、互いに逆方向に巻回して
いる点にある。
Next, FIG. 4 is a plan view of the external structure of the above embodiment, and FIG. 5 is a sectional view taken along the arrow XX in FIG. 4. As shown in FIGS. 4 and 5, the entire pulse transformer is covered with a molded insulating material 8. As shown in FIGS. The primary winding is lead wire 9
Accordingly, the first characteristic structure is that the secondary winding has a lead-out structure that is connected to an external circuit or the like through a screw terminal 10. In addition, the second characteristic structure includes two secondary windings 7A and 7, as shown in FIG.
B are arranged symmetrically, each winding start is on the terminal S 1 and S 3 side, and the windings are wound in opposite directions.

即ち、1次側をリード線構造とすることによ
り、1次側をまとめて引出すことができ、引出し
部スペースが縮小されるとともに、ネジ端子10
(高電圧側)との縁面距離を考慮することなく、
それらの間の絶縁を容易に確保することができ
る。これによつて、全ての引出しをネジ端子構造
とする場合に比して、全体を小形化することがで
きる。なお、リード線9に前述のジユンフロント
PTFE電線を用いれば、絶縁の信頼度を一層向上
させることができる。
That is, by making the primary side have a lead wire structure, the primary side can be pulled out all at once, the space for the pullout part is reduced, and the screw terminal 10
(high voltage side) without considering the edge surface distance.
Insulation between them can be easily ensured. As a result, the overall size can be reduced compared to a case where all the drawers have a screw terminal structure. In addition, the above-mentioned Jiyun front is attached to lead wire 9.
Using PTFE wire can further improve insulation reliability.

ここで、2次側をリード線構造にした場合を考
えてみる。2次巻線の分割並列数が多くなるにし
たがつて、リード線の口出し数が多くなるので絶
縁処理が煩雑となつてしまう。また、外部回路と
の接続が煩雑となり誤配線の原因となることがあ
る。一方、リード線をパルストランス内で並列接
続してから引出すようにすると、接続部の絶縁処
理が多くなるとともに、作業が煩雑なものとなる
ことから、その接続部の絶縁信頼度が低下してし
まうという欠点がある。
Now, let us consider a case where the secondary side has a lead wire structure. As the number of parallel divisions of the secondary winding increases, the number of lead wires that come out of the secondary winding increases, making the insulation process more complicated. Furthermore, connections with external circuits may become complicated and cause incorrect wiring. On the other hand, if the lead wires are connected in parallel inside the pulse transformer and then pulled out, the insulation of the connection part will have to be treated more often and the work will be complicated, which will reduce the insulation reliability of the connection part. It has the disadvantage of being stored away.

また、前述の第2の特徴構造、即ち2次巻線を
対称に配置したことにより、2次巻線7A,7B
の漏れインダクタンスを等しくすることができ、
GTOオンオフ制御の同期化を一層図ることがで
きる。しかも、ネジ端子5が対称配置となつてい
ることから、GTOとの接続配線の長さを等しく
して配線インダクタンスをも等しくすることがで
き、GTOオンオフ制御の同期化をさらに図るこ
とができる。
In addition, due to the above-mentioned second characteristic structure, that is, the symmetrical arrangement of the secondary windings, the secondary windings 7A, 7B
The leakage inductance of can be equalized,
It is possible to further synchronize GTO on/off control. Moreover, since the screw terminals 5 are arranged symmetrically, the length of the connection wiring with the GTO can be made equal and the wiring inductance can also be made equal, and the synchronization of the GTO on/off control can be further achieved.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、1次巻
線と2次巻線の巻数を等しくし、且つ添え巻きと
していることから、インダクタンスが大幅に低減
され、ゲート電流の急峻度が向上されるという効
果がある。
As explained above, according to the present invention, the number of turns of the primary winding and the secondary winding are made equal and they are side-wound, so that the inductance is significantly reduced and the steepness of the gate current is improved. It has the effect of

また、本発明によれば、同一磁心に複数対の1
次−2次巻線を巻回したものとしていることか
ら、複数のGTOのオンオフ制御を容易に同期化
させることができ、しかも小形化することができ
るという効果がある。
Further, according to the present invention, a plurality of pairs of one
Since the secondary and secondary windings are wound, the on/off control of a plurality of GTOs can be easily synchronized, and furthermore, it is possible to reduce the size.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例パルストランス巻線
とGTOゲート回路との接続構成図、第2図は実
施例の巻線詳細構成図、第3図は実施例の断面構
造図、第4図は実施例の外形を示す平面図、第5
図は第4図図示矢視X−X断面図である。 2……パルストランス、3……磁心、4,4
A,4B……オフゲート用1次巻線、7,7A,
7B……2次巻線。
Fig. 1 is a connection configuration diagram of a pulse transformer winding and a GTO gate circuit according to an embodiment of the present invention, Fig. 2 is a detailed configuration diagram of the winding of the embodiment, Fig. 3 is a cross-sectional structural diagram of the embodiment, and Fig. 4 The figure is a plan view showing the external shape of the embodiment.
The figure is a sectional view taken along the line XX in FIG. 4. 2...Pulse transformer, 3...Magnetic core, 4,4
A, 4B...Primary winding for off-gate, 7, 7A,
7B...Secondary winding.

Claims (1)

【特許請求の範囲】 1 ゲートパルス発生回路とゲートターンオフ形
サイリスタのゲートとの間に挿入接続されるパル
ストランスにおいて、オフゲートパルスの印加さ
れるオフゲート用1次巻線と前記ゲートに接続さ
れる2次巻線との巻数を等しくするとともに、前
記オフゲート用1次巻線と2次巻線の素線を同一
層に且つ1ターンごとに互いに隣り合わせて巻回
し、前記2次巻線を所要の電流容量に応じて複数
に分割して並列接続したことを特徴とするパルス
トランス。 2 特許請求の範囲第1項記載の発明において、
前記オフゲート用1次巻線と2次巻線を一対とす
る巻線を同一の磁心に複数対巻回したことを特徴
とするパルストランス。 3 特許請求の範囲第2項記載の発明において、
前記複数対のオフゲート用1次巻線と2次巻線を
対称に巻回配置したことを特徴とするパルストラ
ンス。
[Claims] 1. In a pulse transformer inserted and connected between a gate pulse generation circuit and a gate of a gate turn-off type thyristor, a primary winding for an off-gate to which an off-gate pulse is applied is connected to the gate. The number of turns of the off-gate primary winding and the secondary winding are made equal, and the strands of the off-gate primary winding and the secondary winding are wound in the same layer and adjacent to each other for each turn, and the secondary winding is wound as required. A pulse transformer characterized by being divided into multiple parts according to current capacity and connected in parallel. 2 In the invention described in claim 1,
A pulse transformer characterized in that a plurality of pairs of off-gate primary windings and secondary windings are wound around the same magnetic core. 3 In the invention described in claim 2,
A pulse transformer characterized in that the plurality of pairs of off-gate primary windings and secondary windings are wound symmetrically.
JP11548683A 1983-06-27 1983-06-27 Pulse transformer Granted JPS609362A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11548683A JPS609362A (en) 1983-06-27 1983-06-27 Pulse transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11548683A JPS609362A (en) 1983-06-27 1983-06-27 Pulse transformer

Publications (2)

Publication Number Publication Date
JPS609362A JPS609362A (en) 1985-01-18
JPH0223012B2 true JPH0223012B2 (en) 1990-05-22

Family

ID=14663710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11548683A Granted JPS609362A (en) 1983-06-27 1983-06-27 Pulse transformer

Country Status (1)

Country Link
JP (1) JPS609362A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018070023A1 (en) * 2016-10-13 2018-04-19 株式会社東芝 On-load tap switching device

Also Published As

Publication number Publication date
JPS609362A (en) 1985-01-18

Similar Documents

Publication Publication Date Title
GB1211885A (en) Improvements relating to inductive windings
US3381204A (en) High voltage rectifiers
JP2855816B2 (en) Semiconductor control device
US3638155A (en) Electrical coil having integrated capacitance and inductance
RU2046427C1 (en) High-voltage instrument current transformer
US2535554A (en) Close-coupled electrical transformer
JPH06225545A (en) Semiconductor power converter
US3160838A (en) Electric transformers
GB986323A (en) Electric inductive apparatus
JPH0223012B2 (en)
US3302082A (en) High-voltage capacitor of low inductance
US6498713B2 (en) Low-inductance capacitor and a method for minimizing inductance in a snubber circuit
KR100194191B1 (en) High Voltage Converters for Television Receivers
US3466584A (en) Winding for a stationary induction electrical apparatus
US20220108829A1 (en) Wire for use in transformer winding and transformer
US3766504A (en) Interleaved transformer winding having three parallel connected conductors
US3275966A (en) Electrical transformer having a woven winding
US5576681A (en) High voltage transformer
US3391365A (en) Interleaved winding having high series capacitance
US3185946A (en) Transformer tap winding
JPH0217924B2 (en)
US3702452A (en) Electrical windings
US5444757A (en) X-ray generator
SU1034157A1 (en) Helical generator
US3332050A (en) Auto-transformer of core-form type having tapped winding disposed between axially spaced sections of high and low voltage windings