JPH0223012B2 - - Google Patents
Info
- Publication number
- JPH0223012B2 JPH0223012B2 JP11548683A JP11548683A JPH0223012B2 JP H0223012 B2 JPH0223012 B2 JP H0223012B2 JP 11548683 A JP11548683 A JP 11548683A JP 11548683 A JP11548683 A JP 11548683A JP H0223012 B2 JPH0223012 B2 JP H0223012B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- winding
- gto
- pulse
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ゲートパルス発生回路とゲートター
ンオフ形サイリスタのゲートとの間の絶縁を確保
するとともに、ゲートパルスを伝送するパルスト
ランスに関する。
ンオフ形サイリスタのゲートとの間の絶縁を確保
するとともに、ゲートパルスを伝送するパルスト
ランスに関する。
一般に、ゲートターンオフ形サイリスタ（以
下、単にGTOと略称する。）のオフゲート電流
は、オンゲート電流に対して約１桁大きい電流が
必要とされている。また、GTO電流容量の大形
化の要望に合わせて、ゲート回路電流の大容量化
が要望されている。さらに、GTO素子の高電圧
化とともに、GTOを直列接続することにより
GTOスイツチ回路の高電圧化が要望されている。
下、単にGTOと略称する。）のオフゲート電流
は、オンゲート電流に対して約１桁大きい電流が
必要とされている。また、GTO電流容量の大形
化の要望に合わせて、ゲート回路電流の大容量化
が要望されている。さらに、GTO素子の高電圧
化とともに、GTOを直列接続することにより
GTOスイツチ回路の高電圧化が要望されている。
これらのことから、GTOをオンオフ制御する
ゲートパルスを発生するゲートパルス発生回路
と、GTOのゲートとの間に設けられる絶縁パル
ストランスにあつても、その電流容量の大容量化
と絶縁耐力の高耐圧化が要望されている。
ゲートパルスを発生するゲートパルス発生回路
と、GTOのゲートとの間に設けられる絶縁パル
ストランスにあつても、その電流容量の大容量化
と絶縁耐力の高耐圧化が要望されている。
しかしながら、単に絶縁パルストランスの大容
量化及び高耐圧化を図ると、巻線サイズが太くな
ると同時に１次２次間の絶縁寸法が増大してしま
う。これによつて、インダクタンスが高くなり、
パルス電流の急峻度が低下して、GTOの消弧特
性が悪くなつてしまうという虞れがある。また、
絶縁パルストランスの外形が大形なものとなり、
複数のGTOから形成されるGTO装置にあつて
は、装置全体が大形になつてしまうとともに、ゲ
ート回路の配線が長くなつて配線インダクタンス
が増大し、パルス電流の急峻度が一層低下してし
まうという虞れがある。
量化及び高耐圧化を図ると、巻線サイズが太くな
ると同時に１次２次間の絶縁寸法が増大してしま
う。これによつて、インダクタンスが高くなり、
パルス電流の急峻度が低下して、GTOの消弧特
性が悪くなつてしまうという虞れがある。また、
絶縁パルストランスの外形が大形なものとなり、
複数のGTOから形成されるGTO装置にあつて
は、装置全体が大形になつてしまうとともに、ゲ
ート回路の配線が長くなつて配線インダクタンス
が増大し、パルス電流の急峻度が一層低下してし
まうという虞れがある。
他方、一般にGTO装置全体としての電流容量
又は電圧を高くするため、複数のGTOを並列又
は直列に接続して構成することが多い。このよう
な場合には、各GTOのゲートに印加されるゲー
トパルスを同期させなければならない。しかし、
各GTOのゲート回路のインダクタンスが一致し
ていないと、各ゲートパルスの波形が乱れ、
GTOのオン又はオフの同期がとれず、一部の
GTOに過大電流が流れたり、又は過大電圧が印
加され、これによつてGTOが破損してしまうと
いう虞れがある。
又は電圧を高くするため、複数のGTOを並列又
は直列に接続して構成することが多い。このよう
な場合には、各GTOのゲートに印加されるゲー
トパルスを同期させなければならない。しかし、
各GTOのゲート回路のインダクタンスが一致し
ていないと、各ゲートパルスの波形が乱れ、
GTOのオン又はオフの同期がとれず、一部の
GTOに過大電流が流れたり、又は過大電圧が印
加され、これによつてGTOが破損してしまうと
いう虞れがある。
本発明の目的は、インダクタンスの低減された
大容量、高耐圧のパルストランスを提供すること
にある。また、他の目的は、複数のGTOが並列
又は直列接続されてなるGTO装置にあつて、そ
れらのGTOのオンオフ制御を容易に同期させる
ことができる構造を有し、且つ小形のパルストラ
ンスを提供することにある。
大容量、高耐圧のパルストランスを提供すること
にある。また、他の目的は、複数のGTOが並列
又は直列接続されてなるGTO装置にあつて、そ
れらのGTOのオンオフ制御を容易に同期させる
ことができる構造を有し、且つ小形のパルストラ
ンスを提供することにある。
本発明は、オフゲートパルスの印加されるオフ
ゲート用１次巻線とGTOのゲートに接続される
２次巻線の巻数を等しくするとともに、それらの
巻線の素線を同一層に且つ１ターンごとに互いに
隣り合わせて巻回し、前記２次巻線を所要の電流
容量に応じて複数に分割して並列接続したものと
することにより、インダクタンスを低減するとと
もに大容量化且つ高耐圧化しようとするものであ
る。
ゲート用１次巻線とGTOのゲートに接続される
２次巻線の巻数を等しくするとともに、それらの
巻線の素線を同一層に且つ１ターンごとに互いに
隣り合わせて巻回し、前記２次巻線を所要の電流
容量に応じて複数に分割して並列接続したものと
することにより、インダクタンスを低減するとと
もに大容量化且つ高耐圧化しようとするものであ
る。
さらに、本発明は、前記オフゲート用１次巻線
と２次巻線を一対とする巻線を、同一磁心に複数
対巻回したものとすることにより、複数のGTO
が並列又は直列接続されてなる各GTOのオンオ
フ制御を、容易に同期させるとともに小形化しよ
うとするものである。
と２次巻線を一対とする巻線を、同一磁心に複数
対巻回したものとすることにより、複数のGTO
が並列又は直列接続されてなる各GTOのオンオ
フ制御を、容易に同期させるとともに小形化しよ
うとするものである。
以下、本発明を実施例に基づいて説明する。
第１図に本発明の一実施例パルストランスを模
式的に示すとともに、そのパルストランスが適用
されたGTO装置とゲート回路の要部を示す。
式的に示すとともに、そのパルストランスが適用
されたGTO装置とゲート回路の要部を示す。
第１図図示のように、GTO装置１は２つの
GTO１Ａ，１Ｂが直列接続されて形成されてい
る。パルストランス２はオフゲート用１次巻線
４、オンゲート用１次巻線５及びチエツク用１次
巻線６からなる１次巻線と、２組の２次巻線７
Ａ，７Ｂとを１つの磁心３に巻回して形成されて
いる。巻線４の端子P1，P2にはオフゲートパル
スが、巻線５の端子P3，P4にはオンゲートパル
スが、巻線６の端子P5，P6にはチエツクパルス
が、それぞれ図示していないゲートパルス発生回
路から、図示極性の如く入力されるようになつて
いる。２次巻線７Ａの端子S1は逆極性に並列接続
されたサイリスタTh1A，Th2Aを介して、GTO１
ＡのゲートGAに接続され、端子S2はGTO１Ａの
カソードKAに接続されている。また、GTO１Ａ
のゲートGAとカソードKA間には、抵抗R1A、お
よび抵抗R2AとコンデンサCAの直列回路が、接続
されている。同様に２次巻線７Ｂの端子S3，S4と
GTO１ＢのゲートGBおよびカソードKB間には、
サイリスタTh1B，Th2B、抵抗R1B，R2B、コンデ
ンサCBが接続されている。
GTO１Ａ，１Ｂが直列接続されて形成されてい
る。パルストランス２はオフゲート用１次巻線
４、オンゲート用１次巻線５及びチエツク用１次
巻線６からなる１次巻線と、２組の２次巻線７
Ａ，７Ｂとを１つの磁心３に巻回して形成されて
いる。巻線４の端子P1，P2にはオフゲートパル
スが、巻線５の端子P3，P4にはオンゲートパル
スが、巻線６の端子P5，P6にはチエツクパルス
が、それぞれ図示していないゲートパルス発生回
路から、図示極性の如く入力されるようになつて
いる。２次巻線７Ａの端子S1は逆極性に並列接続
されたサイリスタTh1A，Th2Aを介して、GTO１
ＡのゲートGAに接続され、端子S2はGTO１Ａの
カソードKAに接続されている。また、GTO１Ａ
のゲートGAとカソードKA間には、抵抗R1A、お
よび抵抗R2AとコンデンサCAの直列回路が、接続
されている。同様に２次巻線７Ｂの端子S3，S4と
GTO１ＢのゲートGBおよびカソードKB間には、
サイリスタTh1B，Th2B、抵抗R1B，R2B、コンデ
ンサCBが接続されている。
このように構成されるものにあつて、サイリス
タTh1A，Th1Bはオンゲート電流（オーバードラ
イブ電流）を制御し、サイリスタTh2A，Th2Bは
オフゲート電流を制御する。また、抵抗R1A，
R1B、抵抗R2A，R2BおよびコンデンサCA，CBから
なる回路は、GTO１Ａ，１Ｂのdv／dt耐量を確
保して、誤点弧を防止するように作用する。さ
て、オンゲートパルス又はオフゲートパルスが巻
線５又は４に印加されると、２次巻線７Ａ，７Ｂ
からそれぞれのGTO１Ａ，１Ｂのゲートカソー
ド間に、パルス状のオンゲート電流又はオフゲー
ト電流が流され、GTO１Ａ，１Ｂがオン又はオ
フされる。このオンゲート電流及びオフゲート電
流は大電流で、且つ立上りが急峻な、即ち急峻度
の高い波形特性のものにすることが要求され、特
にオフゲート電流は大電流であり、高い急峻度の
ものでなければならないことは前述の通りであ
る。
タTh1A，Th1Bはオンゲート電流（オーバードラ
イブ電流）を制御し、サイリスタTh2A，Th2Bは
オフゲート電流を制御する。また、抵抗R1A，
R1B、抵抗R2A，R2BおよびコンデンサCA，CBから
なる回路は、GTO１Ａ，１Ｂのdv／dt耐量を確
保して、誤点弧を防止するように作用する。さ
て、オンゲートパルス又はオフゲートパルスが巻
線５又は４に印加されると、２次巻線７Ａ，７Ｂ
からそれぞれのGTO１Ａ，１Ｂのゲートカソー
ド間に、パルス状のオンゲート電流又はオフゲー
ト電流が流され、GTO１Ａ，１Ｂがオン又はオ
フされる。このオンゲート電流及びオフゲート電
流は大電流で、且つ立上りが急峻な、即ち急峻度
の高い波形特性のものにすることが要求され、特
にオフゲート電流は大電流であり、高い急峻度の
ものでなければならないことは前述の通りであ
る。
そこで、本実施例のパルストランス２は、第２
図および第３図に示す巻線構成および構造とする
ことにより、１次−２次間における電磁結合の漏
れインダクタンスを低減し、所要のパルス電流急
峻度を確保するようにしている。即ち、第２図に
示すように、オフゲート用１次巻線４を２次巻線
７Ａ，７Ｂに対応させて、巻線４Ａ，４Ｂに２分
割形成するとともに、対応する１次−２次巻線４
Ａ−７Ａ，４Ｂ−７Ｂの巻数を等しくしている。
なお、１次−２次の巻数を等しくしたことによる
巻数比の調整は、２次巻線４Ａ，４Ｂをそれぞれ
オフゲート電流の容量に応じて複数に分割し、そ
れらを並列に接続することによりなされている。
また、１次巻線４Ａ，４Ｂと２次巻線７Ａ，７Ｂ
との配置は、第３図の断面構造図に示すように、
それらの素線を磁心３の外周の同一層に且つ１タ
ーンごとに互いに隣り合わせの配置となるように
巻回し（以下、添え巻きと称する。）、他の１次巻
線５，６はそれらの外側に巻回するようにしてい
る。
図および第３図に示す巻線構成および構造とする
ことにより、１次−２次間における電磁結合の漏
れインダクタンスを低減し、所要のパルス電流急
峻度を確保するようにしている。即ち、第２図に
示すように、オフゲート用１次巻線４を２次巻線
７Ａ，７Ｂに対応させて、巻線４Ａ，４Ｂに２分
割形成するとともに、対応する１次−２次巻線４
Ａ−７Ａ，４Ｂ−７Ｂの巻数を等しくしている。
なお、１次−２次の巻数を等しくしたことによる
巻数比の調整は、２次巻線４Ａ，４Ｂをそれぞれ
オフゲート電流の容量に応じて複数に分割し、そ
れらを並列に接続することによりなされている。
また、１次巻線４Ａ，４Ｂと２次巻線７Ａ，７Ｂ
との配置は、第３図の断面構造図に示すように、
それらの素線を磁心３の外周の同一層に且つ１タ
ーンごとに互いに隣り合わせの配置となるように
巻回し（以下、添え巻きと称する。）、他の１次巻
線５，６はそれらの外側に巻回するようにしてい
る。
上述したように、本実施例によれば、オフゲー
ト用１次巻線４Ａ，４Ｂと、対応する２次巻線７
Ａ，７Ｂの巻数を等しくし、且つそれらを添え巻
きとしていることから、１次−２次間の漏れ磁束
が著しく低減され、漏れインダクタンスを極小化
することができる。これによつて、大容量化して
もオフゲート電流の立上りの急峻度を高くするこ
とができ、GTOの消弧特性が向上される。
ト用１次巻線４Ａ，４Ｂと、対応する２次巻線７
Ａ，７Ｂの巻数を等しくし、且つそれらを添え巻
きとしていることから、１次−２次間の漏れ磁束
が著しく低減され、漏れインダクタンスを極小化
することができる。これによつて、大容量化して
もオフゲート電流の立上りの急峻度を高くするこ
とができ、GTOの消弧特性が向上される。
また、本実施例によれば、２個のGTO１Ａ，
１Ｂに対応する２個の２次巻線７Ａ，７Ｂを、１
つのオフゲートパルス又はオンゲートパルスによ
つて励磁される１つの１次巻線４に対向させて一
体形成していることから、２つの２次巻線７Ａ，
７Ｂを同時に励磁することができる。したがつ
て、GTO１Ａ，１Ｂを同期させて駆動すること
ができる。同様に複数対の１次２次巻線を１つの
磁心に巻回すれば、複数のGTOが並列又は直列
接続されてなる各GTOのオンオフ制御を、同期
させることができ、これによつて非同期に起因す
るGTOの損傷を防止することができる。しかも、
複数組の２次巻線を同一磁心に巻回していること
から、パルストランスが小形化されるという効果
がある。特に、多数のGTOからなるGTO装置に
あつては、パルストランスの個数を大幅に低減で
きることから、ゲート回路全体を著しく小形化す
ることができる。
１Ｂに対応する２個の２次巻線７Ａ，７Ｂを、１
つのオフゲートパルス又はオンゲートパルスによ
つて励磁される１つの１次巻線４に対向させて一
体形成していることから、２つの２次巻線７Ａ，
７Ｂを同時に励磁することができる。したがつ
て、GTO１Ａ，１Ｂを同期させて駆動すること
ができる。同様に複数対の１次２次巻線を１つの
磁心に巻回すれば、複数のGTOが並列又は直列
接続されてなる各GTOのオンオフ制御を、同期
させることができ、これによつて非同期に起因す
るGTOの損傷を防止することができる。しかも、
複数組の２次巻線を同一磁心に巻回していること
から、パルストランスが小形化されるという効果
がある。特に、多数のGTOからなるGTO装置に
あつては、パルストランスの個数を大幅に低減で
きることから、ゲート回路全体を著しく小形化す
ることができる。
なお、一般に上記パルストランスの１次−２次
巻線間には、GTO１Ａ又は１Ｂの高い主回路電
圧（例えば750V〜1500V）がかかるため、十分
な絶縁耐力を有する絶縁被覆の施された巻線素線
を用いなければならない。しかし、１次−２次巻
線相互間の間隙を小さくして漏れインダクタンス
を少さくするためには、できるだけ絶縁被覆を薄
くすることが望ましい。これらの要件を満たす素
線として、例えば、高耐圧性及び耐コロナ性に優
れたジユンフロンPTFE（Poly−tetra−fluore−
ethylene）電線−順工社製を挙げることができ
る。
巻線間には、GTO１Ａ又は１Ｂの高い主回路電
圧（例えば750V〜1500V）がかかるため、十分
な絶縁耐力を有する絶縁被覆の施された巻線素線
を用いなければならない。しかし、１次−２次巻
線相互間の間隙を小さくして漏れインダクタンス
を少さくするためには、できるだけ絶縁被覆を薄
くすることが望ましい。これらの要件を満たす素
線として、例えば、高耐圧性及び耐コロナ性に優
れたジユンフロンPTFE（Poly−tetra−fluore−
ethylene）電線−順工社製を挙げることができ
る。
次に、上記実施例の外形構造の平面図を第４図
に、第４図図示矢印Ｘ−Ｘにおける矢視断面図を
第５図に示す。第４図及び第５図に示したよう
に、パルストランス全体はモールド絶縁材８によ
つて被覆形成されている。１次巻線はリード線９
によつて、２次巻線はネジ端子１０によつて、外
部回路等に接続する引出し構造としている点を第
１の特徴構造としている。また、第２の特徴構造
は第４図に示すように、２つの２次巻線７Ａと７
Ｂを対称に配置するとともに、それぞれの巻始め
を端子S1及びS3側とし、互いに逆方向に巻回して
いる点にある。
に、第４図図示矢印Ｘ−Ｘにおける矢視断面図を
第５図に示す。第４図及び第５図に示したよう
に、パルストランス全体はモールド絶縁材８によ
つて被覆形成されている。１次巻線はリード線９
によつて、２次巻線はネジ端子１０によつて、外
部回路等に接続する引出し構造としている点を第
１の特徴構造としている。また、第２の特徴構造
は第４図に示すように、２つの２次巻線７Ａと７
Ｂを対称に配置するとともに、それぞれの巻始め
を端子S1及びS3側とし、互いに逆方向に巻回して
いる点にある。
即ち、１次側をリード線構造とすることによ
り、１次側をまとめて引出すことができ、引出し
部スペースが縮小されるとともに、ネジ端子１０
（高電圧側）との縁面距離を考慮することなく、
それらの間の絶縁を容易に確保することができ
る。これによつて、全ての引出しをネジ端子構造
とする場合に比して、全体を小形化することがで
きる。なお、リード線９に前述のジユンフロント
PTFE電線を用いれば、絶縁の信頼度を一層向上
させることができる。
り、１次側をまとめて引出すことができ、引出し
部スペースが縮小されるとともに、ネジ端子１０
（高電圧側）との縁面距離を考慮することなく、
それらの間の絶縁を容易に確保することができ
る。これによつて、全ての引出しをネジ端子構造
とする場合に比して、全体を小形化することがで
きる。なお、リード線９に前述のジユンフロント
PTFE電線を用いれば、絶縁の信頼度を一層向上
させることができる。
ここで、２次側をリード線構造にした場合を考
えてみる。２次巻線の分割並列数が多くなるにし
たがつて、リード線の口出し数が多くなるので絶
縁処理が煩雑となつてしまう。また、外部回路と
の接続が煩雑となり誤配線の原因となることがあ
る。一方、リード線をパルストランス内で並列接
続してから引出すようにすると、接続部の絶縁処
理が多くなるとともに、作業が煩雑なものとなる
ことから、その接続部の絶縁信頼度が低下してし
まうという欠点がある。
えてみる。２次巻線の分割並列数が多くなるにし
たがつて、リード線の口出し数が多くなるので絶
縁処理が煩雑となつてしまう。また、外部回路と
の接続が煩雑となり誤配線の原因となることがあ
る。一方、リード線をパルストランス内で並列接
続してから引出すようにすると、接続部の絶縁処
理が多くなるとともに、作業が煩雑なものとなる
ことから、その接続部の絶縁信頼度が低下してし
まうという欠点がある。
また、前述の第２の特徴構造、即ち２次巻線を
対称に配置したことにより、２次巻線７Ａ，７Ｂ
の漏れインダクタンスを等しくすることができ、
GTOオンオフ制御の同期化を一層図ることがで
きる。しかも、ネジ端子５が対称配置となつてい
ることから、GTOとの接続配線の長さを等しく
して配線インダクタンスをも等しくすることがで
き、GTOオンオフ制御の同期化をさらに図るこ
とができる。
対称に配置したことにより、２次巻線７Ａ，７Ｂ
の漏れインダクタンスを等しくすることができ、
GTOオンオフ制御の同期化を一層図ることがで
きる。しかも、ネジ端子５が対称配置となつてい
ることから、GTOとの接続配線の長さを等しく
して配線インダクタンスをも等しくすることがで
き、GTOオンオフ制御の同期化をさらに図るこ
とができる。
以上説明したように、本発明によれば、１次巻
線と２次巻線の巻数を等しくし、且つ添え巻きと
していることから、インダクタンスが大幅に低減
され、ゲート電流の急峻度が向上されるという効
果がある。
線と２次巻線の巻数を等しくし、且つ添え巻きと
していることから、インダクタンスが大幅に低減
され、ゲート電流の急峻度が向上されるという効
果がある。
また、本発明によれば、同一磁心に複数対の１
次−２次巻線を巻回したものとしていることか
ら、複数のGTOのオンオフ制御を容易に同期化
させることができ、しかも小形化することができ
るという効果がある。
次−２次巻線を巻回したものとしていることか
ら、複数のGTOのオンオフ制御を容易に同期化
させることができ、しかも小形化することができ
るという効果がある。
第１図は本発明の一実施例パルストランス巻線
とGTOゲート回路との接続構成図、第２図は実
施例の巻線詳細構成図、第３図は実施例の断面構
造図、第４図は実施例の外形を示す平面図、第５
図は第４図図示矢視Ｘ−Ｘ断面図である。 ２……パルストランス、３……磁心、４，４
Ａ，４Ｂ……オフゲート用１次巻線、７，７Ａ，
７Ｂ……２次巻線。
とGTOゲート回路との接続構成図、第２図は実
施例の巻線詳細構成図、第３図は実施例の断面構
造図、第４図は実施例の外形を示す平面図、第５
図は第４図図示矢視Ｘ−Ｘ断面図である。 ２……パルストランス、３……磁心、４，４
Ａ，４Ｂ……オフゲート用１次巻線、７，７Ａ，
７Ｂ……２次巻線。
Claims (1)
- 【特許請求の範囲】 １ ゲートパルス発生回路とゲートターンオフ形
サイリスタのゲートとの間に挿入接続されるパル
ストランスにおいて、オフゲートパルスの印加さ
れるオフゲート用１次巻線と前記ゲートに接続さ
れる２次巻線との巻数を等しくするとともに、前
記オフゲート用１次巻線と２次巻線の素線を同一
層に且つ１ターンごとに互いに隣り合わせて巻回
し、前記２次巻線を所要の電流容量に応じて複数
に分割して並列接続したことを特徴とするパルス
トランス。 ２ 特許請求の範囲第１項記載の発明において、
前記オフゲート用１次巻線と２次巻線を一対とす
る巻線を同一の磁心に複数対巻回したことを特徴
とするパルストランス。 ３ 特許請求の範囲第２項記載の発明において、
前記複数対のオフゲート用１次巻線と２次巻線を
対称に巻回配置したことを特徴とするパルストラ
ンス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11548683A JPS609362A (ja) | 1983-06-27 | 1983-06-27 | パルストランス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11548683A JPS609362A (ja) | 1983-06-27 | 1983-06-27 | パルストランス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS609362A JPS609362A (ja) | 1985-01-18 |
| JPH0223012B2 true JPH0223012B2 (ja) | 1990-05-22 |
Family
ID=14663710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11548683A Granted JPS609362A (ja) | 1983-06-27 | 1983-06-27 | パルストランス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609362A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018070023A1 (ja) * | 2016-10-13 | 2018-04-19 | 株式会社東芝 | 負荷時タップ切換装置 |
-
1983
- 1983-06-27 JP JP11548683A patent/JPS609362A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS609362A (ja) | 1985-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1211885A (en) | Improvements relating to inductive windings | |
| US3381204A (en) | High voltage rectifiers | |
| JP2855816B2 (ja) | 半導体制御装置 | |
| US3638155A (en) | Electrical coil having integrated capacitance and inductance | |
| RU2046427C1 (ru) | Высоковольтный измерительный трансформатор напряжения | |
| US2535554A (en) | Close-coupled electrical transformer | |
| JPH06225545A (ja) | 半導体電力変換装置 | |
| US3160838A (en) | Electric transformers | |
| GB986323A (en) | Electric inductive apparatus | |
| JPH0223012B2 (ja) | ||
| US3302082A (en) | High-voltage capacitor of low inductance | |
| US6498713B2 (en) | Low-inductance capacitor and a method for minimizing inductance in a snubber circuit | |
| KR100194191B1 (ko) | 텔레비젼 수상기용 고전압 변환기 | |
| US3466584A (en) | Winding for a stationary induction electrical apparatus | |
| US20220108829A1 (en) | Wire for use in transformer winding and transformer | |
| US3766504A (en) | Interleaved transformer winding having three parallel connected conductors | |
| US3275966A (en) | Electrical transformer having a woven winding | |
| US5576681A (en) | High voltage transformer | |
| US3391365A (en) | Interleaved winding having high series capacitance | |
| US3185946A (en) | Transformer tap winding | |
| JPH0217924B2 (ja) | ||
| US3702452A (en) | Electrical windings | |
| US5444757A (en) | X-ray generator | |
| SU1034157A1 (ru) | Спиральный генератор | |
| US3332050A (en) | Auto-transformer of core-form type having tapped winding disposed between axially spaced sections of high and low voltage windings |