JPH0223024A - 入力電圧異常検出回路 - Google Patents
入力電圧異常検出回路Info
- Publication number
- JPH0223024A JPH0223024A JP16812188A JP16812188A JPH0223024A JP H0223024 A JPH0223024 A JP H0223024A JP 16812188 A JP16812188 A JP 16812188A JP 16812188 A JP16812188 A JP 16812188A JP H0223024 A JPH0223024 A JP H0223024A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- output
- input
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
３相交流で電源が供給される装置の入力電圧異常検出回
路に関し、 簡単な構成で３相交流の入力電圧の異常を検出すること
ができることを目的とし、 ３相交流の入力電圧を各相ごとに全波整流する整流器と
、入力定格電圧の下限ピーク電圧の蒔／２の電圧を基準
電圧とし、各相の整流出力とこの基準電圧との比較を行
ない所定のパルスを出力する比較器と、各相に対応する
比較器出力パルスを取り込み、その論理演算出力に応じ
て入力電圧の異常を検出する電圧異常検出手段とを備え
て構成、あるいは前記比較器に代えて、入力定格電圧の
下限ピーク電圧とその題／２の電圧との間の所定の電圧
を基準電圧とし、各相の整流出力とこの基準電圧との比
較を行ない所定のパルスを出力する比較器と、各相に対
応する比較器出力パルスを取り込み、その論理演算出力
を所定の時定数に応じて積分処理する積分手段と、その
積分出力と基準電−圧および時定数に対応する所定の参
照電圧とを比較し、その大小に応じて入力電圧の異常を
検出する電圧異常検出手段とを備えて構成する。
路に関し、 簡単な構成で３相交流の入力電圧の異常を検出すること
ができることを目的とし、 ３相交流の入力電圧を各相ごとに全波整流する整流器と
、入力定格電圧の下限ピーク電圧の蒔／２の電圧を基準
電圧とし、各相の整流出力とこの基準電圧との比較を行
ない所定のパルスを出力する比較器と、各相に対応する
比較器出力パルスを取り込み、その論理演算出力に応じ
て入力電圧の異常を検出する電圧異常検出手段とを備え
て構成、あるいは前記比較器に代えて、入力定格電圧の
下限ピーク電圧とその題／２の電圧との間の所定の電圧
を基準電圧とし、各相の整流出力とこの基準電圧との比
較を行ない所定のパルスを出力する比較器と、各相に対
応する比較器出力パルスを取り込み、その論理演算出力
を所定の時定数に応じて積分処理する積分手段と、その
積分出力と基準電−圧および時定数に対応する所定の参
照電圧とを比較し、その大小に応じて入力電圧の異常を
検出する電圧異常検出手段とを備えて構成する。
本発明は、３相交流で電源が供給される装置において、
簡単な構成で入力電圧の異常を検出することができる入
力電圧異常検出回路に関する。
簡単な構成で入力電圧の異常を検出することができる入
力電圧異常検出回路に関する。
大型の情報処理装置に必要な電力は、通常、３相交流の
商用電力を受電して供給される。このような情報処理装
置では、受電した交流電圧を電源装置により整流して各
回路に供給しているが、電圧および周波数の変動により
誤動作しないようにするために、自動電圧調整装置や定
電圧定周波電源装置などの安定化電源が用いられている
。
商用電力を受電して供給される。このような情報処理装
置では、受電した交流電圧を電源装置により整流して各
回路に供給しているが、電圧および周波数の変動により
誤動作しないようにするために、自動電圧調整装置や定
電圧定周波電源装置などの安定化電源が用いられている
。
したがって、多少の電圧変動があっても、許容されてい
る入力定格電圧の範囲内であれば、動作に異常を来さな
いようになっている。
る入力定格電圧の範囲内であれば、動作に異常を来さな
いようになっている。
ところが、入力定格電圧を下回る入力電圧の低下、瞬断
あるいは３相交流の場合の欠相などの異常があると、電
源装置に障害を引き起こし、最悪の場合には情報処理装
置のシステムダウンに発展することがあった。
あるいは３相交流の場合の欠相などの異常があると、電
源装置に障害を引き起こし、最悪の場合には情報処理装
置のシステムダウンに発展することがあった。
また、そのような場合のシステムダウンにおいて、入力
電圧の異常を検出していなければ、その障害原因がたと
えばソフトウェアに起因するものなのか、あるいはハー
ドウェアに原因があるのか、さらに電源障害によるもの
なのか判断が困難であった。
電圧の異常を検出していなければ、その障害原因がたと
えばソフトウェアに起因するものなのか、あるいはハー
ドウェアに原因があるのか、さらに電源障害によるもの
なのか判断が困難であった。
本発明は、このような従来の問題点を解決するもので、
３相交流の入力電圧の異常を簡単に検出することができ
る入力電圧異常検出回路を提供することを目的とする。
３相交流の入力電圧の異常を簡単に検出することができ
る入力電圧異常検出回路を提供することを目的とする。
第１図は本発明の原理ブロック図であり、第１図（ａ）
は請求項（１）に対応し、第１図（ｂ）は請求項（２）
に、対応する。
は請求項（１）に対応し、第１図（ｂ）は請求項（２）
に、対応する。
第１図（ａ）において、整流器１１１は、３相交流の入
力電圧を各相ごとに全波整流する。
力電圧を各相ごとに全波整流する。
比較器１１３は、入力定格電圧の下限ピーク電圧の蒔／
２の電圧を基準電圧とし、各相の整流出力とこの基準電
圧との比較を行ない、それぞれ所定のパルスを出力する
。
２の電圧を基準電圧とし、各相の整流出力とこの基準電
圧との比較を行ない、それぞれ所定のパルスを出力する
。
電圧異常検出手段１１５は、各相に対応する比較器出力
パルスを取り込み、その論理演算出力に応じて入力電圧
の異常を検出する。
パルスを取り込み、その論理演算出力に応じて入力電圧
の異常を検出する。
第１図（ロ）において、整流器１２１は、３相交流の入
力電圧を各相ごとに全波整流する。
力電圧を各相ごとに全波整流する。
比較器１２３は、入力定格電圧の下限ピーク電圧とその
ｒ３／２の電圧との間の所定の電圧を基準電圧とし、各
相の整流出力とこの基準電圧との比較を行ない、それぞ
れ所定のパルスを出力する。
ｒ３／２の電圧との間の所定の電圧を基準電圧とし、各
相の整流出力とこの基準電圧との比較を行ない、それぞ
れ所定のパルスを出力する。
積分手段１２５は、各相に対応する比較器出力パルスを
取り込み、その論理演算出力を所定の時定数に応じて積
分処理する。
取り込み、その論理演算出力を所定の時定数に応じて積
分処理する。
電圧異常検出手段１２７は、その積分出力と基準電圧お
よび時定数に対応する所定の電圧とを比較し、その大小
に応じて入力電圧の異常を検出する。
よび時定数に対応する所定の電圧とを比較し、その大小
に応じて入力電圧の異常を検出する。
請求項（１）に対応する発明は、３相交流の入力電圧の
整流出力と、人力定格電圧の下限ピーク電圧の６／２の
基準電圧との比較を行なうことにより、入力電圧が正常
状態にあるときには、各相対応に、入力電圧の１／６波
長以上のパルス幅を有するパルス（あるいはその反転論
理のパルス）を取り出すことができる。
整流出力と、人力定格電圧の下限ピーク電圧の６／２の
基準電圧との比較を行なうことにより、入力電圧が正常
状態にあるときには、各相対応に、入力電圧の１／６波
長以上のパルス幅を有するパルス（あるいはその反転論
理のパルス）を取り出すことができる。
したがって、入力電圧の異常に伴い各比較器出力パルス
が変化するので、各比較器出力パルスの論理演算を行な
えば、入力電圧の異常を検出することができる。
が変化するので、各比較器出力パルスの論理演算を行な
えば、入力電圧の異常を検出することができる。
請求項（２）に対応する発明は、３相交流の入力電圧の
整流出力と、入力定格電圧の下限ピーク電圧とその（／
２の電圧との間に設定される基準電圧との比較を行なう
ことにより、入力電圧が正常状態にあるときには、各相
対応に、入力電圧の１／６波長未満のパルス幅を有する
パルス（あるいはその反転論理のパルス）を取り出すこ
とができ、それら比較器出力パルスの論理演算を行えば
論理１と論理Ｏとが所定の周期で繰り返される信号を取
り出すことができる。
整流出力と、入力定格電圧の下限ピーク電圧とその（／
２の電圧との間に設定される基準電圧との比較を行なう
ことにより、入力電圧が正常状態にあるときには、各相
対応に、入力電圧の１／６波長未満のパルス幅を有する
パルス（あるいはその反転論理のパルス）を取り出すこ
とができ、それら比較器出力パルスの論理演算を行えば
論理１と論理Ｏとが所定の周期で繰り返される信号を取
り出すことができる。
したがって、その論理演算出力に対して、所定の時定数
に対応する積分処理を行なえば、入力電圧の変化に伴っ
て積分出力のピークレベルが変化するので、そのピーク
レベルの差を監視すれば入力電圧の異常を検出すること
ができる。
に対応する積分処理を行なえば、入力電圧の変化に伴っ
て積分出力のピークレベルが変化するので、そのピーク
レベルの差を監視すれば入力電圧の異常を検出すること
ができる。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第２図は、請求項（１）に対応する本発明の一実施例の
構成を示すブロック図である。
構成を示すブロック図である。
図において、３相交流の入力電圧Ｒ，Ｓ、Ｔは、各相ご
とに全波整流器２０１，２０３，２０５にそれぞれ取り
込まれる。すなわち、全波整流器２０１には入力電圧Ｒ
，Ｓが取り込まれ、全波整流器２０３には入力電圧Ｓ、
Ｔが取り込まれ、全波整流器２０５には入力電圧Ｔ、Ｒ
が取り込まれる。
とに全波整流器２０１，２０３，２０５にそれぞれ取り
込まれる。すなわち、全波整流器２０１には入力電圧Ｒ
，Ｓが取り込まれ、全波整流器２０３には入力電圧Ｓ、
Ｔが取り込まれ、全波整流器２０５には入力電圧Ｔ、Ｒ
が取り込まれる。
全波整流器２０１，２０３，２０５からそれぞれ出力さ
れる整流出力Ａ、Ｂ、Ｃは、それぞれ比較器２１１，２
１３．２１５の各非反転入力端子に入力され、反転入力
端子の基準電圧Ｖｔと比較される。比較器２１１，２１
３，２１５の出力端子には、各整流出力Ａ、Ｂ、Ｃと基
準電圧Ｖ、に応じた所定の比較器出力パルスＤ、Ｅ、Ｆ
が取り出される。この比較器出力パルスＤ、Ｅ、Ｆは論
理和回路（ＯＲ）２２１に入力され、その論理和出力Ｇ
のパターンに応じて入力電圧異常の検出が行なわれる。
れる整流出力Ａ、Ｂ、Ｃは、それぞれ比較器２１１，２
１３．２１５の各非反転入力端子に入力され、反転入力
端子の基準電圧Ｖｔと比較される。比較器２１１，２１
３，２１５の出力端子には、各整流出力Ａ、Ｂ、Ｃと基
準電圧Ｖ、に応じた所定の比較器出力パルスＤ、Ｅ、Ｆ
が取り出される。この比較器出力パルスＤ、Ｅ、Ｆは論
理和回路（ＯＲ）２２１に入力され、その論理和出力Ｇ
のパターンに応じて入力電圧異常の検出が行なわれる。
第３図は、請求項（１）に対応する実施例の各部の出力
波形を説明するタイムチャートである。
波形を説明するタイムチャートである。
図において、各波形は第２図に示す各部の出力Ａ−Ｇに
対応する。
対応する。
以下、本実施例の動作について第２図および第３図を参
照して説明する。
照して説明する。
各相の入力電圧Ｒ，Ｓ、Ｔはそれぞれ全波整流され、位
相が互いに２π／３ずれた整流出力Ａ。
相が互いに２π／３ずれた整流出力Ａ。
Ｂ、Ｃとして取り出される。
ここで、基準電圧Ｖ、を入力定格電圧の下限ピーク電圧
の（／２とし、比較器２１１，２１３゜２１５は、整流
出力Ａ、Ｂ、Ｃがそれぞれ基準電圧■、を越えている期
間、論理「１」に相当するパルスを比較器出力パルスＤ
、Ｅ、Ｆとして出力する構成とする。
の（／２とし、比較器２１１，２１３゜２１５は、整流
出力Ａ、Ｂ、Ｃがそれぞれ基準電圧■、を越えている期
間、論理「１」に相当するパルスを比較器出力パルスＤ
、Ｅ、Ｆとして出力する構成とする。
したがって、入力電圧（整流出力Ａ、Ｂ、Ｃ）が定格電
圧の範囲内にあれば、比較器出力パルスＤ、Ｅ、Ｆの各
パルス幅は入力電圧の１／６波長以上となり、その論理
和出力Ｇ０は常に論理「１」（ハイレベル）となる。
圧の範囲内にあれば、比較器出力パルスＤ、Ｅ、Ｆの各
パルス幅は入力電圧の１／６波長以上となり、その論理
和出力Ｇ０は常に論理「１」（ハイレベル）となる。
また、入力電圧が定格電圧を下回った場合には、比較器
出力パルスＤ、Ｅ、Ｆの各パルス幅は入力電圧の１／６
波長未満となり、その論理和出力Ｇｌは電圧低下分に応
じて論理「１」と論理「０」を繰り返すので、それを監
視することにより入力電圧低下を検出することができる
。
出力パルスＤ、Ｅ、Ｆの各パルス幅は入力電圧の１／６
波長未満となり、その論理和出力Ｇｌは電圧低下分に応
じて論理「１」と論理「０」を繰り返すので、それを監
視することにより入力電圧低下を検出することができる
。
また、入力電圧に瞬断あるいは欠相が発生した場合には
、比較器出力パルスＤ、Ｅ、Ｆの少なくとも一つのパル
スが欠落するので、その論理和出力Ｇｔは欠落パルスに
応じて論理「０」となり、入力電圧低下と同様にその異
常を検出することができる。
、比較器出力パルスＤ、Ｅ、Ｆの少なくとも一つのパル
スが欠落するので、その論理和出力Ｇｔは欠落パルスに
応じて論理「０」となり、入力電圧低下と同様にその異
常を検出することができる。
以上説明した請求項（１）に対応する実施例では、比較
器２１１，２１３，２１５は、それぞれ整流出力Ａ、Ｂ
、Ｃが基準電圧■、を越えている期間、論理「１」に相
当する比較器出力パルスを出力する構成であるが、比較
器出力パルスがその反転論理である場合には、論理和回
路２２１を論理積回路に変更することにより、同様に本
発明の入力電圧異常検出回路を構成することができる。
器２１１，２１３，２１５は、それぞれ整流出力Ａ、Ｂ
、Ｃが基準電圧■、を越えている期間、論理「１」に相
当する比較器出力パルスを出力する構成であるが、比較
器出力パルスがその反転論理である場合には、論理和回
路２２１を論理積回路に変更することにより、同様に本
発明の入力電圧異常検出回路を構成することができる。
第４図は、請求項（２）に対応する本発明の一実施例の
構成を示すブロック図である。
構成を示すブロック図である。
図において、３相交流の入力電圧Ｒ，Ｓ、Ｔは、第一実
施例と同様に各相ごとに全波整流器４０１゜４０３．４
０５にそれぞれ取り込まれる。全波整流器４０１，４０
３，４０５からそれぞれ出力される整流出力Ａ、Ｂ、Ｃ
は、それぞれ比較器４１１．４１３，４１５の各非反転
入力端子に入力され、反転入力端子の基準電圧■、と比
較される。
施例と同様に各相ごとに全波整流器４０１゜４０３．４
０５にそれぞれ取り込まれる。全波整流器４０１，４０
３，４０５からそれぞれ出力される整流出力Ａ、Ｂ、Ｃ
は、それぞれ比較器４１１．４１３，４１５の各非反転
入力端子に入力され、反転入力端子の基準電圧■、と比
較される。
比較器４１１，４１３，４１５の出力端子には、各整流
出力Ａ、Ｂ、Ｃと基準電圧■、に応じた所定の比較器出
力パルスＨ，Ｉ、Ｊが取り出される。
出力Ａ、Ｂ、Ｃと基準電圧■、に応じた所定の比較器出
力パルスＨ，Ｉ、Ｊが取り出される。
この比較器出力パルスＨ，Ｉ、Ｊは論理和回路（ＯＲ）
４２１に入力され、その論理和出力には積分回路４２３
に入力される。積分回路４２３の所定の時定数に応じた
積分出力しは、比較器４２５の各非反転入力端子に入力
され、反転入力端子の参照電圧■９と比較される。比較
器４２５の出力端子には、積分出力りと参照電圧ｖＱに
応じた所定の比較器出力Ｍが取り出され、そのパターン
に応じて入力電圧異常の検出が行なわれる。
４２１に入力され、その論理和出力には積分回路４２３
に入力される。積分回路４２３の所定の時定数に応じた
積分出力しは、比較器４２５の各非反転入力端子に入力
され、反転入力端子の参照電圧■９と比較される。比較
器４２５の出力端子には、積分出力りと参照電圧ｖＱに
応じた所定の比較器出力Ｍが取り出され、そのパターン
に応じて入力電圧異常の検出が行なわれる。
第５図は、請求項（２）に対応する実施例の各部の出力
波形を説明するタイムチャートである。
波形を説明するタイムチャートである。
図において、各波形は第４図に示す各部の出力Ａ−Ｃ，
Ｈ〜Ｍに対応する。
Ｈ〜Ｍに対応する。
以下、本実施例の動作について第４図および第５図を参
照して説明する。
照して説明する。
各相の入力電圧Ｒ，Ｓ、Ｔはそれぞれ全波整流され、位
相が互いに２π／３ずれた整流出力Ａ。
相が互いに２π／３ずれた整流出力Ａ。
Ｂ、Ｃとして取り出される。
ここで、基準電圧■、を入力定格電圧の下限ピーク電圧
と、その蒔／２の電圧との間の所定の電圧をとし、比較
器４１１，４１３，４１５は、整流出力Ａ、Ｂ、Ｃがそ
れぞれ基準電圧ｖｐを越えている期間、論理ｒｌ、に相
当するパルスを比較器出力パルスＨ，Ｉ、Ｊとして出力
する構成とする。
と、その蒔／２の電圧との間の所定の電圧をとし、比較
器４１１，４１３，４１５は、整流出力Ａ、Ｂ、Ｃがそ
れぞれ基準電圧ｖｐを越えている期間、論理ｒｌ、に相
当するパルスを比較器出力パルスＨ，Ｉ、Ｊとして出力
する構成とする。
したがって、入力電圧（整流出力Ａ、Ｂ、Ｃ）が定格電
圧の範囲内にあれば、比較器出力パルスＨ，Ｉ、Ｊの各
パルス幅は、基準電圧■、に応じて入力電圧の１／６波
長未満となり、その論理和出力には論理「１」と論理「
０」とを繰り返す。
圧の範囲内にあれば、比較器出力パルスＨ，Ｉ、Ｊの各
パルス幅は、基準電圧■、に応じて入力電圧の１／６波
長未満となり、その論理和出力には論理「１」と論理「
０」とを繰り返す。
積分回路４２３は、その時定数に応じて論理和出力にの
立ち下がりレベルを決定する。
立ち下がりレベルを決定する。
比較器４２５の参照電圧■９は、基準電圧Ｖ。
に応じて決められる論理和出力にの各パルス間隔と、積
分回路４２３の時定数に応じて決められる積分出力りの
立ち下がりレベルに応じて決定される。たとえば、基準
電圧■、が下がれば論理和出力にのパルス幅が狭くなっ
てパルス間隔が広がり、また時定数が大きくなれば各パ
ルスの立ち下がりレベルは上昇する。その関係から、入
力電圧が定格電圧の範囲内にあるときには、積分出力り
が常に参照電圧■、を越える電圧になるように調整する
。
分回路４２３の時定数に応じて決められる積分出力りの
立ち下がりレベルに応じて決定される。たとえば、基準
電圧■、が下がれば論理和出力にのパルス幅が狭くなっ
てパルス間隔が広がり、また時定数が大きくなれば各パ
ルスの立ち下がりレベルは上昇する。その関係から、入
力電圧が定格電圧の範囲内にあるときには、積分出力り
が常に参照電圧■、を越える電圧になるように調整する
。
なお、比較器４２５は、入力電圧が定格電圧の範囲内に
あるとき、すなわち積分出力りが参照電圧■９を越えて
いる期間、論理「１」に相当するパルスを比較器出力Ｍ
として出力する構成とする。
あるとき、すなわち積分出力りが参照電圧■９を越えて
いる期間、論理「１」に相当するパルスを比較器出力Ｍ
として出力する構成とする。
したがって、入力電圧が定格電圧の範囲内にあり、正常
時の積分出力し０が取り出されている時には、比較器出
力Ｍ０は常に論理「１」 （ハイレベル）となる。
時の積分出力し０が取り出されている時には、比較器出
力Ｍ０は常に論理「１」 （ハイレベル）となる。
また、入力電圧が定格電圧を下回った場合には、比較器
出力パルスＨ，Ｉ、Ｊの各パルス幅は狭（なってその論
理和出力にのパルス間隔が広がり、それに応じて積分出
力Ｌ＋ は参照電圧■９を下回ることになる。したがっ
て、その比較器出力ＭＩは電圧低下分に応じて論理「１
」と論理「０」を繰り返し、それを監視することにより
入力電圧低下を検出することができる。
出力パルスＨ，Ｉ、Ｊの各パルス幅は狭（なってその論
理和出力にのパルス間隔が広がり、それに応じて積分出
力Ｌ＋ は参照電圧■９を下回ることになる。したがっ
て、その比較器出力ＭＩは電圧低下分に応じて論理「１
」と論理「０」を繰り返し、それを監視することにより
入力電圧低下を検出することができる。
また、入力電圧に瞬断あるいは欠相が発生した場合には
、比較器出力パルスＨ，Ｉ、Ｊの少なくとも一つのパル
スが欠落するので、その積分出力Ｌ２は欠落パルスに応
じて参照電圧ｖＱを下回り、比較器出力Ｍ２も論理「Ｏ
」となり、入力電圧低下と同様にその異常を検出するこ
とができる。
、比較器出力パルスＨ，Ｉ、Ｊの少なくとも一つのパル
スが欠落するので、その積分出力Ｌ２は欠落パルスに応
じて参照電圧ｖＱを下回り、比較器出力Ｍ２も論理「Ｏ
」となり、入力電圧低下と同様にその異常を検出するこ
とができる。
以上説明した請求項（２）に対応する実施例では、比較
器４１１，４１３．４１５は、それぞれ整流出力Ａ、Ｂ
、Ｃが基準電圧Ｖ、を越えている期間、論理ｒｌＪに相
当する比較器出力パルスを出力する構成であるが、比較
器出力パルスがその反転論理である場合には、論理和回
路４２１および立ち下がりレベルを決定する積分回路４
２３は、それぞれ論理積回路および立ち上がりレベルを
決定する積分回路に変更し、比較器出力Ｍによる入力電
圧の異常判定論理を反転させることにより、同様に本発
明の入力電圧異常検出回路を構成することができる。
器４１１，４１３．４１５は、それぞれ整流出力Ａ、Ｂ
、Ｃが基準電圧Ｖ、を越えている期間、論理ｒｌＪに相
当する比較器出力パルスを出力する構成であるが、比較
器出力パルスがその反転論理である場合には、論理和回
路４２１および立ち下がりレベルを決定する積分回路４
２３は、それぞれ論理積回路および立ち上がりレベルを
決定する積分回路に変更し、比較器出力Ｍによる入力電
圧の異常判定論理を反転させることにより、同様に本発
明の入力電圧異常検出回路を構成することができる。
上述したように、本発明によれば、３相交流の入力電圧
の異常（入力電圧低下、瞬断、欠相、その他）が、簡単
な構成でしかも容易に検出することができ、実用的には
極めて有用である。
の異常（入力電圧低下、瞬断、欠相、その他）が、簡単
な構成でしかも容易に検出することができ、実用的には
極めて有用である。
第１図は本発明の原理ブロック図、
第２図は請求項（１）に対応する本発明の一実施例の構
成を示すブロック図、 第３図は請求項（１）に対応する実施例タイムチャート
、 第４図は請求項（２）に対応する本発明の一実施例の構
成を示すブロック図、 第５図は請求項（２）に対応する実施例タイムチャート
である。 図において、 １１１．１２１は整流器、 １１３．１２３は比較器、 １１５．１２７は電圧異常検出手段、 １２５は積分手段、 ２０１．２０３，２０５，４０１，４０３，４０５は整
流器、 １１．２１３，２１５，４１１，４１３．４１は比較器
、 ２１．４２１は論理和回路（ＯＲ）、 ２３は積分回路、 ２５は比較器である。 請求項（１）に対応する図 （ａ） 請求項（２）に対応する図 （ｔ）） 本発明原理ブロック図 第１図 請求項（１）に対応する実施例 第２図 請求項（２）に対応する実施例 第４ 図 久力電圧低刀 關断、欠相） 關すｉＪ［１に対応する実施例タイムチャートＩ −「−ｍ−−１「 Ｍ・ｆ−一−し］−一 言釧ρ蒐２に対応する遺肪被列タイムチャート第５図
成を示すブロック図、 第３図は請求項（１）に対応する実施例タイムチャート
、 第４図は請求項（２）に対応する本発明の一実施例の構
成を示すブロック図、 第５図は請求項（２）に対応する実施例タイムチャート
である。 図において、 １１１．１２１は整流器、 １１３．１２３は比較器、 １１５．１２７は電圧異常検出手段、 １２５は積分手段、 ２０１．２０３，２０５，４０１，４０３，４０５は整
流器、 １１．２１３，２１５，４１１，４１３．４１は比較器
、 ２１．４２１は論理和回路（ＯＲ）、 ２３は積分回路、 ２５は比較器である。 請求項（１）に対応する図 （ａ） 請求項（２）に対応する図 （ｔ）） 本発明原理ブロック図 第１図 請求項（１）に対応する実施例 第２図 請求項（２）に対応する実施例 第４ 図 久力電圧低刀 關断、欠相） 關すｉＪ［１に対応する実施例タイムチャートＩ −「−ｍ−−１「 Ｍ・ｆ−一−し］−一 言釧ρ蒐２に対応する遺肪被列タイムチャート第５図
Claims (2)
- （１）３相交流の入力電圧を各相ごとに全波整流する整
流器（１１１）と、 入力定格電圧の下限ピーク電圧の√３／２の電圧を基準
電圧とし、各相の整流出力とこの基準電圧との比較を行
ない、それぞれ所定のパルスを出力する比較器（１１３
）と、 各相に対応する比較器出力パルスを取り込み、その論理
演算出力に応じて入力電圧の異常を検出する電圧異常検
出手段（１１５）と を備えたことを特徴とする入力電圧異常検出回路。 - （２）３相交流の入力電圧を各相ごとに全波整流する整
流器（１２１）と、 入力定格電圧の下限ピーク電圧とその√３／２の電圧と
の間の所定の電圧を基準電圧とし、各相の整流出力とこ
の基準電圧との比較を行ない、それぞれ所定のパルスを
出力する比較器（１２３）と、各相に対応する比較器出
力パルスを取り込み、その論理演算出力を所定の時定数
に応じて積分処理する積分手段（１２５）と、 その積分出力と前記基準電圧および時定数に対応する所
定の参照電圧とを比較し、その大小に応じて入力電圧の
異常を検出する電圧異常検出手段（１２７）と を備えたことを特徴とする入力電圧異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16812188A JPH0223024A (ja) | 1988-07-06 | 1988-07-06 | 入力電圧異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16812188A JPH0223024A (ja) | 1988-07-06 | 1988-07-06 | 入力電圧異常検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223024A true JPH0223024A (ja) | 1990-01-25 |
Family
ID=15862240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16812188A Pending JPH0223024A (ja) | 1988-07-06 | 1988-07-06 | 入力電圧異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223024A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007265806A (ja) * | 2006-03-28 | 2007-10-11 | Matsushita Electric Works Ltd | 照明装置 |
-
1988
- 1988-07-06 JP JP16812188A patent/JPH0223024A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007265806A (ja) * | 2006-03-28 | 2007-10-11 | Matsushita Electric Works Ltd | 照明装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0352951B1 (en) | A.C. generator fault detector | |
| US4864163A (en) | Method for detecting input AC voltage | |
| JPH0223024A (ja) | 入力電圧異常検出回路 | |
| JP4515937B2 (ja) | 波形比較による電圧低下検出方法及び装置 | |
| KR20150108133A (ko) | 계통주파수 계측을 위한 디지털 논리 신호 출력 회로 | |
| JP2010017023A (ja) | 停電検出装置 | |
| CA2987780C (en) | Ups power failure detection | |
| JP2006025550A (ja) | 周波数検出装置及び分散電源装置 | |
| JPH0560804A (ja) | 直流スイツチング電源の入力交流電圧低下検出方法及び装置 | |
| JPS62290362A (ja) | インバ−タの出力電圧異常検出回路 | |
| JP2929466B2 (ja) | 不正電流検出回路 | |
| KR100576187B1 (ko) | 전원 감시 회로 | |
| JP3372334B2 (ja) | 無停電電源装置の停電検出方法 | |
| KR100581095B1 (ko) | Ｐｗｍ 컨버터의 전원위상 검출장치 | |
| JP2006033904A (ja) | 三相欠相検出装置及びそれを用いた空気調和機 | |
| JP2000193686A (ja) | 交流電圧の異常を検出する電圧検出方法 | |
| JPH01262481A (ja) | 電解コンデンサのショート検出装置 | |
| KR940004038B1 (ko) | 무정전 전원장치등의 사인파 발생회로 | |
| JPH06105556A (ja) | 電力変換装置 | |
| JPH08149685A (ja) | 無停電電源装置の商用電源監視回路 | |
| JP2000116186A (ja) | Ａｃサーボモータ制御装置および欠相検出回路 | |
| JPS62290364A (ja) | インバ−タの出力電圧異常検出回路 | |
| JPH0282168A (ja) | 交流電圧の電圧低下検出装置 | |
| JPS6229962B2 (ja) | ||
| KR20140116591A (ko) | 3상 입력 전원의 결상 검출 장치 |