JPH02230452A - Detecting device for card loading state - Google Patents
Detecting device for card loading stateInfo
- Publication number
- JPH02230452A JPH02230452A JP1050106A JP5010689A JPH02230452A JP H02230452 A JPH02230452 A JP H02230452A JP 1050106 A JP1050106 A JP 1050106A JP 5010689 A JP5010689 A JP 5010689A JP H02230452 A JPH02230452 A JP H02230452A
- Authority
- JP
- Japan
- Prior art keywords
- card
- identification data
- signal
- cards
- mounting state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、情報処理装置のユニッｉ〜内に収容されて
いるカードの実装状態を検出するカード実装状態検出装
置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a card mounting state detection device for detecting the mounting state of a card housed in a unit i of an information processing device.
第３図は例えば特開昭６ ３−６ ６ ／ｌ ２号公報
に示された従来のカード実装状態検出装置を示すブロッ
ク接続図であり、図において、１−１．１２，・・・・
・・はカードであり、この例ではカード１１〜１−３は
実装されており、カード１−４は未実装であるものとす
る。４はアドレス信号５をデコードするアドレスデコー
ド回路、７はカードの検出された実装状態を記憶する実
装スデータスレジスタである。ｂｌ，ｂ２，・・・・・
・は個別ハスで、各カード１−１〜１−４の実装用コネ
クタ（図外）部分と、アトレスデコード回路４および実
装ステタスレシスタ７との間をそれそれ１：１で結合し
ている。３はカード実装状態をチェックする際”Ｈ“′
（常時は゛Ｌ′）として出力されるチェック信号で、
各カード実装用コネクタ部およびアドレスデコード回路
４に供給される。８ばプルアンプ抵抗で、常時各個別バ
スｂ１〜ｂ４を電源ｖｐ５のレヘル“■ビにプルアップ
するためのものである。FIG. 3 is a block connection diagram showing a conventional card mounting state detection device disclosed in, for example, Japanese Unexamined Patent Publication No. 63-66/l2.
... are cards; in this example, cards 11 to 1-3 are mounted, and card 1-4 is unmounted. 4 is an address decoding circuit that decodes the address signal 5, and 7 is a mounting status register that stores the detected mounting state of the card. bl, b2,...
. . . are individual lotuses, which connect the mounting connectors (not shown) of each card 1-1 to 1-4 to the atres decode circuit 4 and the mounting status register 7 in a 1:1 ratio. 3 is "H"' when checking the card mounting state
(Always output as 'L') check signal,
The signal is supplied to each card mounting connector section and address decoding circuit 4. 8 is a pull amplifier resistor, which is used to constantly pull up each individual bus b1 to b4 to the level of the power supply VP5.
次に動作について説明する。通常時（カード実装状態検
出時以外）には、カード１−１〜１−４のいずれかを特
定するために、図外の中央処理装置（以下、ＣＰＵとい
う）から出力されるアＦレス信号５ぱ、アドレスデコー
ド回路４によりデコードされ、レベル“”Ｌ“′のカー
ドセレクト信号Ｇとしてカード１− １〜１−３のうち
の、特定された１つに向け、これに対応ずるハスｂ１〜
ｂ３の１つを介し送出される。ところで、この通常腸に
は、チェック信号３はレヘル゛Ｌ゛のままてあり、カー
ドセレクト信号６はカード１−１〜１−３内に取り込ま
れ、このうちの１つが選択されたことを通知する。Next, the operation will be explained. During normal times (other than when detecting the card mounting state), an address signal is output from a central processing unit (hereinafter referred to as CPU) (not shown) to identify any of the cards 1-1 to 1-4. 5 is decoded by the address decoding circuit 4, and as a card select signal G of level "L"' is sent to the specified one of the cards 1-1 to 1-3, and the corresponding lotus b1 to
b3. By the way, in this normal case, the check signal 3 remains low, and the card select signal 6 is taken into the cards 1-1 to 1-3 to notify that one of them has been selected. do.
次に、カード実装状態検出時は、実装の場合、チェック
信号３のレヘルを゛’ Ｉ−１′にすることにより、ア
ドレスデコード回路４の出力がハイインピーダンスにな
り、カード１− １〜ｌ−３内でレヘル” Ｌ ”の信
号が生成され、ハスｂ１〜ｂ３側に送り返される。一方
、未実装の場合は、カード１１〜１−３内でレヘル“’
Ｌ ”の信号が生成されず、プルアップ抵抗８により
レヘル”ＩＩ“′の信号が出力される。つまり、未実装
状態を検出することができる。Next, when detecting the card mounting state, in the case of mounting, the level of the check signal 3 is set to ``I-1'', so that the output of the address decoding circuit 4 becomes high impedance, and the card 1-1 to l- 3, a level "L" signal is generated and sent back to the lotuses b1 to b3. On the other hand, if it is not implemented, Reher "'" in cards 11 to 1-3.
A signal of "L" is not generated, and a signal of "Level"II"' is outputted by the pull-up resistor 8. In other words, a non-mounted state can be detected.
〔発明か解決しようとする課題］
従来のカート実装状態検出装置は以上のように構成され
ているので、情報処理装置のユニッ１・内に収容されて
いるカートの実装状態を、実装の有無としてしか認識で
きないため、どのような機能を備えたカー１か実装され
ているかを検出てきす、実装状態検出システムとして実
用上不完全なものであるなとの問題点があった。[Problem to be solved by the invention] Since the conventional cart mounting state detection device is configured as described above, it is possible to detect the mounting state of the cart housed in the unit 1 of the information processing device as whether or not it is mounted. Since the system can only recognize the car 1 with which functions it is installed, there is a problem that it is incomplete in practical use as a mounting state detection system.
この発明は」二記のような問題点を解消するためになさ
れたもので、各カードごとにカード種別を識別する識別
信号を割り付けて、それを読み込むごとによりカード実
装状態を回路機能などを含めてより詳細に検出てきるカ
ード実装状態検出装置を得ることを目的とする。This invention was made in order to solve the problems mentioned in 2. An identification signal that identifies the card type is assigned to each card, and each time the signal is read, the card mounting state including the circuit functions etc. can be determined. The present invention aims to provide a card mounting state detection device that can detect the card mounting state in more detail.
（課題を解決するだめの手段〕
この発明に係るカー１・実装状態検出装置は、カード実
装部に複数のカートを実装して、これらに対しアドレス
デコード回路から個別的にカードセレク１へ信号を送出
するようにするとともに、上記各カードにこれらのカー
ド種別を識別する識別デ一夕を設定するための識別デー
タ設定手段を設り、ここで設定した識別データを識別デ
ータ格納手段に読み込んで格納するような構成としたも
のである。(Means for Solving the Problem) The car 1/mounting state detection device according to the present invention has a plurality of carts mounted in a card mounting section, and signals are individually sent to the card select 1 from an address decoding circuit for each of the carts. At the same time, each card is provided with identification data setting means for setting identification data for identifying these card types, and the identification data set here is read and stored in the identification data storage means. The structure is such that
この発明における識別データ格納手段は、各カードごと
の識別データを格納するため、この識別データ格納手段
の内容を外部のプロセッサによって読み出して処理する
ごとにより、カード実装の有無のみならず、カードの種
別ずなわぢ特定のカドがどのような機能を備えたものか
などを判定できるようにする。Since the identification data storage means in this invention stores identification data for each card, each time the contents of this identification data storage means are read and processed by an external processor, it is possible to determine whether the card is installed or not, and the type of the card. Zunawaji Allows you to determine what kind of functions a particular card has.
以下、この発明の一実施例を図について説明する。第１
図において、１−１ １． − ２ １−３はシェ
ルフや実装用コネククなどを有して、力一ｌ・を装着接
続ずるカ−１・実装手段に実装されたカード、１−４は
未実装のカード、４ば上記各カード１−１〜１−３にカ
ートセレク１〜信号６を個別ハスｂ１〜ｂ３を通して送
出するアドレスデコー１・回路、５ぱアドレス信号、８
はプルアンプ抵抗、９ぱ識別信号としてのＩＤ信号１０
を保持する■Ｉ〕レシスタである。An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, 1-1 1. - 2 1-3 is a card mounted on the car 1/mounting means that has a shelf or a mounting connector, etc., and is used to attach and connect the power unit, 1-4 is an unmounted card, and 4 is a card for each of the above. Address decoder 1/circuit for sending cart select 1 to signals 6 to cards 1-1 to 1-3 through individual lotuses b1 to b3, 5 address signal, 8
is a pull amplifier resistor, 9 is an ID signal 10 as an identification signal.
■I] is a resistor that holds .
また、第２図は各カード１−１〜１−４の内部構成を示
し、同図において、１１はＩＤ信号１０を出力回路に供
給するＩＤ出力ハッファ回路、１２はカード種別を識別
する識別データを設定する識別データ設定手段としての
Ｔ Ｉ）設定スインヂ、１３は所定レベルの電圧を取り
込むプルアップ抵抗である。Further, FIG. 2 shows the internal configuration of each card 1-1 to 1-4, in which 11 is an ID output huffer circuit that supplies the ID signal 10 to the output circuit, and 12 is identification data that identifies the card type. TI) Setting switch 13 is a pull-up resistor that takes in a voltage at a predetermined level.
次に動作について説明する。まず、図外のＣＰＵから出
力されたアドレス信号５がアドレスデコート回路４によ
りデコートされ、レヘル“Ｌ”のカードセレクト信号６
としてカード１−１〜１３のうちの特定した１つ、例え
ばカード１−２に向番ノて送出される。いま、このカー
ド１−２は実装ざれているので、カードセレク１〜信号
６によりＴＤ出力ハソファ回路１１がオープンとなり、
ＩＤ設定スイッチ１２のいずれかで設定したＴＤデータ
が、ＩＤ信号１０としてＩＤレジスタ９に入力され、ラ
ソチされる。このため、冒１外の」一記ＣＰ Ｕは【Ｄ
レシスク９Ｇこランチされたその１０テタを読み込むこ
とにより、カー１、１−２かイ１ることおよびそのカー
！・の種別を判定することかできる。Next, the operation will be explained. First, an address signal 5 output from a CPU (not shown) is decoded by an address decoding circuit 4, and a card select signal 6 of level "L" is decoded.
The destination number is sent to a specified one of cards 1-1 to 13, for example, card 1-2. Now, since this card 1-2 is not mounted, the TD output sofa circuit 11 is opened by the card select 1 to signal 6,
TD data set by any of the ID setting switches 12 is input to the ID register 9 as an ID signal 10 and is processed. For this reason, a CPU other than 1 is [D
By reading the 10 data that was launched by Resisku 9G, you can find car 1, 1-2 or i1 and that car!・It is possible to determine the type of.
一方、カードが実装されていない場合には、カードセレ
クト信号６の送出かあっても、そのカード例えばカード
１−４からは識別データの出力がなく、単に、プルアッ
プ抵抗８によって、レヘル”Ｈ”（未実装）の信号かＩ
Ｄレシスク９に読め込まれる。このため、図外のＣＰＬ
ＩはそのＩＤレジスタ９の内容を読み込むことＱこより
、カードが未実装状態であることを判定することができ
る。On the other hand, when no card is mounted, even if the card select signal 6 is sent, the card, for example, cards 1-4, does not output identification data, and the pull-up resistor 8 simply causes the level ” (unimplemented) signal or I
It is read into Dresisk 9. For this reason, CPL (not shown)
By reading the contents of the ID register 9, I can determine that the card is not mounted.
なお、上記実施例ではＪＤ信号］Ｏを３ヒン１一構成と
したものを示したが、これ以外の複数ビッ１・としても
よい。また、上記実施例ではＩＤ信号１０が全てレヘル
゛’Ｈ“の時に未実装状態と判定する場合を示したが、
これに限定する必要はない。In the above embodiment, the JD signal]O has a 3-bit, 1-bit configuration, but it may be configured with a plurality of bits other than this. Furthermore, in the above embodiment, the case where it is determined that the ID signal 10 is not mounted is determined to be in the level 'H' is shown.
There is no need to limit it to this.
さらに、」一記実施例てばＩＤ設定にＩＤ設定スインチ
１２を使用したか、同様のヒン１・発生機能を備えたも
のならば、このようなＩＤ設定スイッチ１２に代えて、
他のビット発生手段を用いることもできる。Furthermore, if the embodiment described above uses the ID setting switch 12 for ID setting, or has a similar Hint 1 generation function, instead of such ID setting switch 12,
Other bit generation means can also be used.
以上のようＣこ、この発明によれば、カード実装部に実
装ざれる各カードに、カート種別ＩＤを割りイ」リる識
別データ設定手段を設け、さらにこの割り付υプられた
カーＦ種別を、−ト記識別データ設定手段から読み出し
て格納する識別データ格納手段を設りるように横成した
ので、外部のＣＰＵがその識別データ格納手段の内容を
Ｍ５ｆ ｔ’ｊ込むことにより、カート実装の有無とと
もにカード種別の検出を行うことができ、カード実装状
況に適合した柔軟なシステムを構成できるものが得られ
る効果がある。As described above, according to the present invention, identification data setting means for assigning a cart type ID to each card mounted in the card mounting section is provided, and furthermore, the assigned car F type is provided. Since an identification data storage means for reading and storing the above identification data setting means is provided, an external CPU can load the contents of the identification data storage means M5f t'j into the cart. It is possible to detect the type of card as well as the presence or absence of mounting, which has the effect of providing a system that is flexible and adaptable to the card mounting situation.
第１図はこの発明の一実施例によるカート実装状態検出
装置を示すフロック接続図、第２図は第１図のカー１・
の内部構成を示す回路図、第３図は従来のカー１・実装
状態検出装置を示すブロック接１｝
続図である。
１−１〜１−４ばカート、４はア１・レスデコード回路
、９ば識別データ格納手段（ＩＤレジスク）、１２は識
別データ設定手段（ＩＤ設定スイ・ソチ）。
なお、図中、同一符号は同−・、又は相当部分を示す。
特許出願人 三菱電機株式会社
第
図FIG. 1 is a block connection diagram showing a cart mounting state detection device according to an embodiment of the present invention, and FIG.
FIG. 3 is a block connection diagram showing the conventional car 1/mounting state detection device. 1-1 to 1-4 are carts, 4 is an address decoding circuit, 9 is an identification data storage means (ID register), and 12 is an identification data setting means (ID setting switch). In the drawings, the same reference numerals indicate the same or equivalent parts. Patent applicant: Mitsubishi Electric Corporation
Claims (1)
ードへ個別のカードセレクト信号を出力するためのアド
レスデコード回路と、上記各カード内に設けられて、こ
れらのカード種別を識別する識別データを設定する識別
データ設定手段と、この識別データ設定手段で設定した
識別データを読み込んで格納する識別データ格納手段と
を備えたカード実装状態検出装置。A plurality of cards mounted in the card mounting section, an address decoding circuit for outputting individual card select signals to these cards, and identification data provided in each of the above cards to identify the card type. A card mounting state detection device comprising an identification data setting means for setting, and an identification data storage means for reading and storing the identification data set by the identification data setting means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050106A JPH02230452A (en) | 1989-03-03 | 1989-03-03 | Detecting device for card loading state |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050106A JPH02230452A (en) | 1989-03-03 | 1989-03-03 | Detecting device for card loading state |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230452A true JPH02230452A (en) | 1990-09-12 |
Family
ID=12849833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050106A Pending JPH02230452A (en) | 1989-03-03 | 1989-03-03 | Detecting device for card loading state |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230452A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04120129U (en) * | 1991-04-04 | 1992-10-27 | 三菱電機株式会社 | Control device |
-
1989
- 1989-03-03 JP JP1050106A patent/JPH02230452A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04120129U (en) * | 1991-04-04 | 1992-10-27 | 三菱電機株式会社 | Control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311138A (en) | Device for monitoring the functon of an electric load, its drive and the associated connections | |
| EP0518367B1 (en) | System for determining pluggable memory characteristics | |
| US6766401B2 (en) | Increasing control information from a single general purpose input/output (GPIO) mechanism | |
| US6751740B1 (en) | Method and system for using a combined power detect and presence detect signal to determine if a memory module is connected and receiving power | |
| JPH02230452A (en) | Detecting device for card loading state | |
| JPS5875239A (en) | Electronic equipment | |
| JP2548995B2 (en) | Terminal for portable semiconductor memory device | |
| CN101189593A (en) | Method for transmitting redundant data during address transmission on a multiplexed address/data bus | |
| JP3225904B2 (en) | Circuit failure detection circuit | |
| JPH04136756U (en) | PROM write state setting circuit | |
| JPH02112086A (en) | Read/write device for memory card | |
| JPH10208463A (en) | Memory mount judging circuit | |
| JP2003084828A (en) | Load control device | |
| JP2570994B2 (en) | Alarm signal communication device | |
| JP3518012B2 (en) | External solid-state storage device | |
| JPS63285691A (en) | Coupling inspection device for memory cartridge | |
| JPH05265850A (en) | Memory card controller | |
| JPS60531A (en) | Data input device | |
| JPH03223917A (en) | Loading/unloading system for printed board | |
| JPH01236389A (en) | Memory card | |
| JPH02235126A (en) | Unit erroneous insertion preventing system | |
| JPH0564361B2 (en) | ||
| JPH05165735A (en) | Identification system for parity error occured memory element | |
| JPS63292342A (en) | Error detecting circuit | |
| JPH02129712A (en) | Card packaging state detector |