JPH02230452A - カード実装状態検出装置 - Google Patents
カード実装状態検出装置Info
- Publication number
- JPH02230452A JPH02230452A JP1050106A JP5010689A JPH02230452A JP H02230452 A JPH02230452 A JP H02230452A JP 1050106 A JP1050106 A JP 1050106A JP 5010689 A JP5010689 A JP 5010689A JP H02230452 A JPH02230452 A JP H02230452A
- Authority
- JP
- Japan
- Prior art keywords
- card
- identification data
- signal
- cards
- mounting state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、情報処理装置のユニッi〜内に収容されて
いるカードの実装状態を検出するカード実装状態検出装
置に関するものである。
いるカードの実装状態を検出するカード実装状態検出装
置に関するものである。
第3図は例えば特開昭6 3−6 6 /l 2号公報
に示された従来のカード実装状態検出装置を示すブロッ
ク接続図であり、図において、1−1.12,・・・・
・・はカードであり、この例ではカード11〜1−3は
実装されており、カード1−4は未実装であるものとす
る。4はアドレス信号5をデコードするアドレスデコー
ド回路、7はカードの検出された実装状態を記憶する実
装スデータスレジスタである。bl,b2,・・・・・
・は個別ハスで、各カード1−1〜1−4の実装用コネ
クタ(図外)部分と、アトレスデコード回路4および実
装ステタスレシスタ7との間をそれそれ1:1で結合し
ている。3はカード実装状態をチェックする際”H“′
(常時は゛L′)として出力されるチェック信号で、
各カード実装用コネクタ部およびアドレスデコード回路
4に供給される。8ばプルアンプ抵抗で、常時各個別バ
スb1〜b4を電源vp5のレヘル“■ビにプルアップ
するためのものである。
に示された従来のカード実装状態検出装置を示すブロッ
ク接続図であり、図において、1−1.12,・・・・
・・はカードであり、この例ではカード11〜1−3は
実装されており、カード1−4は未実装であるものとす
る。4はアドレス信号5をデコードするアドレスデコー
ド回路、7はカードの検出された実装状態を記憶する実
装スデータスレジスタである。bl,b2,・・・・・
・は個別ハスで、各カード1−1〜1−4の実装用コネ
クタ(図外)部分と、アトレスデコード回路4および実
装ステタスレシスタ7との間をそれそれ1:1で結合し
ている。3はカード実装状態をチェックする際”H“′
(常時は゛L′)として出力されるチェック信号で、
各カード実装用コネクタ部およびアドレスデコード回路
4に供給される。8ばプルアンプ抵抗で、常時各個別バ
スb1〜b4を電源vp5のレヘル“■ビにプルアップ
するためのものである。
次に動作について説明する。通常時(カード実装状態検
出時以外)には、カード1−1〜1−4のいずれかを特
定するために、図外の中央処理装置(以下、CPUとい
う)から出力されるアFレス信号5ぱ、アドレスデコー
ド回路4によりデコードされ、レベル“”L“′のカー
ドセレクト信号Gとしてカード1− 1〜1−3のうち
の、特定された1つに向け、これに対応ずるハスb1〜
b3の1つを介し送出される。ところで、この通常腸に
は、チェック信号3はレヘル゛L゛のままてあり、カー
ドセレクト信号6はカード1−1〜1−3内に取り込ま
れ、このうちの1つが選択されたことを通知する。
出時以外)には、カード1−1〜1−4のいずれかを特
定するために、図外の中央処理装置(以下、CPUとい
う)から出力されるアFレス信号5ぱ、アドレスデコー
ド回路4によりデコードされ、レベル“”L“′のカー
ドセレクト信号Gとしてカード1− 1〜1−3のうち
の、特定された1つに向け、これに対応ずるハスb1〜
b3の1つを介し送出される。ところで、この通常腸に
は、チェック信号3はレヘル゛L゛のままてあり、カー
ドセレクト信号6はカード1−1〜1−3内に取り込ま
れ、このうちの1つが選択されたことを通知する。
次に、カード実装状態検出時は、実装の場合、チェック
信号3のレヘルを゛’ I−1′にすることにより、ア
ドレスデコード回路4の出力がハイインピーダンスにな
り、カード1− 1〜l−3内でレヘル” L ”の信
号が生成され、ハスb1〜b3側に送り返される。一方
、未実装の場合は、カード11〜1−3内でレヘル“’
L ”の信号が生成されず、プルアップ抵抗8により
レヘル”II“′の信号が出力される。つまり、未実装
状態を検出することができる。
信号3のレヘルを゛’ I−1′にすることにより、ア
ドレスデコード回路4の出力がハイインピーダンスにな
り、カード1− 1〜l−3内でレヘル” L ”の信
号が生成され、ハスb1〜b3側に送り返される。一方
、未実装の場合は、カード11〜1−3内でレヘル“’
L ”の信号が生成されず、プルアップ抵抗8により
レヘル”II“′の信号が出力される。つまり、未実装
状態を検出することができる。
〔発明か解決しようとする課題]
従来のカート実装状態検出装置は以上のように構成され
ているので、情報処理装置のユニッ1・内に収容されて
いるカートの実装状態を、実装の有無としてしか認識で
きないため、どのような機能を備えたカー1か実装され
ているかを検出てきす、実装状態検出システムとして実
用上不完全なものであるなとの問題点があった。
ているので、情報処理装置のユニッ1・内に収容されて
いるカートの実装状態を、実装の有無としてしか認識で
きないため、どのような機能を備えたカー1か実装され
ているかを検出てきす、実装状態検出システムとして実
用上不完全なものであるなとの問題点があった。
この発明は」二記のような問題点を解消するためになさ
れたもので、各カードごとにカード種別を識別する識別
信号を割り付けて、それを読み込むごとによりカード実
装状態を回路機能などを含めてより詳細に検出てきるカ
ード実装状態検出装置を得ることを目的とする。
れたもので、各カードごとにカード種別を識別する識別
信号を割り付けて、それを読み込むごとによりカード実
装状態を回路機能などを含めてより詳細に検出てきるカ
ード実装状態検出装置を得ることを目的とする。
(課題を解決するだめの手段〕
この発明に係るカー1・実装状態検出装置は、カード実
装部に複数のカートを実装して、これらに対しアドレス
デコード回路から個別的にカードセレク1へ信号を送出
するようにするとともに、上記各カードにこれらのカー
ド種別を識別する識別デ一夕を設定するための識別デー
タ設定手段を設り、ここで設定した識別データを識別デ
ータ格納手段に読み込んで格納するような構成としたも
のである。
装部に複数のカートを実装して、これらに対しアドレス
デコード回路から個別的にカードセレク1へ信号を送出
するようにするとともに、上記各カードにこれらのカー
ド種別を識別する識別デ一夕を設定するための識別デー
タ設定手段を設り、ここで設定した識別データを識別デ
ータ格納手段に読み込んで格納するような構成としたも
のである。
この発明における識別データ格納手段は、各カードごと
の識別データを格納するため、この識別データ格納手段
の内容を外部のプロセッサによって読み出して処理する
ごとにより、カード実装の有無のみならず、カードの種
別ずなわぢ特定のカドがどのような機能を備えたものか
などを判定できるようにする。
の識別データを格納するため、この識別データ格納手段
の内容を外部のプロセッサによって読み出して処理する
ごとにより、カード実装の有無のみならず、カードの種
別ずなわぢ特定のカドがどのような機能を備えたものか
などを判定できるようにする。
以下、この発明の一実施例を図について説明する。第1
図において、1−1 1. − 2 1−3はシェ
ルフや実装用コネククなどを有して、力一l・を装着接
続ずるカ−1・実装手段に実装されたカード、1−4は
未実装のカード、4ば上記各カード1−1〜1−3にカ
ートセレク1〜信号6を個別ハスb1〜b3を通して送
出するアドレスデコー1・回路、5ぱアドレス信号、8
はプルアンプ抵抗、9ぱ識別信号としてのID信号10
を保持する■I〕レシスタである。
図において、1−1 1. − 2 1−3はシェ
ルフや実装用コネククなどを有して、力一l・を装着接
続ずるカ−1・実装手段に実装されたカード、1−4は
未実装のカード、4ば上記各カード1−1〜1−3にカ
ートセレク1〜信号6を個別ハスb1〜b3を通して送
出するアドレスデコー1・回路、5ぱアドレス信号、8
はプルアンプ抵抗、9ぱ識別信号としてのID信号10
を保持する■I〕レシスタである。
また、第2図は各カード1−1〜1−4の内部構成を示
し、同図において、11はID信号10を出力回路に供
給するID出力ハッファ回路、12はカード種別を識別
する識別データを設定する識別データ設定手段としての
T I)設定スインヂ、13は所定レベルの電圧を取り
込むプルアップ抵抗である。
し、同図において、11はID信号10を出力回路に供
給するID出力ハッファ回路、12はカード種別を識別
する識別データを設定する識別データ設定手段としての
T I)設定スインヂ、13は所定レベルの電圧を取り
込むプルアップ抵抗である。
次に動作について説明する。まず、図外のCPUから出
力されたアドレス信号5がアドレスデコート回路4によ
りデコートされ、レヘル“L”のカードセレクト信号6
としてカード1−1〜13のうちの特定した1つ、例え
ばカード1−2に向番ノて送出される。いま、このカー
ド1−2は実装ざれているので、カードセレク1〜信号
6によりTD出力ハソファ回路11がオープンとなり、
ID設定スイッチ12のいずれかで設定したTDデータ
が、ID信号10としてIDレジスタ9に入力され、ラ
ソチされる。このため、冒1外の」一記CP Uは【D
レシスク9Gこランチされたその10テタを読み込むこ
とにより、カー1、1−2かイ1ることおよびそのカー
!・の種別を判定することかできる。
力されたアドレス信号5がアドレスデコート回路4によ
りデコートされ、レヘル“L”のカードセレクト信号6
としてカード1−1〜13のうちの特定した1つ、例え
ばカード1−2に向番ノて送出される。いま、このカー
ド1−2は実装ざれているので、カードセレク1〜信号
6によりTD出力ハソファ回路11がオープンとなり、
ID設定スイッチ12のいずれかで設定したTDデータ
が、ID信号10としてIDレジスタ9に入力され、ラ
ソチされる。このため、冒1外の」一記CP Uは【D
レシスク9Gこランチされたその10テタを読み込むこ
とにより、カー1、1−2かイ1ることおよびそのカー
!・の種別を判定することかできる。
一方、カードが実装されていない場合には、カードセレ
クト信号6の送出かあっても、そのカード例えばカード
1−4からは識別データの出力がなく、単に、プルアッ
プ抵抗8によって、レヘル”H”(未実装)の信号かI
Dレシスク9に読め込まれる。このため、図外のCPL
IはそのIDレジスタ9の内容を読み込むことQこより
、カードが未実装状態であることを判定することができ
る。
クト信号6の送出かあっても、そのカード例えばカード
1−4からは識別データの出力がなく、単に、プルアッ
プ抵抗8によって、レヘル”H”(未実装)の信号かI
Dレシスク9に読め込まれる。このため、図外のCPL
IはそのIDレジスタ9の内容を読み込むことQこより
、カードが未実装状態であることを判定することができ
る。
なお、上記実施例ではJD信号]Oを3ヒン1一構成と
したものを示したが、これ以外の複数ビッ1・としても
よい。また、上記実施例ではID信号10が全てレヘル
゛’H“の時に未実装状態と判定する場合を示したが、
これに限定する必要はない。
したものを示したが、これ以外の複数ビッ1・としても
よい。また、上記実施例ではID信号10が全てレヘル
゛’H“の時に未実装状態と判定する場合を示したが、
これに限定する必要はない。
さらに、」一記実施例てばID設定にID設定スインチ
12を使用したか、同様のヒン1・発生機能を備えたも
のならば、このようなID設定スイッチ12に代えて、
他のビット発生手段を用いることもできる。
12を使用したか、同様のヒン1・発生機能を備えたも
のならば、このようなID設定スイッチ12に代えて、
他のビット発生手段を用いることもできる。
以上のようCこ、この発明によれば、カード実装部に実
装ざれる各カードに、カート種別IDを割りイ」リる識
別データ設定手段を設け、さらにこの割り付υプられた
カーF種別を、−ト記識別データ設定手段から読み出し
て格納する識別データ格納手段を設りるように横成した
ので、外部のCPUがその識別データ格納手段の内容を
M5f t’j込むことにより、カート実装の有無とと
もにカード種別の検出を行うことができ、カード実装状
況に適合した柔軟なシステムを構成できるものが得られ
る効果がある。
装ざれる各カードに、カート種別IDを割りイ」リる識
別データ設定手段を設け、さらにこの割り付υプられた
カーF種別を、−ト記識別データ設定手段から読み出し
て格納する識別データ格納手段を設りるように横成した
ので、外部のCPUがその識別データ格納手段の内容を
M5f t’j込むことにより、カート実装の有無とと
もにカード種別の検出を行うことができ、カード実装状
況に適合した柔軟なシステムを構成できるものが得られ
る効果がある。
第1図はこの発明の一実施例によるカート実装状態検出
装置を示すフロック接続図、第2図は第1図のカー1・
の内部構成を示す回路図、第3図は従来のカー1・実装
状態検出装置を示すブロック接1} 続図である。 1−1〜1−4ばカート、4はア1・レスデコード回路
、9ば識別データ格納手段(IDレジスク)、12は識
別データ設定手段(ID設定スイ・ソチ)。 なお、図中、同一符号は同−・、又は相当部分を示す。 特許出願人 三菱電機株式会社 第 図
装置を示すフロック接続図、第2図は第1図のカー1・
の内部構成を示す回路図、第3図は従来のカー1・実装
状態検出装置を示すブロック接1} 続図である。 1−1〜1−4ばカート、4はア1・レスデコード回路
、9ば識別データ格納手段(IDレジスク)、12は識
別データ設定手段(ID設定スイ・ソチ)。 なお、図中、同一符号は同−・、又は相当部分を示す。 特許出願人 三菱電機株式会社 第 図
Claims (1)
- カード実装部に実装された複数のカードと、これらのカ
ードへ個別のカードセレクト信号を出力するためのアド
レスデコード回路と、上記各カード内に設けられて、こ
れらのカード種別を識別する識別データを設定する識別
データ設定手段と、この識別データ設定手段で設定した
識別データを読み込んで格納する識別データ格納手段と
を備えたカード実装状態検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050106A JPH02230452A (ja) | 1989-03-03 | 1989-03-03 | カード実装状態検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050106A JPH02230452A (ja) | 1989-03-03 | 1989-03-03 | カード実装状態検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230452A true JPH02230452A (ja) | 1990-09-12 |
Family
ID=12849833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050106A Pending JPH02230452A (ja) | 1989-03-03 | 1989-03-03 | カード実装状態検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04120129U (ja) * | 1991-04-04 | 1992-10-27 | 三菱電機株式会社 | 制御装置 |
-
1989
- 1989-03-03 JP JP1050106A patent/JPH02230452A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04120129U (ja) * | 1991-04-04 | 1992-10-27 | 三菱電機株式会社 | 制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311138A (en) | Device for monitoring the functon of an electric load, its drive and the associated connections | |
| EP0518367B1 (en) | System for determining pluggable memory characteristics | |
| US6766401B2 (en) | Increasing control information from a single general purpose input/output (GPIO) mechanism | |
| US6751740B1 (en) | Method and system for using a combined power detect and presence detect signal to determine if a memory module is connected and receiving power | |
| JPH02230452A (ja) | カード実装状態検出装置 | |
| JPS5875239A (ja) | 端末装置接続方式 | |
| JP2548995B2 (ja) | 携帯形半導体記憶装置用端末機 | |
| CN101189593A (zh) | 在多路复用的地址/数据总线上进行地址传输期间传送冗余数据的方法 | |
| JP3225904B2 (ja) | 回路故障検出回路 | |
| JPH04136756U (ja) | Prom書込み状態設定回路 | |
| JPH02112086A (ja) | メモリカードのリード/ライト装置 | |
| JPH10208463A (ja) | メモリ実装判別回路 | |
| JP2003084828A (ja) | 負荷制御装置 | |
| JP2570994B2 (ja) | アラーム信号通信装置 | |
| JP3518012B2 (ja) | 外部固体記憶装置 | |
| JPS63285691A (ja) | メモリ・カ−トリッジの結合検査装置 | |
| JPH05265850A (ja) | メモリカード制御装置 | |
| JPS60531A (ja) | デ−タ入力装置 | |
| JPH03223917A (ja) | プリント板挿抜方式 | |
| JPH01236389A (ja) | メモリーカード | |
| JPH02235126A (ja) | ユニット誤挿入防止システム | |
| JPH0564361B2 (ja) | ||
| JPH05165735A (ja) | パリティエラー発生メモリ素子の識別方式 | |
| JPS63292342A (ja) | エラ−検出回路 | |
| JPH02129712A (ja) | カード実装状態検出装置 |