JPH02230456A - データ依存関係検出型マルチプロセッサ - Google Patents
データ依存関係検出型マルチプロセッサInfo
- Publication number
- JPH02230456A JPH02230456A JP5236189A JP5236189A JPH02230456A JP H02230456 A JPH02230456 A JP H02230456A JP 5236189 A JP5236189 A JP 5236189A JP 5236189 A JP5236189 A JP 5236189A JP H02230456 A JPH02230456 A JP H02230456A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- access
- address
- data
- data dependence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000872 buffer Substances 0.000 abstract description 7
- 238000000790 scattering method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はマルチプロセッサに関し、特に、適当な処理内
容の分散と同期の方法のもとに、データ依存関係を動的
に検出してアクセス順序を定めるメモリアクセス制御方
法を用いた高速マルチプロセッサに関する。
容の分散と同期の方法のもとに、データ依存関係を動的
に検出してアクセス順序を定めるメモリアクセス制御方
法を用いた高速マルチプロセッサに関する。
［従来の技術１
従来のメモリアクセス制御は、第２図に示すように、プ
ロセッサ１０〜ＩＮが共有するメモリ３０への競合する
更新、参照等のアクセス要求を調停するにあたり、プロ
セッサ１０〜ＩＮのアクセス要求Ｒ１〜Ｒｎをアクセス
要求調停手段２０が受けて、予め定められた調停アルゴ
リズム、例えば先着順またはプロセッサ番号順等にした
かってアクセス権を与えていた。
ロセッサ１０〜ＩＮが共有するメモリ３０への競合する
更新、参照等のアクセス要求を調停するにあたり、プロ
セッサ１０〜ＩＮのアクセス要求Ｒ１〜Ｒｎをアクセス
要求調停手段２０が受けて、予め定められた調停アルゴ
リズム、例えば先着順またはプロセッサ番号順等にした
かってアクセス権を与えていた。
調停アルゴリズムによってアクセス権を与えるプロセッ
サが決まると、アクセス要求調停手段２０がその旨を選
択手段４０へ指示してアクセス要求アドレスＡ１〜Ａｎ
からアクセス権を与えるプロセッサに関るアクセス要求
アドレスを選択し、メモリ３０ヘアクセス実行のアドレ
ス信号Ａとして入力する。この時、同時にアクセス要求
調停手段２０が、アクセス権を与えたプロセッサに対し
てアクセス要求受理信号（Ｋｌ〜Ｋｎ）を返送すること
により、当該プロセッサは、データの更新の場合、当該
データを更新データ信号Ｄとしてメモリ３０へ転送し、
データの参照の場合、参照データ信号Ｄとして取込むこ
とになる。
サが決まると、アクセス要求調停手段２０がその旨を選
択手段４０へ指示してアクセス要求アドレスＡ１〜Ａｎ
からアクセス権を与えるプロセッサに関るアクセス要求
アドレスを選択し、メモリ３０ヘアクセス実行のアドレ
ス信号Ａとして入力する。この時、同時にアクセス要求
調停手段２０が、アクセス権を与えたプロセッサに対し
てアクセス要求受理信号（Ｋｌ〜Ｋｎ）を返送すること
により、当該プロセッサは、データの更新の場合、当該
データを更新データ信号Ｄとしてメモリ３０へ転送し、
データの参照の場合、参照データ信号Ｄとして取込むこ
とになる。
［発明か解決しようとする課題］
」−述した従来のメモリアクセス制御方式では、共有メ
モリ上でのデータ依存関係、すなわちそれらのアクセス
がもし同じアドレスに対するものであるなら、 （１）ある更新は他のある更新の後に行なわなければな
らない。
モリ上でのデータ依存関係、すなわちそれらのアクセス
がもし同じアドレスに対するものであるなら、 （１）ある更新は他のある更新の後に行なわなければな
らない。
（２）ある参照は他のある更新の後に行なわなりればな
らない。
らない。
（３）ある更新は他のある参照の後に行なわなければな
らない。
らない。
という関係を識別することができず、ソフトウエアによ
って、タグやフラグを設けるなどして必ずこれらのデー
タ依存関係か保証されるような処理の分散、同期の管理
を行なっていたため、システム全体の処理速度が制約を
受けるという欠点かある。
って、タグやフラグを設けるなどして必ずこれらのデー
タ依存関係か保証されるような処理の分散、同期の管理
を行なっていたため、システム全体の処理速度が制約を
受けるという欠点かある。
［課題を解決するだめの手段］
本発明のデータ依存関係検出型マルチプロセッサは、共
有するメモリに対１−るアクセス要求が競合した場合に
、処理内容の分散方法とメモリアｌ・レスで定まるデー
タ依存関係によってアクセス順序を決定するメモリアク
セス制御回路を有することによってこの問題を解決して
いる。
有するメモリに対１−るアクセス要求が競合した場合に
、処理内容の分散方法とメモリアｌ・レスで定まるデー
タ依存関係によってアクセス順序を決定するメモリアク
セス制御回路を有することによってこの問題を解決して
いる。
［作 用］
プロツセサには、あらかじめ、アクセスか競合し、しか
もデータ依存関係を検出した場合のアクセス順序が決定
できるように処理内容を適宜分散し、互いに適宜同期し
て動作させる。各プロセッサはアクセス要求が生した場
合は、あるタイミングで一斉にアクセス要求を行なう。
もデータ依存関係を検出した場合のアクセス順序が決定
できるように処理内容を適宜分散し、互いに適宜同期し
て動作させる。各プロセッサはアクセス要求が生した場
合は、あるタイミングで一斉にアクセス要求を行なう。
本発明のマルチプロセッサが有するメモリアクセス制御
回路はアクセス要求のアドレスを比較することにより、
データ依存関係が存在することを検出すると、はじめの
処理内容の分散方法とから、たとえばプロセッサ番号に
注目するなどしてアクセス順序を決定し、全体として正
しい処理を実現する。
回路はアクセス要求のアドレスを比較することにより、
データ依存関係が存在することを検出すると、はじめの
処理内容の分散方法とから、たとえばプロセッサ番号に
注目するなどしてアクセス順序を決定し、全体として正
しい処理を実現する。
［実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のデータ依存関係検出型マルチプロセッ
サの一実施例を示すブロック図である。
サの一実施例を示すブロック図である。
このマルチプロセッサはプロセッサ１０〜ＩＮと、アク
セス要求調停手段２０とメモリ３０と選択手段４０とア
ドレス比較手段５０とハッファ６０とアドレス転送手段
７０．８０とて構成されるメモリアクセス制御回路とを
備えている。
セス要求調停手段２０とメモリ３０と選択手段４０とア
ドレス比較手段５０とハッファ６０とアドレス転送手段
７０．８０とて構成されるメモリアクセス制御回路とを
備えている。
アクセス要求調停手段２０は、プロセッサ１０〜ＩＮが
発するメモリアクセス要求信号Ｒ１〜ＲＮを受け、メモ
リ３０に対するアクセスが競合した際、アクセウ要求を
発したプロセッサのプロセッサ番号を調べてアクセスの
優先順位を定め、当該プロセッサに、順次メモリアクセ
ス要求受理信号Ｋ１〜ＫＮを返送する。選択手段４０は
、アクセス要求調停手段２０が定めた順序にしたがって
各プロセッサが発したアクセス要求に関るアクセス要求
アドレスＡ１〜ＡＮをアドレス転送手段７０へ転送する
。アドレス比較手段５ｏはアドレス転送手段７０からの
アドレスを受け、そのアドレスをバッファ６０が記憶し
ているアトレスと比較してデータ依存関係を調べ、デー
タ依存関係かなければ当該アドレスをア１・レス転送手
段７０および８０で選択してアドレス信号Ａとしてメモ
リ３０へ転送し、また、データ依存関係かあればアドレ
ス転送手段７０へ、当該アトレスをハツファ６０へ転送
するよう指示する。
発するメモリアクセス要求信号Ｒ１〜ＲＮを受け、メモ
リ３０に対するアクセスが競合した際、アクセウ要求を
発したプロセッサのプロセッサ番号を調べてアクセスの
優先順位を定め、当該プロセッサに、順次メモリアクセ
ス要求受理信号Ｋ１〜ＫＮを返送する。選択手段４０は
、アクセス要求調停手段２０が定めた順序にしたがって
各プロセッサが発したアクセス要求に関るアクセス要求
アドレスＡ１〜ＡＮをアドレス転送手段７０へ転送する
。アドレス比較手段５ｏはアドレス転送手段７０からの
アドレスを受け、そのアドレスをバッファ６０が記憶し
ているアトレスと比較してデータ依存関係を調べ、デー
タ依存関係かなければ当該アドレスをア１・レス転送手
段７０および８０で選択してアドレス信号Ａとしてメモ
リ３０へ転送し、また、データ依存関係かあればアドレ
ス転送手段７０へ、当該アトレスをハツファ６０へ転送
するよう指示する。
次に、本実施例の動作について説明する。
まず、アクセス要求調停手段２０が複数のプロセッサか
らデータの更新または参照のアクセス要求を受けると、
アクセス要求を発したプロセッサのプロセッサ番号を調
へてアクセスの優先順位を決定する。つづいて、その順
序にしたがって各アクセス要求に関るアドレスが選択手
段４０で選択されて、順次アトレス比較手段５０へ送ら
れ、バッファ６０内のアドレスと比較されてデータ依存
関係が調べられる。ここで、依存関係がなければそのま
まメモリ３０ヘアドレス信号Ａとして転送され、該当す
るプロセッサは、更新の場合、書込みデータをデータ信
号Ｄとして出力して目的とずるアトレスのデータの更新
を行ない、参照の場合、メモリ３０の目的とするアドレ
スのデータをデータ信号Ｄとして取込む。また、データ
依存関係かあれば、このアドレスは一旦バッファ６０へ
格納され、以前にバッファ６０へ記憶されていたアドレ
スに対応するアクセスか優先される。
らデータの更新または参照のアクセス要求を受けると、
アクセス要求を発したプロセッサのプロセッサ番号を調
へてアクセスの優先順位を決定する。つづいて、その順
序にしたがって各アクセス要求に関るアドレスが選択手
段４０で選択されて、順次アトレス比較手段５０へ送ら
れ、バッファ６０内のアドレスと比較されてデータ依存
関係が調べられる。ここで、依存関係がなければそのま
まメモリ３０ヘアドレス信号Ａとして転送され、該当す
るプロセッサは、更新の場合、書込みデータをデータ信
号Ｄとして出力して目的とずるアトレスのデータの更新
を行ない、参照の場合、メモリ３０の目的とするアドレ
スのデータをデータ信号Ｄとして取込む。また、データ
依存関係かあれば、このアドレスは一旦バッファ６０へ
格納され、以前にバッファ６０へ記憶されていたアドレ
スに対応するアクセスか優先される。
［発明の効果］
以」二説明したように本発明は、適宜同期して動作し、
アクセスが競合した場合、データ依存関係を調べれば、
どのアクセスを優先するかが定まるように処理を分散し
、このデータ依存関係を識別可能なメモリアクセス制御
回路を具備することにより、データ依存関係を必ず保証
するような処理の分散、同期の管理の負荷が無くなり、
処理速度を向上させるという効果かある。
アクセスが競合した場合、データ依存関係を調べれば、
どのアクセスを優先するかが定まるように処理を分散し
、このデータ依存関係を識別可能なメモリアクセス制御
回路を具備することにより、データ依存関係を必ず保証
するような処理の分散、同期の管理の負荷が無くなり、
処理速度を向上させるという効果かある。
第１図は本発明のデータ依存関係検出型マルチプロセッ
サの一実施例を示すブロック図、第２図は従来例を示す
ブロック図である。 １０〜ＩＮ・・・・・・プロセッサ、 ２０・・・・・・・・・・・・アクセス要求調停手段、
３０・・・・・・・・・・・・メモリ、 ４０・・・
・・・選択手段、５０・・・・・・・・・・・・アトレ
ス比較手段、６０・・・・・・・・・・・・パッファ、
７０． ８０・・・・・・アドレス転送手段。
サの一実施例を示すブロック図、第２図は従来例を示す
ブロック図である。 １０〜ＩＮ・・・・・・プロセッサ、 ２０・・・・・・・・・・・・アクセス要求調停手段、
３０・・・・・・・・・・・・メモリ、 ４０・・・
・・・選択手段、５０・・・・・・・・・・・・アトレ
ス比較手段、６０・・・・・・・・・・・・パッファ、
７０． ８０・・・・・・アドレス転送手段。
Claims (1)
- 【特許請求の範囲】 １、複数のプロセッサがメモリを共有して適宜同期して
動作するマルチプロッセサにおいて、 該メモリに対するアクセス要求が競合した場合に、処理
内容の分散方法とメモリアドレスで定まるデータ依存関
係によってアクセス順序を決定するメモリアクセス制御
回路を有するデータ依存関係検出型マルチプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5236189A JPH02230456A (ja) | 1989-03-03 | 1989-03-03 | データ依存関係検出型マルチプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5236189A JPH02230456A (ja) | 1989-03-03 | 1989-03-03 | データ依存関係検出型マルチプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230456A true JPH02230456A (ja) | 1990-09-12 |
Family
ID=12912667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5236189A Pending JPH02230456A (ja) | 1989-03-03 | 1989-03-03 | データ依存関係検出型マルチプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230456A (ja) |
-
1989
- 1989-03-03 JP JP5236189A patent/JPH02230456A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5193197A (en) | Apparatus and method for distributed dynamic priority arbitration for access to a shared resource | |
| US5613139A (en) | Hardware implemented locking mechanism for handling both single and plural lock requests in a lock message | |
| EP0432075B1 (en) | Multiprocessor with relatively atomic instructions | |
| US6986005B2 (en) | Low latency lock for multiprocessor computer system | |
| US7533206B2 (en) | Resource management device | |
| US6484240B1 (en) | Mechanism for reordering transactions in computer systems with snoop-based cache consistency protocols | |
| US8458411B2 (en) | Distributed shared memory multiprocessor and data processing method | |
| US5249297A (en) | Methods and apparatus for carrying out transactions in a computer system | |
| EP1132818B1 (en) | Method and data processing system for access arbitration of a plurality of processors to a time multiplex shared memory in a real time system | |
| US6189061B1 (en) | Multi-master bus system performing atomic transactions and method of operating same | |
| JPH08161254A (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPH02230456A (ja) | データ依存関係検出型マルチプロセッサ | |
| JPH08202672A (ja) | 分散型マルチプロセッシングシステム | |
| JPH08272667A (ja) | ファイルアクセス制御システム | |
| JPH05508496A (ja) | 命令をロードおよびフラグする方法および装置 | |
| JPH03177960A (ja) | プロセッサ間メモリ排他制御方式 | |
| JP4190629B2 (ja) | マルチプロセッサシステム | |
| JP3206013B2 (ja) | ダイレクト・メモリ・アクセス転送制御装置 | |
| JPH06314231A (ja) | 共用メモリアクセス制御方法 | |
| JPH11203253A (ja) | 共有資源排他アクセス制御方式 | |
| JPS63113637A (ja) | ハツシユ・テ−ブル・エントリ排他処理方式 | |
| JP2547329B2 (ja) | ロツクデータ設定装置 | |
| JP3211694B2 (ja) | マルチプロセッサ接続方式 | |
| JPH03100853A (ja) | プロセッサ間通信方式 | |
| JP3256975B2 (ja) | Ｄｍａ転送制御装置 |