JPH02230593A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体記憶素子等のメモリ素子を搭載したＩ
Ｃカード，メモリカード等の記ｆ，ａ装置に関する。

〔従来の技術〕

半導体記憶素子を搭載したＩＣカードが、端末装置．携
帯型コンピュータ等の外部メモリとして用いられている
。この外部メモリの容量を拡張する場合にはＩＣカード
を複数用いることが考えられる。第７図はＩＣカードを
複数用いて外部メモリの容量を拡張する方法を示した模
式的斜視図、第８図はその構成を示すブロノク図である
。

図中２２は、ＣＰＵを備えたリーダライタ等のシステム
であって、一端に入出力ピン等の接続端子を有するＩＣ
カ一ド２３を挿入する２つの挿入口２４２４が設けられ
てある。システム２２は、ＩＣカ一ド２３を２枚同時に
挿入でき、各挿入口２４は挿入されるＩＣカ一ド２３の
接続端子に対応する位置に接続端子を有する。システム
２２は、ＧＰＵ２５及びインターフェイスとしての接続
回路２６を備え、これらＣ　Ｐ　Ｕ２５．接続回路２６
との間で、アドレスバス２８データバス３１及びコント
ロールバス３４が信号を搬送する。システム２２外部と
接続回路２６との間では、システム２２の接続端子を入
出力端とするアドレスバス２７，　２９、データパス３
０ｌ３２及びコントロールバス３３，３５が信号を搬送
する。ＩＣカード２３．２３は、各ＩＣカ一ド２３の接
続端子を入出力端とするアトレスバス，データパス及び
コントロールハスを有する。

次に、システム２２が２枚のＩＣカードを外部メモリと
して使用する動作につき説明する。

２枚のｒｃカーＦ　２３．２３をシステム２２に挿入す
るとＩＣカード２３．２３とソステム２２とのアドレス
ハス，デークハス及びコン１・ロールハスがｆａｌｌれ
、信号搬送が可能となる。システム２２が外部メモリで
あるＩＣカ一ド２３にアクセスする際、ＣＰＵ２５はア
ドレス信号及びコントロール信号を出力し、接続回路２
６がこれらの信号をデコードする。

デコード信号に基づき、２枚のＩＣカード２３．２３の
いずれにアクセスするかが決定され、Ｃ　Ｐ　０２５は
決定されたｒｃカ一ト２３例の半導体記１，ａ素子にア
クセスしてデータを読み出し又は書き込む。

〔発明が解決しようとする課題〕

ところで、従来のＩＣカ一ド２３を用いて外部メモリの
容量を２枚分以上に拡大しようとする場合には、所要数
のＩＣカー１、２３に対応する数の挿入口２４を増設し
な＋３ればならない。さらに、Ｉｃカ一ド２３のハスと
接続されるアドレスハス，データし、複数の記憶装置を
多段に接続することが可能である。

〔実施例〕

以下、本発明をその実施例を示す図面に基づき詳述する
。

第１図は本発明に係るＴＣカーｌ′の模式的斜視図、第
２図はその構成を示すブロノク図である。

図中１はＩＣカードであって、適宜厚みを有し、両短辺
側それぞれに、電気的接続が同一の雌型のコネククｌａ
，ｌｂを備える。

ＩＣカ一ド１は半導体記↑ａ素子５を搭載する。

半導体記憶素子５は、データ信号を一時的に記憶するデ
ークハスハノファ４，アドレス信号を復号するアドレス
デコーダ，アドレス信号を一時的に記憶するアドレスハ
ソファ７及びデータバスハノファ４，半導体記憶素子５
，アドレスデコーダ６に制御信号を与えてデータの読み
出し又は書き込みの動作を制御する制御回路８とそれぞ
れハスを介して接続される。データハス９．アドレスハ
ス１０，　コン１−ロールハス１１は両コネクタｌａ，
ｌｂを入パス及びコン１・ロールハスを増設すべく接続
回路２６を変更しなければならず、メモリ容量の拡張に
大幅なハードウェア上の変更を必要とするという問題が
ある。

本発明はこのような問題を解決するためになされたもの
であって、システム側のハードウェアの変更なしに外部
メモリの容量を拡張し得るようになした記憶装置の提供
を目的とする。

〔課題を解決するための手段〕

本発明の記１，ａ装置は、前記接続端子に加えて他の記
憶装置を接続し得る接続端子を設け、これらの接続端子
を介して接続された制御装置と他の記憶装置とを電気的
に接続可能としてなることを特徴とする。

〔作用〕

本発明の記↑ａ装置は、制御装置と接続される接続端子
に加えて設けた接続端子に他の記憶装置を接続し、記す
、ａ装置を介して、制御装置と他の記憶装置とを電気的
に接続する。

さらに、接続端子を介して順次記↑，ａ装置を接続出力
端とし、データハスハノファ４，アドレスデコーダ６及
びアドレスハソファ７，制御回路８と外部との間でデー
タを搬送する。

以」二のような構成のＩＣカー１！１を外部メモリとし
て使用する場合の動作につき説明する。

第３図は、１枚を外部メモリとして用いる場合のＩＣカ
一ド１の模式的斜視図、第４図はその構成を示すブロソ
ク図である。図中１２は使用しない側のコネククを保護
するプロテククであって、データハス９，アドレスバス
１帆　コン１・ロールハス１１をオープンに保つ一方、
使用していないアドレス線１０」の電位を接地電位にす
る回路を備える。

アドレスデコーダ６がシステム２２からアドレスハス１
０を介して与えられたアドレス信号の上位アドレスをデ
コードしてアクセスすべき半導体記憶素子５を決定し、
アドレスハノファ７は下位アドレスを一時的に記ｆａシ
、アクセスが決定されると半導体記憶素子５ヘアドレス
信号を出力してアクセスするアドレスを決定する。

制御回路８は、システム２２からコン１−ロールハスＩ
Ｉを介して与えられた信号に応して読み出し又は書き込
みの制御信号をデータハスバノファ４半導体記憶素子５
及びアトレスデコーダ６へ出力し、データは、データハ
スハソファ４を介して半導体記憶素子５から読み出し又
は書き込まれる。

次に、２枚の同一構造のＩＣカード１，２を外部メモリ
として用いる場合につき説明する。

第５図は２枚接続されたＩＣカードの模式的斜視図、第
６図はその構成を示すブロソク図であって、図中１５は
雄型の入出力端子を２組備えたコネククである。

ＩＣカ一ド１の一方のコネクタ１ａはシステム２２に接
続し、他方のコネクタ１ｂは、雄型のコネクタ１５に接
続する。２枚目のＩＣカ一ド２は、１枚目のＩＣカ一ド
ｌが接続されていない側に一方のコネクタ２ａを接続し
、１枚目のＩＣカード１に接続される。

アドレスデコーダ６，１９がシステム２２からアトレス
バス１０を介して与えられるアドレス信号の上位アドレ
スをデコードし、デコード信号によってする場合につき
説明したが、雌型のコネクタを有するＩＣカードと雄型
のコネククを有するＩＣカドとを作製しておき、これら
を交互に接続すれば、別体のコネクタを中間に介在させ
なくても多段接続が可能になる。

また、ＩＣカードの両コネクタを同一構造としたが、一
方を雄型、他方を雌型にしても同様の効果が得られる。

さらに、本実施例ではコネククを有したＩＣカードにつ
き説明したが、コネククの代わりにシャノタ機構を有す
るカードエノジ型ＩＣカードであっても同様の効果が得
られる。

また、ＩＣカードに設けるコネクタは２つに限るもので
はない。

〔発明の効果〕

本発明の記憶装置は、一方に制御機器が接続されたＩＣ
カードに他のＩＣカードをコネククを介して接続するこ
とによりＩＣカード同士のハスがつながって制御機器か
らのアクセスが可能となるので、システムのハードウェ
アを変更することなＩＣカード１，２いずれの半導体記
憶素子５．１８にアクセスするかが選択される。アドレ
スハソファ７，２０はアドレス信号の下位アドレスを一
時記憶し、アクセスすべく選択されたいずれかの半導体
記↑，ａ素子５，１８ヘアドレス信号を与え、アクセス
するアドレスを決定する。

例えば、２枚目のＩＣカ一ド２がアクセスすべく選択さ
れた場合、選択されたＩＣカ一ド２の制御回路２１はア
ドレス信号の上位アドレスによってアクティブになされ
、システム２２からコントロールバス１１を介して与え
られた信号に応して読み出し又は書き込みの制御信号を
データハスハノファ１７．半導体記憤素子１８及びアド
レスデコーダ１９へ出力し、データは、データバスハソ
ファ１７を介して半導体記憶素子Ｉ８から読み出し又は
書き込まれる。

同様に、雄型のコネククを介せば、ＩＣカードを多段に
接続することができる。

なお、本実施例では、ＩＣカードと異なる型の別体のコ
ネクタをＩＣカード間に介在させて接続く、外部メモリ
の容量を容易に拡張できるという優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明に係るｒｃカ一ドの外観を示す斜視図、
第２図はその構成を示すブロソク図、第３図及び第５図
はその使用状態を示す模式的斜視図、第４図及び第６図
はこれらの構成を示すブロソク図、第７図は従来のＩＣ
カードの使用状態を示す模式的斜視図、第８図はその構
成を示すブロソク図である。 １．２・・・ＩＣカ一ド　４，１７・・・データパスハ
ソファ　５．１８・・・半導体記憶素子　６．１９・・
・アドレスデコータ７．２０・・・アドレスハソファ８
．２１・・・制御回路　９・・データハス　１０・・・
アドレスハス　１１・・・コントロールハス

Claims (1)

【特許請求の範囲】
1. （１）その読出し書込みを制御する制御装置と、接続端
   子を介して電気的に接続される記憶装置において、 前記接続端子に加えて他の記憶装置を接続 し得る接続端子を設け、これらの接続端子を介して接続
   された制御装置と他の記憶装置とを電気的に接続可能と
   してなることを特徴とする記憶装置。