JPH0223061B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、主としてガリウムヒ素基板上に集積
回路として形成される電界効果トランジスタによ
つて動作するデジタル伝送システム用記憶比較器
に関する。

情報のデジタル化及びそのリアルタイム処理は
今日のエレクトロニクスシステムにおいて大きな
位置を占めつつある技術である。このために、構
成要素は増大するデジタル情報の流れを処理しな
ければならず、多くのシステムの発達は、今日、
ナノセカンドよりやや短い時間で単位論理動作を
行い得る構成要素の使用可能性に依存している。

ガリウムヒ素集積回路はこの問題に答え得る特
性を有する。負の閾電圧を有するガリウムヒ素電
界効果トランジスタ集積回路（MESFET）の技
術は本発明の記憶比較器が900メガボー（メガビ
ツト／秒）の速度を有して構成されることを可能
にする。

通信の発達は、情報の流れがより速いデジタル
伝送システムの発達を伴なう。情報が長距離にわ
たつて送られる場合、情報は、伝送チヤネル中で
必然的に質が低下するので、再生されねばならな
い。

このために、チヤネル中に規則的に間隔をおい
てある手段即ちレピータを配置する。このレピー
タの役割は情報を運ぶ電気的または光学的信号を
正確に再生することである。

このレピータは、一般に、電気的信号を処理
し、記憶比較器またはより簡単に再生器と呼ばれ
る回路を有している。

この回路の三つの機能は、 （） このシステムのクロツクによつて定めら
れる正確な時点に、再生器への入力に存在する
シンボルの性質（nature）の識別、 （） 該クロツクに関するデジタルシーケンス
の再同期化、 （） 電気パルスの形を再度整えることであ
る。

実際には、この再生回路は、シンボルの性質を
識別するために調整可能な電圧閾値を有するＤ型
フリツプフロツプの如く作動する。

本発明の記憶比較器は同軸ケーブル上の高速
（900メガビツト／秒）デジタル伝送システム用の
ものである。このようなシステムにおいて、記憶
比較器は、伝送中に質の低下した信号を復元する
役割を有する再生レピータを形成する。

本発明の記憶比較器は電気信号を処理する。

記憶比較器は２進構成要素を含み、その本質的
機能は外部クロツクによつて与えられる所謂サン
プリング時点で、受信した電気信号を決定するこ
とである。対象としているシステムにおいて、
900メガビツト／秒のデジタル情報は、シンボリ
カルに＋１，０，−１で表わされる三つのレベル
にコード化されており且つ10オクターブ程度の非
常に広い帯域を有する信号の形状で伝送される。
再生レピータは、異なる（staggered）閾値を有
しており、並列に働く二つの記憶比較器を含んで
おり、二つの記憶比較器のうちの一つはレベル＋
１に関して、他の比較器はレベル−１に関して、
受信信号のレベルを比較する。

従来の90メガボーより高速で同軸ケーブル上で
動作する記憶比較器に関する限り、クロツク信号
は、回路が信号の端でトリガするかどうか、また
は回路が伝送された基本パルスの継続時間に比較
して非常に狭いパルスで機能するかどうかを考慮
して決定されなければならない。

この技術は現存の種々なシステムに用いられて
いたが、600メガボーより高速の場合、100ピコセ
カンドより短い継続時間の非常に狭いクロツクパ
ルスを必要とするという欠点を有しており、従来
の記憶比較器の構成では、ビツト伝送速度は最も
高速なものでも、600〜650メガボーが限度であ
る。このせまいクロツクパルスは電源容量が小さ
い場合、容易には得られない。

更に、上記技術では、トンネルダイオードまた
はステツプリカバリダイオードの如きダイオード
を使用する必要があり、これらのダイオードの電
力消費はかなり大きく、且つこれらのダイオード
は信頼性についてあまり評判がよくない。

クロツクパルス導入端でトリガすることは、そ
の部分について再生器を一層複雑にする。シンボ
ルの性質の識別は、ダイオードの非線形性を用い
ることによつて、または所謂ECLロジツクの基
本ダイアグラムから導かれる構造の差動回路を用
いることによつて、またはシユミツトトリガを用
いることによつて行なわれる。これらの回路中に
用いられる能動構成要素は最も初期のシステムに
用いられたようなシリコンまたはゲルマニウムを
用いたバイポーラトランジスタ及びダイオードで
ある。この初期のシステムにおいては今日までに
知られている最も高速なものは約560メガボーで
ある。

同軸線上の伝送システムにおいて、オンライン
伝送速度とこの値に制限するのは、再生器であつ
て、フイルタまたは増幅器の如きレピータの他の
要素ではない。

シリコン上にパイポーラ技術によつて形成され
る公知の回路は現在約600メガボーのオンライン
伝送速度に制限されている。ガリウムヒ素上に形
成される回路の動作速度は、シリコン上に形成さ
れる回路の動作速度の６倍になるので極めて好ま
しい。この値はシリコン中及びガリウムヒ素中の
電子の移動度の比に対応する理論値である。ま
た、再生器の入力信号のレベルは、伝送線路の長
さ、伝送線路の特性等により変化するので、記憶
比較器の閾値を入力信号のレベルに応じて調整す
る必要がある。また、再生器の出力信号を無反射
で伝送線路に送出するために、記憶比較器の特性
インピーダンスに応じて調整する必要がある。従
来の再生器においては、伝送線路の長さや特性イ
ンピーダンスに合わせて、その都度記憶比較器の
回路を設計する必要がある。本発明は、上述の諸
点に鑑みなされたものであり、その目的は900メ
ガビツト／秒以上の伝送速度を有し、入力信号の
閾値の調整及び出力インピーダンスの調整が容易
に行い得るデジタル信号伝送線路再生器用の記憶
比較器を提供することにある。

本発明の前記目的は、ガリウムヒ素基板上に集
積されており、立ち下りでトリガされるＤ型電界
効果トランジスタフリツプフロツプを含んでお
り、同軸線路上を伝送されるデイジタル電気信号
を再生するための記憶比較器であつて、該記憶比
較器が調整可能な閾値を有する電界効果トランジ
スタ閾値電圧比較器と該閾値電圧比較器の出力レ
ベルをシフトするための少なくとも１つのダイオ
ードとをもつ入力段と、ダブルゲート電界効果ト
ランジスタによつて形成される出力段とを含んで
おり、前記閾値電圧比較器が、第１入力端子に信
号を受信し第２入力端子にバイアス信号を受信
し、前記バイアス信号によつて前記Ｄ型フリツプ
フロツプの入力信号の閾値を選択し、前記出力段
は、前記フリツプフロツプの出力端子からの信号
を第１ゲートに受信し、出力信号のレベルを調整
するために電圧を第２ゲートに受信することを特
徴とする記憶比較器によつて達成される。

第１図は本発明記憶比較器の単純化されたダイ
アグラムを示す。入力段を構成する閾値電圧比較
器としての比較回路１の入力端子２が処理すべき
入力信号を受け取り、入力端子３がバイアス信号
としての基準信号を受け取る。比較回路１の出力
端子４は端子６でクロツク信号を受け取るＤ型フ
リツプフロツプ５に接続されている。Ｄ型フリツ
プフロツプ５の出力端子７は出力段として低イン
ピーダンス出力インタフエース８に接続されてお
り、このインタフエース８は、その出力端子９か
ら端子１０で調整されたレベルの出力信号を出
す。

比較回路１はシンボルの識別を遂行する。正確
には、比較回路１の出力は、入力信号が所与の電
圧閾値を超える場合に、所与の論理状態（高いま
たは低い）にあり、入力信号がこの同じ電圧閾値
より低い場合には反対の論理状態にある。

Ｄ型フリツプフロツプ５は端子６に加えられる
クロツク信号が高レベルから低レベルへの遷移を
行う瞬間即ち、立下り時に比較回路１によつて生
成される論理状態を記憶する。

出力インタフエース８は国際規格75オームの線
路をドライブし、必要に応じて、出力信号をこの
線路に整合された出力インピーダンス及び適当な
信号レベルを有する他の再生器からの出力信号と
互いに足し合わせても良い。２個以上の再生器を
マルチレベル信号を処理するように並列に結合し
ても良い。

例えば、その状態が−，０，＋によつてシンボ
ル的に示される３レベル信号に対して、入力が＋
の場合論理１、入力が−または０の場合論理０で
ある出力を有する第１再生器が、入力が０または
＋の場合論理１、入力が−の場合論理０である出
力を有する第２再生器に結合される。二つの再生
器の出力は再び３レベル信号を生成すべく足し合
わされる。

本発明の記憶比較器の単純化されたダイアグラ
ムにおいて、Ｄ型フリツプフロツプ５は公知のも
のでよいが、比較回路１及び出力インタフエース
８はオリジナルな構成要素である。記憶比較器全
体は、通信装置として完全な集積化を行うべく、
少ない熱散逸及び少ない電力消費を有するように
設計且つ構成されている。

第２図は第１図中のブロツクダイアグラム１に
示された比較回路１の電気回路図を示す。

この比較回路１はそれぞれ第１段として１１及
び１２、第２段として１３及び１４、第３段とし
て１５及び１６の電界効果トランジスタによつて
形成される三つの直列接続された段を有する。こ
れらのトランジスタは−１ボルトと−2.5ボルト
の間の負の閾電圧を有する型の電界効果トランジ
スタである。更に、二つの電圧が回路に供給され
る。これらの電圧は、通常＋４ボルトと＋７ボル
トの間の正電圧V_DDと、−３ボルトと−６ボルト
との間の負電圧V_SSである。

電界効果トランジスタ１３及び１４から形成さ
れる第２段は所謂共通ソース回路であつて、トラ
ンジスタ１４はトランジスタ１３に対する能動負
荷である。この段は、二つの電界効果トランジス
タが同一である場合、トランジスタ１３のゲート
電圧がゼロである際に最大となる電圧利得を有す
る。このことはこの段の対称性の結果である。

この段は非線形の伝達特性を有し、この閾値は
定まつていて０に等しい。調節可能な閾値を得る
ためには、端子２に加えられた入力信号Ｅに対し
てトランジスタ１３のゲート信号の電圧を適当な
値だけシフトすることで十分である。このこと
は、正確には共通ドレイン型回路を構成するトラ
ンジスタ１１及び１２からなる第１段の機能であ
り、この回路の電源１２は端子３に与えられる直
流電圧V_Pによつて調節され得る。もしV_S（t₁₁）が
電界効果トランジスタ１１のソース電圧であり、
且つもし電界効果トランジスタ１１及び１２が同
一ならば、トランジスタ１１及び１２に同じ電流
が流れるので等式V_S（t₁₁）＝Ｅ＋V_SS−V_Pが成立す
る。従つて、V_S（t₁₁）は、外部から定められた直
流電圧V_SS−V_Pによつてシフトされて、入力端子
２に加えられる信号Ｅに一致する。与えられた電
圧閾値E_Sとして、回路が入力信号Ｅを値E_Sと比較
するために、V_Pは値E_S＋V_SSに調節されねばなら
ない。

１個以上のダイオード１７を介してトランジス
タ１６に直列に接続されたトランジスタ１５によ
つて形成される最後の段は、比較回路につながる
フリツプフロツプ５の論理状態との互換性とイン
ピーダンス整合とを確保するように電圧シフトを
行なう。シフトダイオード１７の数は電界効果ト
ランジスタの閾電圧と、供給電圧とに依存する。
この第３段はトランジスタ１５のゲートで、第２
段からの出力信号によつて駆動され、またこの第
３段は端子４でＤ型フリツプフロツプ５に加えら
れる電気信号を出力する。電界効果トランジスタ
の性質を考慮すると、V_Pを値V_SS＋V_TとV_SS＋V_B
との間で変化させることが可能である。ここで、
V_Tは電界効果トランジスタ１２の負の閾電圧、
V_Bは拡散電位差であり、従つてE_Sはアースに対
してV_TとV_Bとの間で変化し得る。トランジスタ
１２と負電圧V_SSとの間にダイオード１８が挿入
されているので、V_PをV_SSより高く、且つダイオ
ード１８の陽極より低い電圧に設定することが可
能である。

第３図に出力インターフエースの回路図を示
す。この出力インタフエースは第１図にブロツク
８によつて示されていて、本質的に電圧V_DDを供
給される抵抗負荷２２と共に共通ソースに結線さ
れたダブルゲート電界効果トランジスタ１９によ
つて構成されている。

ダブルゲート電界効果トランジスタの利点は、
このトランジスタが、端子１０を介して適当な直
流電圧を第２ゲート２１に加えることによつて端
子９における出力信号のレベルを容易に制御する
ことを可能にするという点にある。第１ゲートは
Ｄ型フリツプフロツプ５からの信号を受け取る。
この出力段はいくつかの機能を有する。すなわ
ち、情報の保護と、そのレベルの制御と、数個の
再生器の出力点を連結することによつてこれらの
再生器からの信号の電圧加算を可能にすること
と、そしてインピーダンスを整合することであ
る。

もしｎ個のチヤネルが、端子９で測定されるイ
ンピーダンスがZ_Cである線路上の上記チヤネルの
出力において合計されるべであるならば、各電界
効果トランジスタの、すなわちｎ個のチヤネルの
各出力の負荷抵抗２２は、出力インピーダンスが
Z_Cになるように、nZ_Cに等しく選ばれる。共通ソ
ースを有する複数の電界効果トランジスタは、
夫々ゲートに加えられる電圧V_Gにより、出力レ
ベルを制御される並列接続された複数の電流源Ｊ
とみなすことができる。すなわち、出力電圧V_S
が状態０である際、Ｊはその最大値Jmaxにあ
る。各トランジスタのゲート電圧V_Gが低い状態
にある際、Ｊ＝０である。J₁，…J_oを、１からｎ
まで番号づけられた異なるチヤネルのドレイン電
流であるとすると、出力電圧V_SはV_DD−Z_C（J₁＋J₂
＋……＋J_o）と同値であるから、実際に信号の和
が得られる。

第４図は、第１図に単純化されたブロツクダイ
アグラムで示されている記憶比較器の回路図を示
す。

第１図と比較すると、比較回路１はダイオード
１７及び１８と結合された電界効果トランジスタ
１１から１６を含む第１段によつて形成されてお
り、この比較回路の信号入力は端子２に加えら
れ、基準信号用入力は端子３に加えられ、利用可
能な出力信号は端子４に得られる。フリツプフロ
ツプＤ５はその出力端子においてトランジスタ１
９によつて形成される出力インタフエース段に加
えられる信号を発する。出力信号は端子９におい
て使用可能である。第２図及び第３図と比較する
と、第４図には多くのレジスタが示されている。
これらのレジスタはトランジスタ１１のゲート
に、トランジスタ１２のゲートにまたフリツプフ
ロツプＤ５の二つの入力端子４及び６に接続され
ている。負荷抵抗２２を除いては線図中のすべて
のレジスタは電界効果トランジスタの保護するた
めのレジスタである。

第５図は閾値比較器回路すなわち比較回路１の
最初の変形例の回路図を示す。

この回路図から、この比較回路のトランジスタ
１３及び１４によつて形成される第２段と、トラ
ンジスタ１５，１６によつて形成される第３段
と、ダイオード１７とは第２図を参照して示した
これらのものと同一のままである。第１段は以下
の如く変形されている。すなわち、端子２におけ
る有効な入力信号は、ソースがレジスタ２６を介
してV_DDに接続された電界効果トランジスタ２３
のゲートに加えられる。このトランジスタ２３
は、ダイオード２５の列を通じて取り出され且つ
電界効果トランジスタ２４のソースに加えられる
信号を増幅する。このトランジスタ２４のドレイ
ンはレジスタ２７を介して電圧V_SSに連結されて
いる。端子３における有効なバイアス用のシフト
電圧はこの第２のトランジスタ２４のゲートに加
えられる。この第１段の出力はトランジスタ２４
のソースから取出されて、第２段のトランジスタ
１３のゲートに加えられる。このようにして改良
されたこの比較回路のトランジスタ２３及び２４
によつて形成される第１段はシフト機能を確保す
るシフト電圧V_Pによつて制御される電流を注入
されるドレイン機能を確保する。トランジスタ２
３の動作点はこのように調節され、次にダイオー
ド２５によつて適当に転換される。ダイオード２
５は第２段すなわちトランジスタ１３及び１４の
内部閾値の付近でのトランジスタ２３の動作を可
能にする。

第６図は第２の変形例の比較回路の回路図を示
す。トランジスタ１３，１４，１５，１６及びダ
イオード１７によつて形成される出力段は第２図
を参照して説明された比較回路と、上に説明した
第１の変形例による比較回路とに共通である。

第２の変形例においては、トランジスタ２８及
び２９によつて形成された追加の段と、トランジ
スタ１３及び１４と、トランジスタ１３とV_SSと
の間に挿入されたダイオード３０及び３１とから
形成される第１段とを有する。

トランジスタ２８及び２９を伴う段は共通ソー
ス回路段で、高利得帯域は、トランジスタ２８及
び２９が同じものであるという理由から、およそ
Ｅ＝０付近に存在する。信号Ｅはトランジスタ２
８の端子２に接続されたゲートに加えられる。ト
ランジスタ１３及び１４によつて形成された閾値
調節用の第１段は、電圧転換及び適当な閾値調節
範囲を確保するために数個の追加のダイオード
（４個が好ましい）を含む。

この第３の比較回路の具体例は第２の具体例よ
りも更に有利である。第３具体例においては、す
べてのトランジスタが同一で、電圧レベルが電流
レベルから独立であるという理由から、より少い
電圧ドリフトを示すからである。

上述の比較回路は負閾値電圧を有する電界効果
トランジスタから構成されるものであり、バイポ
ーラトランジスタから構成することはできない。
更に、比較回路を構成するトランジスタは、互い
にインピーダンスが整合していることが要求され
るが、この整合は集積回路によつてのみ行ない得
る。

集積化の利点は電圧閾値を外部電圧によつて、
定めることが可能であり、半導体のまたは電流の
活性層の特性による変化に影響されないというこ
とにある。

本発明の記憶比較器を製造するための技術の最
も重要な要素は次の如きである。すなわち、バツ
フア層の上の蒸気相中のエピタキシと、チタン、
白金、金から作られた電界効果トランジスタのゲ
ートと、デユアル接続レベルと、金属整合の集積
と、保護抵抗とである。

本発明の記憶比較器の性能を測定した。

上記の第１の変形例の比較回路は、通過帯域
1.5ギガヘルツに対して約10dBの最大利得を得
た。第２の変形例の比較回路は、更に高い最大利
得25dBとわずかに減少した通過帯域900メガヘル
ツとを示す。

比較回路の消費電力は供給電圧V_DD＝＋5.5ボル
ト及びV_SS＝−5.5ボルトに対して90ミリワツト未
満である。

信号伝播時間は130ピコセカンドと300ピコセカ
ンドの間であつて、入力信号の振幅は小さいか大
きいかに従つていくらか異なる。この特性は記憶
比較器が用いられるシステム、すなわちシステム
内での遅延が小さいことが、特にパルスの形状に
あまり依存しないことが望ましいシステムにとつ
て重要である。

Ｄ型フリツプフロツプは、反転された出力が回
路の入力に戻つてループをなす際、最大周波数の
１／２を測定することによつて特徴づけられる。得
られた値は約450ミリワツトの消費電力に対して
1.6キガヘルツであつた。このことは少なくとも
１ギガボーに等しいフローレートで再生するのに
十分である。

出力信号に関する20％から80％の範囲の遷移時
間は、立上り時間については160ピコセカンド、
立ち下り時間については100ビコセカンドであつ
た。

フリツプフロツプをトリガする入力信号の最少
継続期間として定義される情報捕捉のための時間
は350ピコセカンド以下である。

上記の比較回路を有する再生器について、最大
操作クロツク周波数は約１ギガヘルツである。ま
た出力信号に関する20％から80％の範囲の立上り
及び立ち下り時間は約200ピコセカンドである。

上記の再生器の重要な長所は再生器が正確にト
リガし得る雑音のない入力信号の最小振幅として
定義される感度である。上述の第１の変形例の比
較回路を有する再生器では感度は50メガヘルツで
10ミリボルト未満で、650メガヘルツで100ミリボ
ルトに達し、第２の変形例の比較回路を有する再
生器では650メガヘルツで34ミリボルトである。

消費電力は製造技術に応じて変化する。すなわ
ち200と500ミリワツトの間である。

現在１ギガヘルツより大きいこの再生器の動作
限界周波数をこの再生器の製造に用いられる技
術、すなわち負閾値電圧を有するガリウムヒ素基
板上の集積回路の技術の性能の限界の指標として
は考えるべきではない。電気通信システムにおい
て予想される実用製品における消費電力の適性化
を求めるためにダイナミツクな性能に重きを置く
よりもむしろスピードと電力消費量の間の妥協点
を探すことが重要である。

上記の実用製品に関する妥協点を考慮しなくて
も良いものとすると、２ギガヘルツに近い最大動
作周波数がこの技術によつて達成される。

本発明に従うガリウムヒ素基板上の電界効果ト
ランジスタから構成された記憶比較器は同軸ケー
ブル上のデジタル伝送システムのために設計され
たが、センサのインタフエースが整合されるとい
う条件が満たされれば、マイクロ波中継回線、光
フアイバー等々の如き他のデジタル伝送システム
にも及び得る。

この比較器はまた、信号の急速な処理が要求さ
れる自動制御器械、例えばアナログ−デジタルコ
ンバータ中にも用い得る。

本発明の記憶比較器は、上述したようにガリウ
ムヒ素基板上に集積されており、また記憶比較器
の入力段が、外部からのバイアス信号により、閾
値が調整可能となるように構成されているので、
デジタル信号を同軸線路を介して900メガビツ
ト／秒以上の速度で伝送する超高速伝送装置用の
再生器であつて、伝送線路の長さ、及び伝送線路
の減衰特性に応じて、内部の回路構成を変更する
ことなく閾値を容易に調整し得る再生器を提供す
ることができる。また出力段が、外部電圧により
出力インピーダンスが調整可能となるように構成
されているので再生器の出力信号を伝送線路に無
反射で送出すべくインピーダンスを整合させるこ
とも内部の回路構成を変更することなく容易に行
なえる。

【図面の簡単な説明】

第１図は本発明の記憶比較器の単純化されたブ
ロツクダイアグラム、第２図は比較回路の回路
図、第３図は出力インタフエースの回路図、第４
図は本発明の記憶比較器の全回路図、第５図は比
較回路の第１変形例の回路図、第６図は比較回路
の第２変形例の回路図である。 １……比較回路、２，３，４，６，７，９……
端子、５……フリツプフロツプ、８……出力段、
１１，１２，１３，１４，１５，１６，１９，２
３，２４，２８，２９……トランジスタ、２０，
２１……ゲート、１７，１８，２５……ダイオー
ド。

Claims (1)

1. 【特許請求の範囲】 １ ガリウムヒ素基板上に集積されており、立ち
   下りでトリガされるＤ型電界効果トランジスタフ
   リツプフロツプを含んでおり、同軸線路上を伝送
   されるデイジタル電気信号を再生するための記憶
   比較器であつて、該記憶比較器が調整可能な閾値
   を有する電界効果トランジスタ閾値電圧比較器と
   該閾値電圧比較器の出力レベルをシフトするため
   の少なくとも１つのダイオードとをもつ入力段
   と、ダブルゲート電界効果トランジスタによつて
   形成される出力段とを含んでおり、前記閾値電圧
   比較器が、第１入力端子に信号を受信し第２入力
   端子にバイアス信号を受信し、前記バイアス信号
   によつて前記Ｄ型フリツプフロツプの入力信号の
   閾値を選択し、前記出力段は、前記フリツプフロ
   ツプの出力端子からの信号を第１ゲートに受信
   し、出力信号のレベルを調整するための電圧を第
   ２ゲートに受信することを特徴とする記憶比較
   器。 ２ 閾値電圧比較器が、電圧シフト用第１段と高
   電圧利得用第２段とフオロア型第３段とを含み、
   前記第１段は１個から４個のダイオードと直列に
   共通ドレインを有するように接続された合同な２
   つの電界効果トランジスタを含み、該第１段で一
   方のトランジスタのゲートに接続された端子に印
   加されたシフト電圧が他のトランジスタのゲート
   に印加された電圧をシフトし、前記第２段は共通
   ソースを持つように接続された合同な２つの電界
   効果トランジスタを含み、該第２段で一方のトラ
   ンジスタのゲートが第１段の２つのトランジスタ
   間から取り出された出力信号を受信し、前記第３
   段は１個から４個のシフトダイオードが両者間に
   配置された合同な２つの電界効果トランジスタを
   含み、該第３段は、第２段の２つのトランジスタ
   間から取り出された高インピーダンス信号を一方
   のトランジスタのゲートに受信し、且つフリツプ
   フロツプの論理レベルとコンパチブルなインピー
   ダンス整合信号を出力端子から送出することを特
   徴とする特許請求の範囲第１項に記載の記憶比較
   器。 ３ 出力段が出力線路のインピーダンスのｎ倍に
   等しい値の負荷抵抗を有する電界効果トランジス
   タから形成されており、並列に接続されたｎ個の
   記憶比較器の加算が１つの出力線路で実行され得
   ることを特徴とする特許請求の範囲第１項に記載
   の記憶比較器。 ４ 閾値電圧比較器の第１段が、抵抗負荷を有す
   る第１の電界効果トランジスタと、抵抗負荷を有
   する第２の電界効果トランジスタとを含み、該第
   １のトランジスタのゲートが入力電圧を受信し、
   該第２のトランジスタのゲートがバイアス電圧を
   受信し、第１段の出力電圧が前記第１及び第２の
   トランジスタのソース間に直列に接続された１個
   から４個のダイオードによつてシフトされること
   を特徴とする特許請求の範囲第１項に記載の記憶
   比較器。 ５ 共通ソースを有するように接続された合同な
   ２つの電界効果トランジスタからなる小信号増幅
   段が閾値電圧比較器の第１段に前置して配置され
   ており、該小信号増幅段が一方のトランジスタの
   ゲートに入力電圧Ｅを受信し２つのトランジスタ
   間から取り出された増幅信号を送出することを特
   徴とする特許請求の範囲第２項に記載の記憶比較
   器。