JPH03139914A - 遅延発生器とその方法、クロック回復システム - Google Patents
遅延発生器とその方法、クロック回復システムInfo
- Publication number
- JPH03139914A JPH03139914A JP2270672A JP27067290A JPH03139914A JP H03139914 A JPH03139914 A JP H03139914A JP 2270672 A JP2270672 A JP 2270672A JP 27067290 A JP27067290 A JP 27067290A JP H03139914 A JPH03139914 A JP H03139914A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- delay line
- impedance
- delay
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Pulse Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、一般的には遅延発生器に係わり、特に高速光
データ・リンクのようなデータ通信用受信器のクロック
回復システムに使用する遅延発生器に関する。
データ・リンクのようなデータ通信用受信器のクロック
回復システムに使用する遅延発生器に関する。
（従来技術）
殆どのデータ通信システムは、入力されて来るディジタ
ル−データ・ストリームを最適にサンプルし且つその復
号を最適に制御するために、局部サンプリング・クロッ
クを前記入力ディジタル・データ・ストリームと同期さ
せる必要が有る。典型的には、この同期には入力ディジ
タル・データ・ストリームか・ら局部サンプリング・ク
ロックを抽出しなければならない。多（の極めて高速の
システムにおいて、入力ディジタル・データ・ストリー
ムのデータ・フォーマットが、そのデータ・ストリーム
から局部クロックを抽出可能な比較的に仁かなデータ・
トランジッションを有するデータ・フォーマット、例え
ば非ゼロ復帰（ＮＲＺ）符号化データ・フォーマットを
有するために、その同期処理が複雑になっている。この
ＮＲＺフォーマットによって、比較的に大ユのデータを
、規則や協定、或いは伝送媒体の容量やこの伝送媒体と
接続する電子装置の容量によっ−Ｃ支配されている所定
の帯域幅内で伝送することが可能となる。
ル−データ・ストリームを最適にサンプルし且つその復
号を最適に制御するために、局部サンプリング・クロッ
クを前記入力ディジタル・データ・ストリームと同期さ
せる必要が有る。典型的には、この同期には入力ディジ
タル・データ・ストリームか・ら局部サンプリング・ク
ロックを抽出しなければならない。多（の極めて高速の
システムにおいて、入力ディジタル・データ・ストリー
ムのデータ・フォーマットが、そのデータ・ストリーム
から局部クロックを抽出可能な比較的に仁かなデータ・
トランジッションを有するデータ・フォーマット、例え
ば非ゼロ復帰（ＮＲＺ）符号化データ・フォーマットを
有するために、その同期処理が複雑になっている。この
ＮＲＺフォーマットによって、比較的に大ユのデータを
、規則や協定、或いは伝送媒体の容量やこの伝送媒体と
接続する電子装置の容量によっ−Ｃ支配されている所定
の帯域幅内で伝送することが可能となる。
超高速、例えば秒速１０ 乃至１０１０ビツト（ここで
は、秒速１乃至１０ギガビツト、即ち１乃至１０ Ｇ
ｂ ｓと言う。）の速度においては、遅延の時間及び温
度的安定性や、費用、遅延の対称性、物理的な大きさ等
のような多くのファクターが有るために、局部クロック
を抽出する従来の方法は充分なものではない。例えば、
１９８６年に発行されたクレメンス・パーク（Ｃｌｅｍ
ｅｎｓＢａａｃｋ）博士の著書、［広帯域光伝送システ
ム（Ｏｐｔｉｃａｌ Ｗｉｄｅｂａｎｄ Ｔｒａｎ
ｓｍｉｓｓｉｏｎ Ｓｙｓｔｅｍｓ）Ｊの第１５７頁
の第１４図に示されるような、整合フィルター／閾値コ
ンパレータ／微分器／全波整流器で構成されたクロック
回復装置は相当な位相ジッターを被り、且つ集積化した
形で１乃至１０ＧｂＳの範囲で実行することは困難であ
る。上記著書の同じく第１５７頁の第１５図に示される
ような、整合フィルター／二乗法則／ハイ・バス・フィ
ルターで構成されたクロック回復装置もまた、二乗法則
機能に厳しい要件が有るために、集積化した形で１乃至
１０Ｇｂｓの範囲で実行することは困難である。更にそ
のハイ・パス・フィルターは、ＩＧｂｓ以上のような高
いビット速度では表面音響波素子（ＳＡＷ）で構成する
ことが出来ても他の回路と集積化することが不可能であ
る。しかしながら、１０Ｇｂｓのような超高速のビット
速度では、前記ＳＡＷ素子は現実的では無く且つ製造す
る際の費用効率が悪い。これらの高いビット速度では、
１９７７年に発行されたジエイ・ジエイ・スブリカー・
シュニヤ（Ｊ、Ｊ、Ｓｐ ｉ １ｋｅｒ、Ｊｒ、）氏の
著書「衛星によるディジタル通信（Ｄｉｇｉｔａｌ
Ｃｏｍｍｕｎｉｃａｔｉ。
は、秒速１乃至１０ギガビツト、即ち１乃至１０ Ｇ
ｂ ｓと言う。）の速度においては、遅延の時間及び温
度的安定性や、費用、遅延の対称性、物理的な大きさ等
のような多くのファクターが有るために、局部クロック
を抽出する従来の方法は充分なものではない。例えば、
１９８６年に発行されたクレメンス・パーク（Ｃｌｅｍ
ｅｎｓＢａａｃｋ）博士の著書、［広帯域光伝送システ
ム（Ｏｐｔｉｃａｌ Ｗｉｄｅｂａｎｄ Ｔｒａｎ
ｓｍｉｓｓｉｏｎ Ｓｙｓｔｅｍｓ）Ｊの第１５７頁
の第１４図に示されるような、整合フィルター／閾値コ
ンパレータ／微分器／全波整流器で構成されたクロック
回復装置は相当な位相ジッターを被り、且つ集積化した
形で１乃至１０ＧｂＳの範囲で実行することは困難であ
る。上記著書の同じく第１５７頁の第１５図に示される
ような、整合フィルター／二乗法則／ハイ・バス・フィ
ルターで構成されたクロック回復装置もまた、二乗法則
機能に厳しい要件が有るために、集積化した形で１乃至
１０Ｇｂｓの範囲で実行することは困難である。更にそ
のハイ・パス・フィルターは、ＩＧｂｓ以上のような高
いビット速度では表面音響波素子（ＳＡＷ）で構成する
ことが出来ても他の回路と集積化することが不可能であ
る。しかしながら、１０Ｇｂｓのような超高速のビット
速度では、前記ＳＡＷ素子は現実的では無く且つ製造す
る際の費用効率が悪い。これらの高いビット速度では、
１９７７年に発行されたジエイ・ジエイ・スブリカー・
シュニヤ（Ｊ、Ｊ、Ｓｐ ｉ １ｋｅｒ、Ｊｒ、）氏の
著書「衛星によるディジタル通信（Ｄｉｇｉｔａｌ
Ｃｏｍｍｕｎｉｃａｔｉ。
ｎｓ ｂｙ ５ａｔｅｌｌｉｔｅ）Ｊの第１４−１
（ｂ）図に示されるような、遅延・乗算テクニック（ｄ
ｅｌａｙ−ａｎｄ−ｍｕｌｔｉｐｌｙｔｅｃｈｎｉｑｕ
ｅ）が、それによる遅延発生器が温度及び経時変化に対
してそのビット周期の量分の−の安定な遅延を与えるこ
とができる限りにおいては、実目的であろう。この遅延
発生器は、受信器の他の回路と共に集積化することがで
きない前記ＳＡＷ素子ではなく、それら他の回路と共に
モノリシック構成で集積化することが可能なものである
方が好ましい。従って、受信システムを構成する他の電
子回路と共に容易に集積化することが可能な遅延発生器
が提供されることが望まれている。
（ｂ）図に示されるような、遅延・乗算テクニック（ｄ
ｅｌａｙ−ａｎｄ−ｍｕｌｔｉｐｌｙｔｅｃｈｎｉｑｕ
ｅ）が、それによる遅延発生器が温度及び経時変化に対
してそのビット周期の量分の−の安定な遅延を与えるこ
とができる限りにおいては、実目的であろう。この遅延
発生器は、受信器の他の回路と共に集積化することがで
きない前記ＳＡＷ素子ではなく、それら他の回路と共に
モノリシック構成で集積化することが可能なものである
方が好ましい。従って、受信システムを構成する他の電
子回路と共に容易に集積化することが可能な遅延発生器
が提供されることが望まれている。
更に、製造費用が比較的に安価で且つ温度及び経時変化
に対して充分に安定な遅延を持つ遅延発生器が提供され
ることが望まれている。更に、そのような遅延発生器は
、比較的広範囲に亘る遅延を行なうのに適したものでな
ければならない。特に、そのような遅延発生器は、高速
光データ・リンク等のような超高速ディジタル通信シス
テムに必要とされる、相当程度に極く短い遅延を与える
ことができるものでなければならない。
に対して充分に安定な遅延を持つ遅延発生器が提供され
ることが望まれている。更に、そのような遅延発生器は
、比較的広範囲に亘る遅延を行なうのに適したものでな
ければならない。特に、そのような遅延発生器は、高速
光データ・リンク等のような超高速ディジタル通信シス
テムに必要とされる、相当程度に極く短い遅延を与える
ことができるものでなければならない。
（発明の概要）
本発明は、特性インピーダンスＺ と、この特性インピ
ーダンスＺ と異なるインピーダンスで終端する第１端
部と、往復遅延時間τを有する遅延線と、入力信号に応
答し前記遅延線の第２端部に接続され前記遅延線に入力
信号の電圧と実質的に等しい瞬時電圧を印加する印加手
段と、前記入力信号に応答し前記遅延線の第２端部に接
続され前記入力信号の電圧と前記遅延線の端子間電圧と
の間に差電圧を発生する差電圧発生手段とを有すること
を特徴とする遅延発生器である。そして、前記差電圧発
生手段の入力インピーダンスに接続された前記印加手段
の出力インピーダンスは、前記遅延線の前記特性インピ
ーダンスと実質的に等しく、且つ、前記差電圧発生手段
の出力は前記遅延線の往復遅延時間τによって遅延され
た信号である他の本発明は、先データリンク内で使用す
るためのクロック回復システムである。
ーダンスＺ と異なるインピーダンスで終端する第１端
部と、往復遅延時間τを有する遅延線と、入力信号に応
答し前記遅延線の第２端部に接続され前記遅延線に入力
信号の電圧と実質的に等しい瞬時電圧を印加する印加手
段と、前記入力信号に応答し前記遅延線の第２端部に接
続され前記入力信号の電圧と前記遅延線の端子間電圧と
の間に差電圧を発生する差電圧発生手段とを有すること
を特徴とする遅延発生器である。そして、前記差電圧発
生手段の入力インピーダンスに接続された前記印加手段
の出力インピーダンスは、前記遅延線の前記特性インピ
ーダンスと実質的に等しく、且つ、前記差電圧発生手段
の出力は前記遅延線の往復遅延時間τによって遅延され
た信号である他の本発明は、先データリンク内で使用す
るためのクロック回復システムである。
このシステム入力信号に応答し該入力信号を実質的に該
入力信号のシンボル間隔の量分の一だけ遅延する遅延発
生器と、入力信号と前記遅延発生器からの遅延された前
記入力信号とに応答し出力端を有する乗算器と、前記乗
算器の前記出力端に接続され前記入力信号の前記シンボ
ル速度と実質的に等しい周波数を持つ前期乗算器からの
信号を出力端に通過させるフィルター手段とを有し、更
に前記遅延発生器が、特性インピーダンスＺ と、この
特性インピーダンスＺ と異なるインピーダンスで終端
する第１端部と、実質的に前記入力信号の前記シンボル
間隔の量分の一に等しい往復遅延時間とを有する遅延線
と、入力信号に応答し前記述延線の第二の端部に接続さ
れ前記遅延線に入力信号の電圧と実質的に等しい瞬時電
圧を印加する手段と、前記入力信号に応答し前記遅延線
の第二の端部に接続され前記入力信号の電圧と前記遅延
線の端子間電圧との間の差電圧を発生する差電圧発生手
段とを存することを特徴としている。そして、前記差電
圧発生手段の人力インピーダンスに接続された前記印加
手段の出力インピーダンスは、前記遅延線の前記特性イ
ンピーダンスと実質的に等しく、且つ、前記差電圧発生
手段の出力は、該遅延発生器の出力である。
入力信号のシンボル間隔の量分の一だけ遅延する遅延発
生器と、入力信号と前記遅延発生器からの遅延された前
記入力信号とに応答し出力端を有する乗算器と、前記乗
算器の前記出力端に接続され前記入力信号の前記シンボ
ル速度と実質的に等しい周波数を持つ前期乗算器からの
信号を出力端に通過させるフィルター手段とを有し、更
に前記遅延発生器が、特性インピーダンスＺ と、この
特性インピーダンスＺ と異なるインピーダンスで終端
する第１端部と、実質的に前記入力信号の前記シンボル
間隔の量分の一に等しい往復遅延時間とを有する遅延線
と、入力信号に応答し前記述延線の第二の端部に接続さ
れ前記遅延線に入力信号の電圧と実質的に等しい瞬時電
圧を印加する手段と、前記入力信号に応答し前記遅延線
の第二の端部に接続され前記入力信号の電圧と前記遅延
線の端子間電圧との間の差電圧を発生する差電圧発生手
段とを存することを特徴としている。そして、前記差電
圧発生手段の人力インピーダンスに接続された前記印加
手段の出力インピーダンスは、前記遅延線の前記特性イ
ンピーダンスと実質的に等しく、且つ、前記差電圧発生
手段の出力は、該遅延発生器の出力である。
更に他の本発明は、所定の長さを有し、端部がその特性
インピーダンスと異なるインピーダンスで終端された遅
延線の入力端子間に、入力信号と実質的に等しい信号を
印加するステップと、前記遅延線の端子間信号を前記入
力信号から減算して前記入力信号を遅延した形の信号を
生じるステップとを有することを特徴とする入力信号の
遅延方法である。そして、その遅延量が前記遅延線の往
復遅延時間によって定められ、前記遅延線は該遅延線の
入力端におい゛〔該遅延線の特性インピーダンスと実質
的に等しいインピーダンスで終端される。
インピーダンスと異なるインピーダンスで終端された遅
延線の入力端子間に、入力信号と実質的に等しい信号を
印加するステップと、前記遅延線の端子間信号を前記入
力信号から減算して前記入力信号を遅延した形の信号を
生じるステップとを有することを特徴とする入力信号の
遅延方法である。そして、その遅延量が前記遅延線の往
復遅延時間によって定められ、前記遅延線は該遅延線の
入力端におい゛〔該遅延線の特性インピーダンスと実質
的に等しいインピーダンスで終端される。
（実施例）
第１図は高速光データ・リンク（図示せず）の受信部１
０の一例を示している。フォトダイオード１１は、光パ
ルスを受信し、この受信された光パルスを電気信号に変
換し、これらの電気信号は増幅器１２によって増幅され
る。これらの増幅さレタパルスは、従来の構成を有する
サンプル・デコード回路］３とクロック回復回路１４と
に接続される。局所クロック信号は、クロック回復回路
１４によって抽出され、その結果、入力データが正確（
Ｍ適）にサンプルされ、さらに有効な受信データとして
デコードされる。
０の一例を示している。フォトダイオード１１は、光パ
ルスを受信し、この受信された光パルスを電気信号に変
換し、これらの電気信号は増幅器１２によって増幅され
る。これらの増幅さレタパルスは、従来の構成を有する
サンプル・デコード回路］３とクロック回復回路１４と
に接続される。局所クロック信号は、クロック回復回路
１４によって抽出され、その結果、入力データが正確（
Ｍ適）にサンプルされ、さらに有効な受信データとして
デコードされる。
この例においては、クロック回復回路１４は先に述べた
ような遅延・乗算の技術を用いて示されている。図示さ
れるように、遅延発生器１５は以下で詳述する如（、前
記増幅器１２からの増幅されたパルスを実質的に前記入
力信号の前記シンボル・レートの量分の一に等しい量だ
け遅延させる。
ような遅延・乗算の技術を用いて示されている。図示さ
れるように、遅延発生器１５は以下で詳述する如（、前
記増幅器１２からの増幅されたパルスを実質的に前記入
力信号の前記シンボル・レートの量分の一に等しい量だ
け遅延させる。
乗算器］６は、前記増幅パルスに遅延した増幅パルスを
乗算する。その結果得られた出力はフィルター手段１７
に与えられる。このフィルター手段１７は、実質的に前
記入力信号の前記シンボル速度の中心周波数を持つバン
ドパス・フィルターとして示されている。なお、この実
施例においてはバンドパス・フィルターとして示されて
いるが、°フィルター手段１７を位相同期ループ（Ｐ
Ｌ Ｌ）として実施することも可能である。
乗算する。その結果得られた出力はフィルター手段１７
に与えられる。このフィルター手段１７は、実質的に前
記入力信号の前記シンボル速度の中心周波数を持つバン
ドパス・フィルターとして示されている。なお、この実
施例においてはバンドパス・フィルターとして示されて
いるが、°フィルター手段１７を位相同期ループ（Ｐ
Ｌ Ｌ）として実施することも可能である。
遅延発生器１５は、第２図に示される回路で実施するこ
とができる。遅延線２０は、特性インピーダンス（即ち
、波動インピーダンス）Ｚ を持ち、その一端が特性
インピーダンスＺ とは相違するインピーダンス、好ま
しくは短絡スタブ２１又は解回路で終端される。端部の
終端が不適切であると、この遅延線２０の入力端２２に
与えられる信号の往復伝搬遅延がτ秒（以下、単にτと
言う）となる。トランシタ２３と２４とを有する手段が
、入力端２２に実質的に前記入力信号の電圧ｖ （ｔ）
に等しい瞬時電圧を印加する。トランシタ２４はまた、
前記入力信号電圧ｖ （ｔ）と遅延線２０の入力端２２
の電圧ｖ Ｌ （ｔ ）との間の電圧差を出力する差電
圧発生手段として動作する。
とができる。遅延線２０は、特性インピーダンス（即ち
、波動インピーダンス）Ｚ を持ち、その一端が特性
インピーダンスＺ とは相違するインピーダンス、好ま
しくは短絡スタブ２１又は解回路で終端される。端部の
終端が不適切であると、この遅延線２０の入力端２２に
与えられる信号の往復伝搬遅延がτ秒（以下、単にτと
言う）となる。トランシタ２３と２４とを有する手段が
、入力端２２に実質的に前記入力信号の電圧ｖ （ｔ）
に等しい瞬時電圧を印加する。トランシタ２４はまた、
前記入力信号電圧ｖ （ｔ）と遅延線２０の入力端２２
の電圧ｖ Ｌ （ｔ ）との間の電圧差を出力する差電
圧発生手段として動作する。
この実施例の目的では、トランシタ２４は、ボルテージ
・フォロワー増幅器（即ち、共通ドレイン増幅器）とし
て作動１７、被制御電流源として作動するトランシタ２
３と共に、電圧Ｖ Ｌ （ｔ ）を前：改入力信号電圧
ｖ （ｔ）の瞬時電圧と実質的に等しくする。ここでは
、瞬時電圧なる語は、印加電圧（信号）が遅延線２ｏに
伝搬して遅延線２ｏの解放端或いは短絡スタブ２１の遠
くにまで影響が波及し遅延線２０を通じて人力端２２に
逆伝搬してしまう前に遅延線に印加された電圧を意味す
る。
・フォロワー増幅器（即ち、共通ドレイン増幅器）とし
て作動１７、被制御電流源として作動するトランシタ２
３と共に、電圧Ｖ Ｌ （ｔ ）を前：改入力信号電圧
ｖ （ｔ）の瞬時電圧と実質的に等しくする。ここでは
、瞬時電圧なる語は、印加電圧（信号）が遅延線２ｏに
伝搬して遅延線２ｏの解放端或いは短絡スタブ２１の遠
くにまで影響が波及し遅延線２０を通じて人力端２２に
逆伝搬してしまう前に遅延線に印加された電圧を意味す
る。
以下に示されるように、この信号がそのような影響を与
えて入力端２２に戻ったときには、入力端２２の電圧が
実質的に相殺されるであろうことが理解できる。
えて入力端２２に戻ったときには、入力端２２の電圧が
実質的に相殺されるであろうことが理解できる。
−」・ランシタ２４の相互コンダクタンス（ｇ ｍ ２
４）は、ｌ・ランシタ２４の出力インピーダンスがその
ソース端子からトランシタ２３の出力抵抗と平行に見て
、遅延線２０の特性インピーダンスと実質的に等しくな
るように選定される。この結果、以下により詳しく述べ
るように、遅延線２０が適切に終端され、且つそこから
反射される信号が吸収される。
４）は、ｌ・ランシタ２４の出力インピーダンスがその
ソース端子からトランシタ２３の出力抵抗と平行に見て
、遅延線２０の特性インピーダンスと実質的に等しくな
るように選定される。この結果、以下により詳しく述べ
るように、遅延線２０が適切に終端され、且つそこから
反射される信号が吸収される。
トランシタ２４のドレイン端子は、抵抗値Ｒ２５を持つ
負荷抵抗２５と接続される。この負荷抵抗２５での電圧
低下ｖ （ｔ）は、入力信号電圧０υｔ ｖ （ｔ）が遅延されたものであり、これはＫｖ （を
−τ）として表わすことができる。定数には、以下に示
されるように、トランシタ２４からのドレイン電流ｉ
（ｔ）と、抵抗値Ｒ２５と、相互コンダクタンスｇｍ２
４と、入力信号電圧ｖ （ｔ）によって定まる定数であ
る。
負荷抵抗２５と接続される。この負荷抵抗２５での電圧
低下ｖ （ｔ）は、入力信号電圧０υｔ ｖ （ｔ）が遅延されたものであり、これはＫｖ （を
−τ）として表わすことができる。定数には、以下に示
されるように、トランシタ２４からのドレイン電流ｉ
（ｔ）と、抵抗値Ｒ２５と、相互コンダクタンスｇｍ２
４と、入力信号電圧ｖ （ｔ）によって定まる定数であ
る。
遅延発生器１５の作用を理解するために、その電気的等
価回路３０を、短絡スタブ２１を用いた第３図に示す。
価回路３０を、短絡スタブ２１を用いた第３図に示す。
解放状態での遅延線２０については後述する。トランシ
タ２３に対応する被制御電流源３１は、入力信号電圧ｖ
（ｔ）に比例した電流を有し、ここではｇｍ２３ｖ（
ｔ）として表わされる。トランシタ２４（第１図参照）
は、電圧源３２と抵抗３３とで等節約に表わされ、トラ
ンシタ２３（第１図参照）の幾らかの出力インピーダン
スを無視すれば、その等価抵抗値は１／ｇｍ２４であり
、上記の如く遅延線２０の特性インピーダンスである。
タ２３に対応する被制御電流源３１は、入力信号電圧ｖ
（ｔ）に比例した電流を有し、ここではｇｍ２３ｖ（
ｔ）として表わされる。トランシタ２４（第１図参照）
は、電圧源３２と抵抗３３とで等節約に表わされ、トラ
ンシタ２３（第１図参照）の幾らかの出力インピーダン
スを無視すれば、その等価抵抗値は１／ｇｍ２４であり
、上記の如く遅延線２０の特性インピーダンスである。
この結果、遅延線２０の入力端２２間の電圧はＶ Ｌ
（ｔ ）となる。
（ｔ ）となる。
もし相互コンダクタンスｇｍ２３とｇｍ２４とが実質的
に等しければ、等画回路３０は第４図に示されるように
単純化して電圧ｖ ｒ、 （ｔ ）を定めることができ
る。この例では、等価回路３０（第３図参照）は、第３
図の電圧源３２の電圧の二倍の電圧を有する電圧源４１
を持つ等価回路４０となる。
に等しければ、等画回路３０は第４図に示されるように
単純化して電圧ｖ ｒ、 （ｔ ）を定めることができ
る。この例では、等価回路３０（第３図参照）は、第３
図の電圧源３２の電圧の二倍の電圧を有する電圧源４１
を持つ等価回路４０となる。
抵抗４２は第３図の抵抗３３と等しい抵抗値（実質的に
Ｚ ）を持つ。この目的のため、入力信号電圧ｖ （ｔ
）は遅延線２０の往復遅延時間τより長い期間を持つパ
ルスとされる。得られた電圧ｖ ｔ、 （ｔ ）は第５
図（実寸でない）にグラフで示される。この得られた電
圧ｖＬ （ｔ）は、振幅Ａと実質的に遅延線２０の往復
遅延時間τに等しい期間とを持つパルスである。このパ
ルスの極性は、入力信号電圧ｖ （ｔ）の極性に依存し
、入力信号電圧ｖ （ｔ）の極性が正になれば電圧Ｖ
Ｌ （ｔ ）は振幅Ａを持つ正パルスになり、入力信号
電圧Ｖ（１）の極性が負になれば電圧Ｖ Ｌ （ｔ ）
は振幅Ａを持つ負パルスになる。ここで、得られた電圧
Ｖ Ｌ （ｔ ）の振幅が入力信号電圧ｖ （ｔ）の振
幅と実質的に等しいことに注目することができる。
Ｚ ）を持つ。この目的のため、入力信号電圧ｖ （ｔ
）は遅延線２０の往復遅延時間τより長い期間を持つパ
ルスとされる。得られた電圧ｖ ｔ、 （ｔ ）は第５
図（実寸でない）にグラフで示される。この得られた電
圧ｖＬ （ｔ）は、振幅Ａと実質的に遅延線２０の往復
遅延時間τに等しい期間とを持つパルスである。このパ
ルスの極性は、入力信号電圧ｖ （ｔ）の極性に依存し
、入力信号電圧ｖ （ｔ）の極性が正になれば電圧Ｖ
Ｌ （ｔ ）は振幅Ａを持つ正パルスになり、入力信号
電圧Ｖ（１）の極性が負になれば電圧Ｖ Ｌ （ｔ ）
は振幅Ａを持つ負パルスになる。ここで、得られた電圧
Ｖ Ｌ （ｔ ）の振幅が入力信号電圧ｖ （ｔ）の振
幅と実質的に等しいことに注目することができる。
再び第３図において、電圧ｖ （ｔ）は抵抗３３での
電圧降下として定義することができる。従って、この電
圧ｖ （ｔ）はｖ （ｔ）−ｖＬ（ｔ）である。再び
第５図において、この電圧ｖ （ｔ）は上記に定義し
たように入力信号電圧ｖ （ｔ）と得られた電圧Ｖ Ｌ
（ｔ ）とからグラフにより求めることができる。図
示のごとく、電圧降下Ｖ。
電圧降下として定義することができる。従って、この電
圧ｖ （ｔ）はｖ （ｔ）−ｖＬ（ｔ）である。再び
第５図において、この電圧ｖ （ｔ）は上記に定義し
たように入力信号電圧ｖ （ｔ）と得られた電圧Ｖ Ｌ
（ｔ ）とからグラフにより求めることができる。図
示のごとく、電圧降下Ｖ。
（ｔ）は入力信号電圧ｖ （ｔ）を時間τだけ遅延させ
た電圧である。従って、入力信号電圧ｖ （ｔ）は遅延
線２０を介してその往復遅延時間τだけ遅延される。
た電圧である。従って、入力信号電圧ｖ （ｔ）は遅延
線２０を介してその往復遅延時間τだけ遅延される。
同様にして、短絡スタブ２１（第３図及び第４図参照）
が使用されず従って遅延線２０が解回路であるときは、
その結果前られる電圧ｖ ｔ、 （ｔ ）は第５図（実
寸でない）に示される。この電圧■Ｌ（ｔ）は、振幅が
Ａの二倍即ち２Ａのパルスとなり、振幅Ａ部分の長さは
実質的にτとなる。先に述べた如く、もしこの信号電圧
Ｖ Ｌ （ｔ ）が入力信号ｔｉ圧ｖ （ｔ）から減算
されると電圧降下ｖ （ｔ）は振幅がＡの負パルスと
なる。図示される如く、この信号電圧Ｖ Ｌ （ｔ ）
は、入力信号電圧ｖ （ｔ）が反転され且つ往復遅延時
間τだけ遅延されたものである。ゆえに、入力信号電圧
ｖ （ｔ）は、遅延線２０を通じて往復遅延時間τだけ
遅延され且つ反転される。
が使用されず従って遅延線２０が解回路であるときは、
その結果前られる電圧ｖ ｔ、 （ｔ ）は第５図（実
寸でない）に示される。この電圧■Ｌ（ｔ）は、振幅が
Ａの二倍即ち２Ａのパルスとなり、振幅Ａ部分の長さは
実質的にτとなる。先に述べた如く、もしこの信号電圧
Ｖ Ｌ （ｔ ）が入力信号ｔｉ圧ｖ （ｔ）から減算
されると電圧降下ｖ （ｔ）は振幅がＡの負パルスと
なる。図示される如く、この信号電圧Ｖ Ｌ （ｔ ）
は、入力信号電圧ｖ （ｔ）が反転され且つ往復遅延時
間τだけ遅延されたものである。ゆえに、入力信号電圧
ｖ （ｔ）は、遅延線２０を通じて往復遅延時間τだけ
遅延され且つ反転される。
上記の如く、相互コンダクタンスｇｍ２３及びｇｍ２４
が実質的に等しい方が良く、それによって信号電圧ｖｔ
、（ｔ）の振幅は実質的に入力信号電圧ｖ （ｔ）の振
幅に等しくなる。しかしながら、ソース・フォロワー（
電圧フォロワー）として動作するトランジスタ２４は、
第３図中の電圧源３２によって示されるような入力信号
電圧ｖ （ｔ）と実質的に等しい電圧を与えることはで
きない。
が実質的に等しい方が良く、それによって信号電圧ｖｔ
、（ｔ）の振幅は実質的に入力信号電圧ｖ （ｔ）の振
幅に等しくなる。しかしながら、ソース・フォロワー（
電圧フォロワー）として動作するトランジスタ２４は、
第３図中の電圧源３２によって示されるような入力信号
電圧ｖ （ｔ）と実質的に等しい電圧を与えることはで
きない。
これは、相互コンダクタンスｇｍ２４が主としてトラン
ジスタ２４の出力インピーダンスを決めるために使用さ
れ、相互コンダクタンスｇｍ２３がトランジスタ２４の
ソース・フォロワー機能の不正確さを補償するように変
化することがあるためである。
ジスタ２４の出力インピーダンスを決めるために使用さ
れ、相互コンダクタンスｇｍ２３がトランジスタ２４の
ソース・フォロワー機能の不正確さを補償するように変
化することがあるためである。
電圧降下ｖ （ｔ）は第２図のトランジスタ２４のゲ
ート・ソース間に印加される。この電圧降下ｖ （ｔ
）にトランジスタ２４の相互コンダクタンスｇｍ２４を
掛けたものが出力電流ｉ （ｔ）となる。次いでこの
出力電流ｉ （ｔ）に抵抗２５の抵抗値Ｒ２５を掛け
たものが、入力信号電圧ｖ （ｔ）と比例し且つそれか
ら往復遅延時間τだけ遅延された出力信号電圧ｖ
（ｔ）となり、以下のよｕｔ うに表され□る。： ｖ （ｔ）＝Ｒ２５ｇｍ２４ｖ （ｔ−ｒ）ｕｔ ｗｍＫｖ （を−τ） になる（上式の−はここではほぼ等しい意味）。
ート・ソース間に印加される。この電圧降下ｖ （ｔ
）にトランジスタ２４の相互コンダクタンスｇｍ２４を
掛けたものが出力電流ｉ （ｔ）となる。次いでこの
出力電流ｉ （ｔ）に抵抗２５の抵抗値Ｒ２５を掛け
たものが、入力信号電圧ｖ （ｔ）と比例し且つそれか
ら往復遅延時間τだけ遅延された出力信号電圧ｖ
（ｔ）となり、以下のよｕｔ うに表され□る。： ｖ （ｔ）＝Ｒ２５ｇｍ２４ｖ （ｔ−ｒ）ｕｔ ｗｍＫｖ （を−τ） になる（上式の−はここではほぼ等しい意味）。
第２図においては、トランジスタ２４への入力信号電圧
がＶ （ｔ） 、）ランジスタ２３への入力信号電圧が
−ｖ （ｔ）であり、これらを正確な関係即ちそれらを
実質的に１８０”位相を異にする状態で発生させること
は不便である。それ故に、遅延発生器としては、遅延発
生器１５を完全差動型に構成することが望ましい。その
ような構成の一例が第７図に図示されている。
がＶ （ｔ） 、）ランジスタ２３への入力信号電圧が
−ｖ （ｔ）であり、これらを正確な関係即ちそれらを
実質的に１８０”位相を異にする状態で発生させること
は不便である。それ故に、遅延発生器としては、遅延発
生器１５を完全差動型に構成することが望ましい。その
ような構成の一例が第７図に図示されている。
第７図に示す差動型遅延発生器６０の動作は、第２図の
遅延発生器１５の動作に関して述べたものと類似してい
る。図示のように、入力信号電圧ｖ （ｔ）は固定電位
を基準にしておらず、完全な差動電圧である。同様に、
出力信号ｖ （ｔ）ｕｔ は完全な差動電圧である。トランジスタ６１．６２は電
流源として動作し、第２図のトランジスタ２３に相当す
る。トランジスタ６３．６４は電圧フォロワー、遅延線
２０に対する負荷インピーダンスそして差動手段として
動作し、第２図のトランジスタ２４に相当する。
遅延発生器１５の動作に関して述べたものと類似してい
る。図示のように、入力信号電圧ｖ （ｔ）は固定電位
を基準にしておらず、完全な差動電圧である。同様に、
出力信号ｖ （ｔ）ｕｔ は完全な差動電圧である。トランジスタ６１．６２は電
流源として動作し、第２図のトランジスタ２３に相当す
る。トランジスタ６３．６４は電圧フォロワー、遅延線
２０に対する負荷インピーダンスそして差動手段として
動作し、第２図のトランジスタ２４に相当する。
トランジスタ６５．６６もまた第２図の抵抗２５に相当
する。ここで、トランジスタ６１がトランジスタ６４に
交差接続され、トランジスタ６２がトランジスタ６３に
交差接続されて、適切な位相の入力信号ｖ （ｔ）が電
圧フォロワー・トランジスタ６３．６４及び電流源トラ
ンジスタ６１．６２に与えられ、その結果、遅延発生器
６０が適切な動作を行なうことが注目される。この実施
例では固定電圧源として示されているレベル・シフト回
路６７．６８は、入力信号電圧ｖ （ｔ）が電流源トラ
ンジスタ６１．６２の両方及びに電圧フォロワー・トラ
ンジスタ６３．６４０両方を駆動するために必要な適切
な直流オフセットを与える。
する。ここで、トランジスタ６１がトランジスタ６４に
交差接続され、トランジスタ６２がトランジスタ６３に
交差接続されて、適切な位相の入力信号ｖ （ｔ）が電
圧フォロワー・トランジスタ６３．６４及び電流源トラ
ンジスタ６１．６２に与えられ、その結果、遅延発生器
６０が適切な動作を行なうことが注目される。この実施
例では固定電圧源として示されているレベル・シフト回
路６７．６８は、入力信号電圧ｖ （ｔ）が電流源トラ
ンジスタ６１．６２の両方及びに電圧フォロワー・トラ
ンジスタ６３．６４０両方を駆動するために必要な適切
な直流オフセットを与える。
電流源６９によって、入力信号電圧ｖ （ｔ）のコモン
・モード電圧が遅延発生器６０の動作に影響を及ぼすこ
と無く変化することが可能となる。更に、トランジスタ
６３．６４の出力インピーダンスは事実上、直列に接続
されており、この結果、それらの出力インピーダンスが
各々、必ず遅延線２０の特性インピーダンスＺ のほぼ
量分の一に低く調整されることが注目される。
・モード電圧が遅延発生器６０の動作に影響を及ぼすこ
と無く変化することが可能となる。更に、トランジスタ
６３．６４の出力インピーダンスは事実上、直列に接続
されており、この結果、それらの出力インピーダンスが
各々、必ず遅延線２０の特性インピーダンスＺ のほぼ
量分の一に低く調整されることが注目される。
もし遅延線２０が短絡スタブ２１で短絡されるのではな
く遅延線２０が解回路になっていれば、遅延発生器６０
は、遅延線２０が所望の遅延τを与える寸法に作られて
いるとき、この所望の遅延τを与えるであろうが、しか
し出力信号電圧ｖｏｕ１ （ｔ）は短絡した遅延線２０
を用いるときに与えられる出力信号電圧とは反対の極性
を持つことになろう。
く遅延線２０が解回路になっていれば、遅延発生器６０
は、遅延線２０が所望の遅延τを与える寸法に作られて
いるとき、この所望の遅延τを与えるであろうが、しか
し出力信号電圧ｖｏｕ１ （ｔ）は短絡した遅延線２０
を用いるときに与えられる出力信号電圧とは反対の極性
を持つことになろう。
上記では遅延発生器（第２図の１５、または第７図の６
０）の動作を短絡回路若しくは解放回路とした遅延線２
０を用いて説明したが、他の終端方法も可能である。遅
延線２０の端部をその特性インピーダンスＺ とは相違
するインピーダンスで終端することによって、遅延線２
０での必要な信号反射が得られるであろうことが注目さ
れる。
０）の動作を短絡回路若しくは解放回路とした遅延線２
０を用いて説明したが、他の終端方法も可能である。遅
延線２０の端部をその特性インピーダンスＺ とは相違
するインピーダンスで終端することによって、遅延線２
０での必要な信号反射が得られるであろうことが注目さ
れる。
遅延線２０からの反射信号を最大にするには、短絡回路
若しくは解放回路とした遅延線２０を使用することが望
ましい。
若しくは解放回路とした遅延線２０を使用することが望
ましい。
本発明の好ましい実施例を説明したが、本発明の概念に
含まれる他の実施例を用いることが可能であることは、
当業者にとって明白である。従って、本発明は開示され
た実施例に限定されるべきではなく、むしろ請求項の範
囲と精神によってのみ限定されるべきものである。
含まれる他の実施例を用いることが可能であることは、
当業者にとって明白である。従って、本発明は開示され
た実施例に限定されるべきではなく、むしろ請求項の範
囲と精神によってのみ限定されるべきものである。
第１図は本発明の高速光データ・リンクの一例の受信部
を示すブロック図、 第２図は第１図で用いられている遅延発生器の一例を示
す概念図、 第３図及び第４図は本発明の理解を容易にするための第
２図に示される回路の等価回路図、第５図は短絡回路で
終端された遅延発生器の一例における信号（実寸ではな
い）を示すグラフ、第６図は解放回路で終端された遅延
発生器の一例における信号（実寸ではない）を示すグラ
フ、第７図は第２図に示される回路と同様な回路で差動
動作形態を有する遅延発生器の一例を示す概略図である
。 ＦＩＧ、 １ ＦＩＧ、 ２ ＦＩＧ、 ３ ＦＩＧ、 ４ ＦＩＧ、 ５ ＦＩＧ、 ６ ＦＩＧ、 ７
を示すブロック図、 第２図は第１図で用いられている遅延発生器の一例を示
す概念図、 第３図及び第４図は本発明の理解を容易にするための第
２図に示される回路の等価回路図、第５図は短絡回路で
終端された遅延発生器の一例における信号（実寸ではな
い）を示すグラフ、第６図は解放回路で終端された遅延
発生器の一例における信号（実寸ではない）を示すグラ
フ、第７図は第２図に示される回路と同様な回路で差動
動作形態を有する遅延発生器の一例を示す概略図である
。 ＦＩＧ、 １ ＦＩＧ、 ２ ＦＩＧ、 ３ ＦＩＧ、 ４ ＦＩＧ、 ５ ＦＩＧ、 ６ ＦＩＧ、 ７
Claims (17)
- （１）特性インピーダンスＺ＿ｏとこの特性インピーダ
ンスＺ＿ｏと異なるインピーダンスで終端する第１端部
と、往復遅延時間τを有する遅延線と、入力信号に応答
し、前記遅延線の第２端部に接続され、前記遅延線に入
力信号の電圧と実質的に等しい瞬時電圧を印加する印加
手段と、 前記入力信号に応答し、前記遅延線の第２端部に接続さ
れ、前記入力信号の電圧と前記遅延線の端子間電圧との
間に差電圧を発生する差電圧発生手段と、 を有し、 前記印加手段の出力インピーダンスは、前記差電圧発生
手段の入力インピーダンスに接続されて、前記遅延線の
前記特性インピーダンスと実質的に等しく、且つ前記差
電圧発生手段の出力は前記遅延線の往復遅延時間τによ
って遅延された信号である ことを特徴とする遅延発生器。 - （２）前記遅延手段が、 前記入力信号に応答し、前記遅延線の入力端に接続され
た前記特性インピーダンスと実質的に等しい直列インピ
ーダンスを有する電圧源と、前記入力信号に応答し、前
記遅延線の入力端に接続された電流源と を有し、 前記電圧源からの電圧が前記電流源からの電流と結合さ
れて、前記入力信号の電圧とほぼ等しい前記遅延線の入
力端間の瞬時電圧を供給することを特徴とする請求項１
記載の遅延発生器。 - （３）前記電圧源及び前記差電圧発生手段が、一個の入
力端と第一及び第二の出力端とを持ち、前記第一及び第
二の出力端間の導通性が主に前記入力端と第一出力端と
の間の差電圧によって定まり、前記入力端が前記入力信
号に応答し、前記第一出力端が前記遅延線の入力端に接
続された第一トランジスターと、 該トランジスターの前記第二出力端に接続された負荷抵
抗と、 を有し、 前記差電圧発生手段の前記出力が前記負荷抵抗の端子間
電圧であり、且つ前記第一トランジスターの相互コンダ
クタンスが前記第一トランジスターの前記第一出力端で
与えられたインピーダンスが前記遅延線の特性インピー
ダンスと実質的に等しいように選択されている ことを特徴とする請求項２記載の遅延発生器。 - （４）前記電流源は、 一個の入力端と二個の出力端とを持ち、前記入力端は前
記入力信号に応答し、前記二個の出力端は前記遅延線と
接続されている第二のトランジスター を有し、 該第二のトランジスターの相互コンダクタンスは前記第
一トランジスターの相互コンダクタンスと実質的に等し
い ことを特徴とする請求項３記載の遅延発生器。 - （５）前記遅延線の終端インピーダンスは、解回路であ
ることを特徴とする請求項４記載の遅延発生器。 - （６）前記遅延線の終端インピーダンスは、短絡してい
ることを特徴とする請求項４記載の遅延発生器。 - （７）前記第一及び第二トランジスターは、ガリウム・
砒素ＦＥＴであることを特徴とする請求項４記載の遅延
発生器。 - （８）入力信号に応答し、該入力信号を実質的に該入力
信号のシンボル間隔の二分の一だけ遅延する遅延発生器
と、 入力信号と前記遅延発生器からの遅延された前記入力信
号とに応答し、出力端を有する乗算器と、 前記乗算器の前記出力端に接続され、前記入力信号の前
記シンボル速度と実質的に等しい周波数を持つ前期乗算
器からの信号を出力端に通過させるフィルター手段 を有する光データ・リンク等内で使用されるクロック回
復システムにおいて、 前記遅延発生器が、 特性インピーダンスＺ＿ｏと、この特性インピーダンス
Ｚ＿ｏと異なるインピーダンスで終端する第１端部と、
実質的に前記入力信号の前記シンボル間隔の二分の一に
等しい往復遅延時間とを有する遅延線と、 入力信号に応答し、前記遅延線の第２端部に接続され、
前記遅延線に入力信号の電圧と実質的に等しい瞬時電圧
を印加する印加手段と、 前記入力信号に応答し、前記遅延線の第２端部に接続さ
れ、前記入力信号の電圧と前記遅延線の端子間電圧のと
間に差電圧を発生する差電圧発生手段と、 を有し、 前記印加手段の出力インピーダンスは、前記差電圧発生
手段の入力インピーダンスに接続されて、前記遅延線の
前記特性インピーダンスと実質的に等しく、且つ前記差
電圧発生手段の出力は該遅延発生器の出力である ことを特徴とするクロック回復システム。 - （９）前記電圧印加手段は、 前記入力信号に応答し、前記遅延線の入力端に接続され
た前記特性インピーダンスと実質的に等しい直列インピ
ーダンスを有する電圧源と、前記入力信号に応答し、前
記遅延線の入力端に接続された電流源と を有し、 前記電圧源からの電圧が前記電流源からの電流と結合さ
れて、前記入力信号の電圧と実質的に等しい前記遅延線
の入力端間の瞬時電圧を供給する ことを特徴とする請求項８記載のシステム。 - （１０）前記電圧源及び前記差電圧発生手段が、一個の
入力端と第一及び第二の出力端とを持ち、前記第一及び
第二の出力端間の導通性が主に前記入力端と第一出力端
との間の差電圧によって定まり、前記入力端が前記入力
信号に応答し、前記第一出力端が前記遅延線の入力端に
接続された第一トランジスターと、 該トランジスターの前記第二出力端に接続された負荷抵
抗と、 を有し、 前記差電圧発生手段の前記出力が前記負荷抵抗の端子間
電圧であり、且つ前記第一トランジスターの相互コンダ
クタンスが前記第一トランジスターの前記第一出力端で
与えられたインピーダンスが前記遅延線の特性インピー
ダンスと実質的に等しいように選択されている ことを特徴とする請求項９記載のシステム。 - （１１）前記電流源は、 一個の入力端と二個の出力端とを持ち、前記入力端は前
記入力信号に応答し、前記二個の出力端は前記遅延線と
接続されている第二のトランジスター を有し、 該第二のトランジスターの相互コンダクタンスは前記第
一トランジスターの相互コンダクタンスと実質的に等し
い ことを特徴とする請求項１０記載のシステム。 - （１２）前記遅延線の終端インピーダンスは、解回路で
ある ことを特徴とする請求項１１記載のシステム。 - （１３）前記遅延線の終端インピーダンスは、短絡して
いる ことを特徴とする請求項１１記載のシステム。 - （１４）前記第一及び第二トランジスターは、ガリウム
、砒素ＦＥＴである ことを特徴とする請求項１１記載のシステム。 - （１５）所定の長さを有し、端部がその特性インピーダ
ンスと異なるインピーダンスで終端された遅延線の入力
端子間に、入力信号と実質的に等しい信号を印加するス
テップと、前記遅延線の端子間信号を前記入力信号から
減算し、前記入力信号を遅延した形の信号を生じるステ
ップ とを有し、 遅延量が前記遅延線の往復遅延時間によって定められ、
前記遅延線は該遅延線の入力端において該遅延線の特性
インピーダンスと実質的に等しいインピーダンスで終端
される ことを特徴とする、入力信号の遅延方法。 - （１６）前記遅延線の端部終端インピーダンスは、短絡
している ことを特徴とする請求項１５記載の方法。 - （１７）前記遅延線の端部終端インピーダンスは、解回
路である ことを特徴とする請求項１５記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US419427 | 1989-10-10 | ||
| US07/419,427 US5014286A (en) | 1989-10-10 | 1989-10-10 | Delay generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03139914A true JPH03139914A (ja) | 1991-06-14 |
| JPH0770976B2 JPH0770976B2 (ja) | 1995-07-31 |
Family
ID=23662221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2270672A Expired - Lifetime JPH0770976B2 (ja) | 1989-10-10 | 1990-10-11 | 遅延発生器とその方法、クロック回復システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5014286A (ja) |
| EP (1) | EP0422825B1 (ja) |
| JP (1) | JPH0770976B2 (ja) |
| DE (1) | DE69030990T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5524109A (en) * | 1991-06-20 | 1996-06-04 | Bay Networks, Incorporated | Token ring concentrator having retiming function |
| JP2889113B2 (ja) * | 1994-04-26 | 1999-05-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 遅延発生装置、デ−タ処理システム及びデ−タ伝送システム |
| JP3709770B2 (ja) * | 2000-07-27 | 2005-10-26 | 株式会社村田製作所 | 半導体スイッチ回路および半導体装置 |
| DE10328749B4 (de) * | 2003-06-25 | 2005-04-07 | Zentrum Mikroelektronik Dresden Ag | Verfahren und Anordnung zur Formierung von Empfangsimpulsen in einem Infrarot-Empfänger |
| JP4387917B2 (ja) * | 2004-10-06 | 2009-12-24 | 矢崎総業株式会社 | 車両用通信装置 |
| US9020914B2 (en) * | 2008-06-13 | 2015-04-28 | Sony Corporation | Automatic song selection |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130156A (en) * | 1975-05-06 | 1976-11-12 | Nec Corp | Frequency multiplier |
| JPS5854725A (ja) * | 1981-09-29 | 1983-03-31 | Fujitsu Ltd | 遅延回路 |
| JPS5870665A (ja) * | 1981-10-23 | 1983-04-27 | Hitachi Ltd | 周波数逓倍回路 |
| JPS59187225U (ja) * | 1983-05-27 | 1984-12-12 | 富士通株式会社 | デイレイ調整回路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2442614A (en) * | 1945-06-11 | 1948-06-01 | Rca Corp | Electrostatic microwave measuring system |
| GB806792A (en) * | 1956-08-31 | 1958-12-31 | Marconi Wireless Telegraph Co | Improvements in or relating to signal delay circuit arrangements |
| US2912583A (en) * | 1957-02-11 | 1959-11-10 | Jr Bernard H Geyer | Regeneration delay line storage system |
| US3764830A (en) * | 1972-06-27 | 1973-10-09 | Us Air Force | Stripline video pulse generator |
| US3997843A (en) * | 1975-06-20 | 1976-12-14 | Calspan Corporation | Monocycle pulse generator |
| US4247817A (en) * | 1978-05-15 | 1981-01-27 | Teradyne, Inc. | Transmitting electrical signals with a transmission time independent of distance between transmitter and receiver |
| US4257125A (en) * | 1979-05-01 | 1981-03-17 | The Singer Company | Receiver for unipolar Manchester fiber optics signals |
| US4355423A (en) * | 1979-12-20 | 1982-10-19 | The Singer Company | Translator system for converting unipolar fiber optic signals to bipolar signals utilizing Manchester coding |
| US4257126A (en) * | 1980-01-28 | 1981-03-17 | The Singer Company | Logarithmic receiver for fiber optic signals |
| US4354168A (en) * | 1980-09-04 | 1982-10-12 | Itek Corporation | Delay line canceler |
| GB2107147B (en) * | 1981-09-03 | 1985-07-10 | Standard Telephones Cables Ltd | Optical requency modulation system |
| US4813057A (en) * | 1984-12-03 | 1989-03-14 | Charles A. Phillips | Time domain radio transmission system |
| DE3608930A1 (de) * | 1986-03-18 | 1987-09-24 | Standard Elektrik Lorenz Ag | Verfahren zur regelung der optischen leistung eines lasers und schaltung zur ausuebung des verfahrens |
| US4805197A (en) * | 1986-12-18 | 1989-02-14 | Lecroy Corporation | Method and apparatus for recovering clock information from a received digital signal and for synchronizing that signal |
-
1989
- 1989-10-10 US US07/419,427 patent/US5014286A/en not_active Expired - Lifetime
-
1990
- 1990-10-03 EP EP90310820A patent/EP0422825B1/en not_active Expired - Lifetime
- 1990-10-03 DE DE69030990T patent/DE69030990T2/de not_active Expired - Lifetime
- 1990-10-11 JP JP2270672A patent/JPH0770976B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130156A (en) * | 1975-05-06 | 1976-11-12 | Nec Corp | Frequency multiplier |
| JPS5854725A (ja) * | 1981-09-29 | 1983-03-31 | Fujitsu Ltd | 遅延回路 |
| JPS5870665A (ja) * | 1981-10-23 | 1983-04-27 | Hitachi Ltd | 周波数逓倍回路 |
| JPS59187225U (ja) * | 1983-05-27 | 1984-12-12 | 富士通株式会社 | デイレイ調整回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0422825A3 (en) | 1991-09-11 |
| DE69030990D1 (de) | 1997-08-07 |
| DE69030990T2 (de) | 1998-02-05 |
| US5014286A (en) | 1991-05-07 |
| EP0422825B1 (en) | 1997-07-02 |
| EP0422825A2 (en) | 1991-04-17 |
| JPH0770976B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008306A (ko) | 신호전송방법과 신호전송회로 | |
| US3944926A (en) | Timing technique for NRZ data signals | |
| US4125812A (en) | Apparatus for baseline restoration in an AC-coupled signal | |
| JPH03139914A (ja) | 遅延発生器とその方法、クロック回復システム | |
| NZ238300A (en) | Timing recovery in digital data communications | |
| US3986126A (en) | Serial pulse-code-modulated retiming system | |
| EP0135039B1 (en) | Noise reduction by linear interpolation using a single sample-and-hold circuit | |
| Cattermole | Efficiency and reciprocity in pulse-amplitude modulation. Part 1: Principles | |
| JPH08213979A (ja) | タイミング抽出回路 | |
| JPS6326107A (ja) | 利得要素を持つトランジスタ回路 | |
| JPS6347307B2 (ja) | ||
| JPH0216066B2 (ja) | ||
| EP1145426B1 (en) | Data pulse receiver | |
| EP0389874B1 (en) | Phase shift circuit and repeater using the same | |
| US4195237A (en) | Unipolar to bipolar converter | |
| JPH0223061B2 (ja) | ||
| JP2003264454A (ja) | 高速差動データサンプリング回路 | |
| JPH0646051A (ja) | 二値化回路 | |
| US4207528A (en) | Timing-phase control system for duobinary transmission | |
| JP2716475B2 (ja) | デジタル遅延検波装置 | |
| SU1054878A2 (ru) | Устройство автоматической регулировки усилени | |
| JPS5979409A (ja) | デイジタル信号復元方式 | |
| JPH08504307A (ja) | 高速周波数シフトキーイング複合器 | |
| US20020101944A1 (en) | Process for digital message transmission, and a receiver | |
| NL1008824C2 (nl) | Samenstel van een zendinrichting en een ontvanginrichting. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 16 |