JPH02230807A - ホール素子検出信号増幅回路 - Google Patents
ホール素子検出信号増幅回路Info
- Publication number
- JPH02230807A JPH02230807A JP1051761A JP5176189A JPH02230807A JP H02230807 A JPH02230807 A JP H02230807A JP 1051761 A JP1051761 A JP 1051761A JP 5176189 A JP5176189 A JP 5176189A JP H02230807 A JPH02230807 A JP H02230807A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- transistor
- current
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 21
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000003503 early effect Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000003786 synthesis reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）産業上の利用分野
この発明は、ＤＣモータの磁極位置などを検出するホー
ル素子の検出信号を増幅する回路に関する。
ル素子の検出信号を増幅する回路に関する。
（ｂｌ従来の技術
一般に、ＤＣモータを制御する回路は、ホール素子によ
るロータの磁極検出信号を増幅する増幅回路、増幅され
た磁極検出信号から所定の駆動波形を合成する波形合成
回路、およびその波形に基づきステータのコイルを駆動
する駆動回路から構成される。
るロータの磁極検出信号を増幅する増幅回路、増幅され
た磁極検出信号から所定の駆動波形を合成する波形合成
回路、およびその波形に基づきステータのコイルを駆動
する駆動回路から構成される。
前記ホール素子の検出信号を増幅する従来の増幅回路の
例を第３図に示す。第３図においてＱ７およびＱ８はそ
れぞれＰＮＰ型トランジスタであり、ベース間とエミッ
タ間がそれぞれ共通接続され、Ｑ７のベース−コレクタ
間が接続されている。またＱ８のコレクタには電流源が
接続されている。このＱ７およびＱ８によりカレントミ
ラー回路が構成されている。Ｑ５，Ｑ６はともにＮＰＮ
型トランジスタであり、そのエミッタが共通接続されて
電流源に接続されている。トランジスタＱ５およびＱ６
のベース間には人力端子ＩＮＩおよびＩＮ２からホール
素子の検出信号が入力される。このトランジスタＱ５お
よびＱ６は差動増幅回路を構成している。
例を第３図に示す。第３図においてＱ７およびＱ８はそ
れぞれＰＮＰ型トランジスタであり、ベース間とエミッ
タ間がそれぞれ共通接続され、Ｑ７のベース−コレクタ
間が接続されている。またＱ８のコレクタには電流源が
接続されている。このＱ７およびＱ８によりカレントミ
ラー回路が構成されている。Ｑ５，Ｑ６はともにＮＰＮ
型トランジスタであり、そのエミッタが共通接続されて
電流源に接続されている。トランジスタＱ５およびＱ６
のベース間には人力端子ＩＮＩおよびＩＮ２からホール
素子の検出信号が入力される。このトランジスタＱ５お
よびＱ６は差動増幅回路を構成している。
このような回路構成によって、入力端子ＩＮＩ−ＩＮ２
間に入力される電圧に応じた電流がＱ７のコレクタ電流
として流れ、カレントミラー比が１：１であればＱ８に
同じ値のコレクタ電流が流れ、これが出力端子ＯＵＴに
出力される。
間に入力される電圧に応じた電流がＱ７のコレクタ電流
として流れ、カレントミラー比が１：１であればＱ８に
同じ値のコレクタ電流が流れ、これが出力端子ＯＵＴに
出力される。
（Ｃ）発明が解決しようとする課題
ところが、第３図に示した従来のホール素子検出信号増
幅回路においては、出力にオフセットが生じる場合があ
った。すなわち、カレントミラー回路の入力側のトラン
ジスタＱ７についてはべ一スーコレクタ間が接続されて
いるため、コレクターエミソタ間電圧はベースーエミッ
タ間電圧に固定必れ大きく変動することはないが、出力
側トランジスタＱ８については後段に接続される回路に
よってそのコレクターエミッタ間の印加電圧が大きく変
動する。従って、Ｑ８のコレクターエミソタ間の印加電
圧が０７のコレクターエミッタ間印加電圧に等しくなけ
れば、アーリー効果によってＱ７のコレクタ電流とＱ８
のコレクタ電流に差が生じ、出力電流１ｏにオフセット
が生じる。特に、ＰＮＰ型トランジスタの場合、半導体
基板上にいわゆるラテラルＰＮＰ型トランジスタとして
設けられ、ｈ０．特性が悪いため、その影響が大きい．
また、Ｑ８のベース電流はＱ５側へ流れるため、Ｑ７と
Ｑ８のエミッタ面積比が１：１であっても、出力電流Ｉ
ｏはＱ８のベース電流分だけ減少する。特にラテラルＰ
ＮＰ型トランジスタの場合、電流増幅率ｈｆａが低いの
で、その誤差は大きくなる． 第４図および第５図は入出力特性のオフセットによる影
響を示している。第４図は入力端子間にホール素子の検
出信号である正弦波電圧信号Ｖｉｎが入力されたとき、
出力電流ｔｏに十方向にオフセントがかかった例を示し
ている。また、第５図はこれをＤＣ的に表している。
幅回路においては、出力にオフセットが生じる場合があ
った。すなわち、カレントミラー回路の入力側のトラン
ジスタＱ７についてはべ一スーコレクタ間が接続されて
いるため、コレクターエミソタ間電圧はベースーエミッ
タ間電圧に固定必れ大きく変動することはないが、出力
側トランジスタＱ８については後段に接続される回路に
よってそのコレクターエミッタ間の印加電圧が大きく変
動する。従って、Ｑ８のコレクターエミソタ間の印加電
圧が０７のコレクターエミッタ間印加電圧に等しくなけ
れば、アーリー効果によってＱ７のコレクタ電流とＱ８
のコレクタ電流に差が生じ、出力電流１ｏにオフセット
が生じる。特に、ＰＮＰ型トランジスタの場合、半導体
基板上にいわゆるラテラルＰＮＰ型トランジスタとして
設けられ、ｈ０．特性が悪いため、その影響が大きい．
また、Ｑ８のベース電流はＱ５側へ流れるため、Ｑ７と
Ｑ８のエミッタ面積比が１：１であっても、出力電流Ｉ
ｏはＱ８のベース電流分だけ減少する。特にラテラルＰ
ＮＰ型トランジスタの場合、電流増幅率ｈｆａが低いの
で、その誤差は大きくなる． 第４図および第５図は入出力特性のオフセットによる影
響を示している。第４図は入力端子間にホール素子の検
出信号である正弦波電圧信号Ｖｉｎが入力されたとき、
出力電流ｔｏに十方向にオフセントがかかった例を示し
ている。また、第５図はこれをＤＣ的に表している。
例えば３相のＤＣモータの場合、３個のホール素子を配
置し、各相ごとに第３図に示した増幅回路により磁極検
出信号を発生させ、３相分の磁極検出信号からコイルの
駆動波形を合成するが、ホール素子検出信号の増幅信号
にオフセットが含まれていると、合成後のモータ駆動用
信号にその影響が表れて、例えばトルクの変動（リップ
ル）や低下などが生じるという問題があった。
置し、各相ごとに第３図に示した増幅回路により磁極検
出信号を発生させ、３相分の磁極検出信号からコイルの
駆動波形を合成するが、ホール素子検出信号の増幅信号
にオフセットが含まれていると、合成後のモータ駆動用
信号にその影響が表れて、例えばトルクの変動（リップ
ル）や低下などが生じるという問題があった。
この発明の目的は、入力されたホール素子の起電圧信号
をオフセットのない状態で増幅し、後段へ出力すること
によりモータの駆動特性を改善するホール素子検出信号
増幅回路を提供することにある。
をオフセットのない状態で増幅し、後段へ出力すること
によりモータの駆動特性を改善するホール素子検出信号
増幅回路を提供することにある。
（ｄ）課題を解決するための手段
この発明のホール素子検出信号増幅回路は、ＰＮＰ型か
らなる第１〜第３のトランジスタを用い、第１および第
２のトランジスタのベース間とエミッタ間をそれぞれ共
通接続し、第２のトランジスタのベース−コレクタ間を
接続し、第２のトランジスタのコレクタに第３のトラン
ジスタのエミッタを接続し、第１のトランジスタのコレ
クタに第３のトランジスタのベースを接続してなるカレ
ントミラー回路と、 少なくとも２つのトランジスタからなり、一方のトラン
ジスタのコレクタを前記第１のトランジスタのコレクタ
に接続し、他方のトランジスタのコレクタを電源に接続
した差動増幅回路とを単一の半導体集積回路内に構成し
、 前記差動増幅回路に入力されるホール素子検出信号の電
圧に応じた電流を第３のトランジスタのコレクタより出
力させることを特徴としている。
らなる第１〜第３のトランジスタを用い、第１および第
２のトランジスタのベース間とエミッタ間をそれぞれ共
通接続し、第２のトランジスタのベース−コレクタ間を
接続し、第２のトランジスタのコレクタに第３のトラン
ジスタのエミッタを接続し、第１のトランジスタのコレ
クタに第３のトランジスタのベースを接続してなるカレ
ントミラー回路と、 少なくとも２つのトランジスタからなり、一方のトラン
ジスタのコレクタを前記第１のトランジスタのコレクタ
に接続し、他方のトランジスタのコレクタを電源に接続
した差動増幅回路とを単一の半導体集積回路内に構成し
、 前記差動増幅回路に入力されるホール素子検出信号の電
圧に応じた電流を第３のトランジスタのコレクタより出
力させることを特徴としている。
（ｅ）作用
この発明の構成例を第１図に示す。第１図においてＱ１
〜Ｑ３がこの発明に係るＰＮＰ型からなる第１〜第３の
トランジスタであり、Ｑ５およびＱ６がこの発明に係る
差動増幅回路を構成している。このような回路構成であ
るため、Ｑ５およびＱ６のベース間に入力される電圧に
応じてＱ５のコレクタに電流Ｉ１が流れる。ここでトラ
ンジスタＱ１〜Ｑ３においてベースーエミッタ間電圧を
Ｖｆとすれば、Ｑ２のコレクターベース間が接続されて
いるため、Ｑ２のコレクターエミッタ間にはＶｆが印加
される。またＱ３のエミフターベース間電圧がＶｆであ
り、Ｑ３のベースがＱ１のコレクタに接続されているた
め、Ｑ１には２Ｖｆが印加される。Ｑ１およびＱ２のコ
レクターエミッタ間電圧はＩ２が流れる次段の回路にか
かわらず近似（■ｆと２Ｖｆ）Ｌ，ていて、一定である
ため、前述のアーリー効果による影響をほとんど受けず
、ＱｌとＱ２のエミッタ面積比が１：１であれば■１と
１２の比も正確に１：１となる。
〜Ｑ３がこの発明に係るＰＮＰ型からなる第１〜第３の
トランジスタであり、Ｑ５およびＱ６がこの発明に係る
差動増幅回路を構成している。このような回路構成であ
るため、Ｑ５およびＱ６のベース間に入力される電圧に
応じてＱ５のコレクタに電流Ｉ１が流れる。ここでトラ
ンジスタＱ１〜Ｑ３においてベースーエミッタ間電圧を
Ｖｆとすれば、Ｑ２のコレクターベース間が接続されて
いるため、Ｑ２のコレクターエミッタ間にはＶｆが印加
される。またＱ３のエミフターベース間電圧がＶｆであ
り、Ｑ３のベースがＱ１のコレクタに接続されているた
め、Ｑ１には２Ｖｆが印加される。Ｑ１およびＱ２のコ
レクターエミッタ間電圧はＩ２が流れる次段の回路にか
かわらず近似（■ｆと２Ｖｆ）Ｌ，ていて、一定である
ため、前述のアーリー効果による影響をほとんど受けず
、ＱｌとＱ２のエミッタ面積比が１：１であれば■１と
１２の比も正確に１：１となる。
また、Ｑ３のベース電流がＩ１の一部として流れるが、
Ｑ１のベース電流はＱ３により引き込まれる。従ってＱ
３のベース電流がＩｌ側に流れることによる誤差は略Ｑ
３の電流増幅率分の１に低減される。
Ｑ１のベース電流はＱ３により引き込まれる。従ってＱ
３のベース電流がＩｌ側に流れることによる誤差は略Ｑ
３の電流増幅率分の１に低減される。
従って、ホール素子の起電圧に応じて流れる電流Ｉ１に
対してオフセットのない状態で電流■２が出力される。
対してオフセットのない状態で電流■２が出力される。
（ｆ）実施例
この発明の実施例であるホール素子検出信号増幅回路の
回路図を第２図に示す。図に示すようにトランジスタＱ
１およびＱ２のベース間とエミッタ間をそれぞれ共通接
続し、Ｑ２のベース−コレクタ間を接続し、Ｑ２のコレ
クタにトランジスタＱ３のエミッタを接続し、Ｑ１のコ
レクタにＱ３のベースを接続することによってカレント
ミラ−回路を構成している。また、トランジスタＱ５お
よびＱ６のエミフタ間を共通接続するとともに電流源１
に接続し、Ｑ５のコレクタをＱ１のコレクタに接続し、
Ｑ６のコレクタを電源に接続している。この２つのトラ
ンジスタＱ５およびＱ６により差動増幅回路を構成して
いる。さらに前記トランジスタＱ３のコレクタに電流源
２を接続している。ここで、電流源１に流れる電流は電
流源２に流れる電流の２倍となるように電流源の回路を
構成している。
回路図を第２図に示す。図に示すようにトランジスタＱ
１およびＱ２のベース間とエミッタ間をそれぞれ共通接
続し、Ｑ２のベース−コレクタ間を接続し、Ｑ２のコレ
クタにトランジスタＱ３のエミッタを接続し、Ｑ１のコ
レクタにＱ３のベースを接続することによってカレント
ミラ−回路を構成している。また、トランジスタＱ５お
よびＱ６のエミフタ間を共通接続するとともに電流源１
に接続し、Ｑ５のコレクタをＱ１のコレクタに接続し、
Ｑ６のコレクタを電源に接続している。この２つのトラ
ンジスタＱ５およびＱ６により差動増幅回路を構成して
いる。さらに前記トランジスタＱ３のコレクタに電流源
２を接続している。ここで、電流源１に流れる電流は電
流源２に流れる電流の２倍となるように電流源の回路を
構成している。
２つの入力端子ＩＮＩ−ＩＮ２間にはホール素子３が接
続され、その入力電圧Ｖｉｎに応じてＱ５にコレクタ電
流Ｉ１が流れる。これによりＱ３にベース電流が流れ、
Ｑ１およびＱ２のベース電位が引き込まれる。Ｑ１およ
びＱ２のエミンターベース間電位は等しいため、電流Ｉ
１に等しい電流はＱ２およびＱ３に流れ、電流ＩＯが出
力端子ＯＵＴから出力される。このときＱ２のコレクタ
ーエミッタ間に印加される電圧はエミッターベース間電
圧Ｖｆに等しく、Ｑ１のコレクターエミソタ間に印加さ
れる電圧は２■『であり、一定であるため、出力端子Ｏ
ＵＴに接続される波形合成回路などの回路構成にかかわ
らずアーリー効果による影響をほとんど受けない。また
、前述したようにＱ３のペース電流は極めて小さく、Ｑ
３のべ−ス電流が■１側に流れることによる出力電流■
０の電流低下分は極めて小さくなる。一方、差動増幅回
路を構成する２つのトランジスタＱ５およびＱ６は半導
体基板の上に近接配置されるため、電流増幅率などの特
性を揃えることができる．これによりホール素子３の起
電圧に応じた電流■１がオフセットのない状態でそのま
ま出力電流１ｏとして次段の波形合成回路へ出力される
。
続され、その入力電圧Ｖｉｎに応じてＱ５にコレクタ電
流Ｉ１が流れる。これによりＱ３にベース電流が流れ、
Ｑ１およびＱ２のベース電位が引き込まれる。Ｑ１およ
びＱ２のエミンターベース間電位は等しいため、電流Ｉ
１に等しい電流はＱ２およびＱ３に流れ、電流ＩＯが出
力端子ＯＵＴから出力される。このときＱ２のコレクタ
ーエミッタ間に印加される電圧はエミッターベース間電
圧Ｖｆに等しく、Ｑ１のコレクターエミソタ間に印加さ
れる電圧は２■『であり、一定であるため、出力端子Ｏ
ＵＴに接続される波形合成回路などの回路構成にかかわ
らずアーリー効果による影響をほとんど受けない。また
、前述したようにＱ３のペース電流は極めて小さく、Ｑ
３のべ−ス電流が■１側に流れることによる出力電流■
０の電流低下分は極めて小さくなる。一方、差動増幅回
路を構成する２つのトランジスタＱ５およびＱ６は半導
体基板の上に近接配置されるため、電流増幅率などの特
性を揃えることができる．これによりホール素子３の起
電圧に応じた電流■１がオフセットのない状態でそのま
ま出力電流１ｏとして次段の波形合成回路へ出力される
。
（ｇｌ発明の効果
以上のようにこの発明によれば、差動増幅回路に接続さ
れるカレントミラー回路によるオフセットが除去される
ため、波形合成回路により適正な駆動用波形信号が合成
され、モータの回転特性が改善される。
れるカレントミラー回路によるオフセットが除去される
ため、波形合成回路により適正な駆動用波形信号が合成
され、モータの回転特性が改善される。
第１図はこの発明の構成例を示す回路図である。第２図
はこの発明の実施例であるホール素子検出信号増幅回路
の回路図である。第３図は従来のホール素子検出信号増
幅回路の回路図である。第４図および第５図は従来の回
路により生じるオフセット例を示す図である。 Ｑ１〜Ｑ３一第１〜第３のトランジスタ、（Ｑ５＋Ｑ６
）一差動増幅回路、 ３一ホール素子。
はこの発明の実施例であるホール素子検出信号増幅回路
の回路図である。第３図は従来のホール素子検出信号増
幅回路の回路図である。第４図および第５図は従来の回
路により生じるオフセット例を示す図である。 Ｑ１〜Ｑ３一第１〜第３のトランジスタ、（Ｑ５＋Ｑ６
）一差動増幅回路、 ３一ホール素子。
Claims (1)
- （１）ＰＮＰ型からなる第１〜第３のトランジスタを用
い、第１および第２のトランジスタのベース間とエミッ
タ間をそれぞれ共通接続し、第２のトランジスタのベー
ス−コレクタ間を接続し、第２のトランジスタのコレク
タに第３のトランジスタのエミッタを接続し、第１のト
ランジスタのコレクタに第３のトランジスタのベースを
接続してなるカレントミラー回路と、 少なくとも２つのトランジスタからなり、一方のトラン
ジスタのコレクタを前記第１のトランジスタのコレクタ
に接続し、他方のトランジスタのコレクタを電源に接続
した差動増幅回路とを単一の半導体集積回路内に構成し
、 前記差動増幅回路に入力されるホール素子検出信号の電
圧に応じた電流を第３のトランジスタのコレクタより出
力させるホール素子検出信号増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051761A JPH02230807A (ja) | 1989-03-02 | 1989-03-02 | ホール素子検出信号増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051761A JPH02230807A (ja) | 1989-03-02 | 1989-03-02 | ホール素子検出信号増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230807A true JPH02230807A (ja) | 1990-09-13 |
Family
ID=12895934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1051761A Pending JPH02230807A (ja) | 1989-03-02 | 1989-03-02 | ホール素子検出信号増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230807A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5514725A (en) * | 1978-07-19 | 1980-02-01 | Hitachi Ltd | Error amplifier circuit |
| JPS6075107A (ja) * | 1983-10-01 | 1985-04-27 | Rohm Co Ltd | ホ−ル素子用増幅器 |
-
1989
- 1989-03-02 JP JP1051761A patent/JPH02230807A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5514725A (en) * | 1978-07-19 | 1980-02-01 | Hitachi Ltd | Error amplifier circuit |
| JPS6075107A (ja) * | 1983-10-01 | 1985-04-27 | Rohm Co Ltd | ホ−ル素子用増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6212691B2 (ja) | ||
| JPH03123208A (ja) | 差動電流増幅回路 | |
| JPH0529845A (ja) | カレントミラー回路 | |
| JPH02230807A (ja) | ホール素子検出信号増幅回路 | |
| JPH02230806A (ja) | ホール素子検出信号増幅回路 | |
| JP2776318B2 (ja) | 演算増幅回路 | |
| JP2560107B2 (ja) | Ｄｃモータ用駆動回路 | |
| JPH0411042B2 (ja) | ||
| JP3470835B2 (ja) | 演算増幅器 | |
| JPS6141295Y2 (ja) | ||
| JP2653495B2 (ja) | 帰還制御増幅回路 | |
| JPS60235515A (ja) | オペアンプ | |
| JPS62227204A (ja) | 差動増幅器 | |
| JPH024519Y2 (ja) | ||
| JPH021868Y2 (ja) | ||
| JPS6373706A (ja) | 増幅回路装置 | |
| JPH0151207B2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH05215784A (ja) | 負荷電流サンプリング技術 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH03744Y2 (ja) | ||
| JP3043183B2 (ja) | 電流分割回路 | |
| JP3355648B2 (ja) | モータ駆動装置 | |
| JPS61247111A (ja) | 増幅回路 | |
| JPS6228885B2 (ja) |