JPH02230806A - ホール素子検出信号増幅回路 - Google Patents
ホール素子検出信号増幅回路Info
- Publication number
- JPH02230806A JPH02230806A JP1051759A JP5175989A JPH02230806A JP H02230806 A JPH02230806 A JP H02230806A JP 1051759 A JP1051759 A JP 1051759A JP 5175989 A JP5175989 A JP 5175989A JP H02230806 A JPH02230806 A JP H02230806A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- voltage
- current
- transistors
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 18
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000003503 early effect Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ産業上の利用分野
この発明は、ＤＣモータの磁極位置などを検出するホー
ル素子の検出信号を増幅する回路に関する。
ル素子の検出信号を増幅する回路に関する。
（ｂ）従来の技術
一般に、ＤＣモータを制御する回路は、ホール素子によ
るロータの磁極検出信号を増幅する増幅回路、増幅され
た磁極検出信号から所定の駆動波形を合成する波形合成
回路、およびその波形に基づきステータのコイルを駆動
する駆動回路から構成される。
るロータの磁極検出信号を増幅する増幅回路、増幅され
た磁極検出信号から所定の駆動波形を合成する波形合成
回路、およびその波形に基づきステータのコイルを駆動
する駆動回路から構成される。
前記ホール素子の検出信号を増幅する従来の増幅回路の
例を第３図に示す。第３図においてＱ７およびＱ８はそ
れぞれＰＮＰ型トランジスタであり、ベース間とエミッ
タ間がそれぞれ共通接続され、Ｑ７のベース−コレクタ
間が接続されている．またＱ８のコレクタには電流源が
接続されている。このＱ７およびＱ８によりカレントミ
ラー回路が構成されている。Ｑ５，Ｑ６はともにＮＰＮ
型トランジスタであり、そのエミッタが共通接続されて
電流源に接続されている。トランジスタＱ５およびＱ６
のベース間には入力端子ＩＮＩおよびＩＮ２からホール
素子の検出信号が入力される。このトランジスタＱ５お
よびＱ６は差動増幅回路を構成している。
例を第３図に示す。第３図においてＱ７およびＱ８はそ
れぞれＰＮＰ型トランジスタであり、ベース間とエミッ
タ間がそれぞれ共通接続され、Ｑ７のベース−コレクタ
間が接続されている．またＱ８のコレクタには電流源が
接続されている。このＱ７およびＱ８によりカレントミ
ラー回路が構成されている。Ｑ５，Ｑ６はともにＮＰＮ
型トランジスタであり、そのエミッタが共通接続されて
電流源に接続されている。トランジスタＱ５およびＱ６
のベース間には入力端子ＩＮＩおよびＩＮ２からホール
素子の検出信号が入力される。このトランジスタＱ５お
よびＱ６は差動増幅回路を構成している。
このような回路構成によって入力端子ＩＮＩ−ＩＮ２間
に入力される電圧に応じた電流がＱ７のコレクタ電流と
して流れ、カレントミラー比が１＝１であればＱ８に同
じ値のコレクタ電流が流れ、これが出力端子ＯＵＴに出
力される。
に入力される電圧に応じた電流がＱ７のコレクタ電流と
して流れ、カレントミラー比が１＝１であればＱ８に同
じ値のコレクタ電流が流れ、これが出力端子ＯＵＴに出
力される。
（Ｃ）発明が解決しようとする課題
ところが、第３図に示した従来のホール素子検出信号増
幅回路においては、出力にオフセットが生じる場合があ
った。すなわち、カレントミラ−回路の入力側のトラン
ジスタＱ７についてはベース−コレクタ間が接続されて
いるため、コレクタ；エミッタ間電圧はベースーエミッ
タ間電圧に固定され大きく変動することはないが、出力
側トランジスタＱ８については後段に接続される回路に
よってそのコレクターエミッタ間の印加電圧が大きく変
動する。従って、Ｑ８のコレクターエミッタ間の印加電
圧がＱ７のコレクターエミッタ間印加電圧に等しくなけ
れば、アーリー効果によってＱ７のコレクタ電流とＱ８
のコレクタ電流に差が生じ、出力電流Ｉｏにオフセット
が生じる。特に、ＰＮＰ型トランジスタの場合、半導体
基板上にいわゆるラテラルＰＮＰ型トランジスタとして
設けられ、ｈ０．特性が悪いため、その影響が大きい。
幅回路においては、出力にオフセットが生じる場合があ
った。すなわち、カレントミラ−回路の入力側のトラン
ジスタＱ７についてはベース−コレクタ間が接続されて
いるため、コレクタ；エミッタ間電圧はベースーエミッ
タ間電圧に固定され大きく変動することはないが、出力
側トランジスタＱ８については後段に接続される回路に
よってそのコレクターエミッタ間の印加電圧が大きく変
動する。従って、Ｑ８のコレクターエミッタ間の印加電
圧がＱ７のコレクターエミッタ間印加電圧に等しくなけ
れば、アーリー効果によってＱ７のコレクタ電流とＱ８
のコレクタ電流に差が生じ、出力電流Ｉｏにオフセット
が生じる。特に、ＰＮＰ型トランジスタの場合、半導体
基板上にいわゆるラテラルＰＮＰ型トランジスタとして
設けられ、ｈ０．特性が悪いため、その影響が大きい。
また、Ｑ８のベース電流はＱ５側へ流れるため、Ｑ７と
Ｑ８のエミッタ面積比が１：１であっても、出力電流１
ｏはＱ８のベース電流分だけ減少する。特にラテラルＰ
ＮＰ型トランジスタの場合、電流増幅率１’ｌｆａが低
いので、その誤差は大きくなる。
Ｑ８のエミッタ面積比が１：１であっても、出力電流１
ｏはＱ８のベース電流分だけ減少する。特にラテラルＰ
ＮＰ型トランジスタの場合、電流増幅率１’ｌｆａが低
いので、その誤差は大きくなる。
第４図および第５図は入出力特性のオフセットによる影
響を示している。第４図は入力端子間にホール素子の検
出信号である略正弦波電圧信号Ｖｉｎが入力されたとき
、出力電流１ｏに十方向にオフセットがかかった例を示
している。また、第５図はこれをＤＣ的に表している。
響を示している。第４図は入力端子間にホール素子の検
出信号である略正弦波電圧信号Ｖｉｎが入力されたとき
、出力電流１ｏに十方向にオフセットがかかった例を示
している。また、第５図はこれをＤＣ的に表している。
例えば３相のＤＣモータの場合、３個のホール素子を配
置し、各相ごとに第３図に示した増幅回路により磁極検
出信号を発生させ、３相分の磁極検出信号からコイルの
駆動波形を合成するが、ホール素子検出信号の増幅信号
にオフセ７｝が含まれていると、合成後のモータ駆動用
信号にその影響が表れて、例えばトルクの変動（リップ
ル）や低下などが生じるという問題があった。
置し、各相ごとに第３図に示した増幅回路により磁極検
出信号を発生させ、３相分の磁極検出信号からコイルの
駆動波形を合成するが、ホール素子検出信号の増幅信号
にオフセ７｝が含まれていると、合成後のモータ駆動用
信号にその影響が表れて、例えばトルクの変動（リップ
ル）や低下などが生じるという問題があった。
この発明の目的は、人力されたホール素子の起電圧信号
をオフセットのない状態で増幅し、後段へ出力すること
によりモータの駆動特性を改善するホール素子検出信号
増幅回路を提供することにある。
をオフセットのない状態で増幅し、後段へ出力すること
によりモータの駆動特性を改善するホール素子検出信号
増幅回路を提供することにある。
（ｄ１課題を解決するための手段
この発明のホール素子検出信号増幅回路は、ＰＮＰ型か
らなる第１〜第４のトランジスタを用い、第１および第
２のトランジスタのベース間とエミッタ間をそれぞれ共
通接続し、第３および第４のトランジスタのベース間を
共通接続し、第２および第３のトランジスタのベース−
コレクタ間をそれぞれ接続し、第１および第２のトラン
ジスタのコレクタを第３および第４のトランジスタのエ
ミッタにそれぞれ接続してなるカレントミラー回路と、 少なくとも２つのトランジスタからなり、一方のトラン
ジスタのコレクタを前記第３のトランジスタのコレクタ
に接続し、他方のトランジスタのコレクタを電源に接続
した差動増幅回路とを単一の半導体集積回路内に構成し
、 前記差動増幅回路に入力されるホール素子検出信号の電
圧に応じた電流を第４のトランジスタのコレクタより出
力させることを特徴としている。
らなる第１〜第４のトランジスタを用い、第１および第
２のトランジスタのベース間とエミッタ間をそれぞれ共
通接続し、第３および第４のトランジスタのベース間を
共通接続し、第２および第３のトランジスタのベース−
コレクタ間をそれぞれ接続し、第１および第２のトラン
ジスタのコレクタを第３および第４のトランジスタのエ
ミッタにそれぞれ接続してなるカレントミラー回路と、 少なくとも２つのトランジスタからなり、一方のトラン
ジスタのコレクタを前記第３のトランジスタのコレクタ
に接続し、他方のトランジスタのコレクタを電源に接続
した差動増幅回路とを単一の半導体集積回路内に構成し
、 前記差動増幅回路に入力されるホール素子検出信号の電
圧に応じた電流を第４のトランジスタのコレクタより出
力させることを特徴としている。
（ｅ）作用
この発明の構成例を第１図に示す。第１図においてＱ１
〜Ｑ４がこの発明に係るＰＮＰ型からなる第１〜第４の
トランジスタであり、Ｑ５およびＱ６がこの発明に係る
差動増幅回路を構成している。このような回路構成であ
るため、Ｑ５およびＱ６のベース間に入力される電圧に
応じてＱ５のコレクタに電流■１が流れる。ここでトラ
ンジスタＱ１〜Ｑ４においてベースーエミッタ間電圧を
Ｖｆとすれば、Ｑ２およびＱ３のコレクターベース間が
それぞれ接続されているため、Ｑ２およびＱ３のコレク
ターエミッタ間にはそれぞれＶｆが印加される。またＱ
４のエミッターベース間電圧がＶｆであり、Ｑ３のコレ
クタとＱ１のエミッタ間に２Ｖｆが印加されるため、結
局Ｑ１のコレクターエミッタ間にもＶｆが印加される。
〜Ｑ４がこの発明に係るＰＮＰ型からなる第１〜第４の
トランジスタであり、Ｑ５およびＱ６がこの発明に係る
差動増幅回路を構成している。このような回路構成であ
るため、Ｑ５およびＱ６のベース間に入力される電圧に
応じてＱ５のコレクタに電流■１が流れる。ここでトラ
ンジスタＱ１〜Ｑ４においてベースーエミッタ間電圧を
Ｖｆとすれば、Ｑ２およびＱ３のコレクターベース間が
それぞれ接続されているため、Ｑ２およびＱ３のコレク
ターエミッタ間にはそれぞれＶｆが印加される。またＱ
４のエミッターベース間電圧がＶｆであり、Ｑ３のコレ
クタとＱ１のエミッタ間に２Ｖｆが印加されるため、結
局Ｑ１のコレクターエミッタ間にもＶｆが印加される。
この電圧は■２が流れる次段の回路にかかわらず一定で
あるため、前述のアーリー効果による影響を受けず、Ｑ
１と０２のエミッタ面積比が１：１であればＩ１と１２
の比も正確に１＝１となる。
あるため、前述のアーリー効果による影響を受けず、Ｑ
１と０２のエミッタ面積比が１：１であればＩ１と１２
の比も正確に１＝１となる。
また、Ｑ４のベース電流が■１の一部として流れるが、
Ｑ１のベース電流はＱ４により引き込まれる。従ってＱ
４のベース電流が■１側に流れることによる誤差は略Ｑ
４の電流増幅率分の１に低減される。
Ｑ１のベース電流はＱ４により引き込まれる。従ってＱ
４のベース電流が■１側に流れることによる誤差は略Ｑ
４の電流増幅率分の１に低減される。
従って、ホール素子の起電圧に応じて流れる電流Ｉ１に
対してオフセントのない状態で電流■２が出力される。
対してオフセントのない状態で電流■２が出力される。
（ｆ）実施例
この発明の実施例であるホール素子検出信号増幅回路の
回路図を第２図に示す。図に示すようにトランジスタＱ
ｌおよびＱ２のベース間とエミッタ間をそれぞれ共通接
続し、トランジスタＱ３およびＱ４のベース間を共通接
続し、Ｑ２およびＱ３のベース−コレクタ間をそれぞれ
接続し、Ｑ１およびＱ２のコレクタをＱ３およびＱ４の
エミッタにそれぞれ接続することによってカレントミラ
一回路を構成している。また、トランジスタＱ５および
Ｑ６のエミッタ間を共通接続するとともに電流源１に接
続し、Ｑ５のコレクタをＱ３のコレクタに接続し、Ｑ６
のコレクタを電源に接続している。この２つのトランジ
スタＱ５およびＱ６により差動増幅回路を構成している
。さらに前記トランジスタＱ４のコレクタに電流源２を
接続している．ここで、電流源１に流れる電流は電流源
２に流れる電流の２倍となるように電流源の回路を構成
している。
回路図を第２図に示す。図に示すようにトランジスタＱ
ｌおよびＱ２のベース間とエミッタ間をそれぞれ共通接
続し、トランジスタＱ３およびＱ４のベース間を共通接
続し、Ｑ２およびＱ３のベース−コレクタ間をそれぞれ
接続し、Ｑ１およびＱ２のコレクタをＱ３およびＱ４の
エミッタにそれぞれ接続することによってカレントミラ
一回路を構成している。また、トランジスタＱ５および
Ｑ６のエミッタ間を共通接続するとともに電流源１に接
続し、Ｑ５のコレクタをＱ３のコレクタに接続し、Ｑ６
のコレクタを電源に接続している。この２つのトランジ
スタＱ５およびＱ６により差動増幅回路を構成している
。さらに前記トランジスタＱ４のコレクタに電流源２を
接続している．ここで、電流源１に流れる電流は電流源
２に流れる電流の２倍となるように電流源の回路を構成
している。
２つの入力端子ＩＮＩ−ＩＮ２間にはホール素子３が接
続され、その入力電圧Ｖｉｎに応じてＱ５にコレクタ電
流Ｉ１が流れる。これによりＱ４にベース電流が流れ、
Ｑ１およびＱ２のベース電位が引き込まれる。Ｑ１およ
びＱ２のエミッターベース間電位は等しいため、電流Ｉ
Ｉに等しい電流はＱ２およびＱ４に流れ、電流１ｏが出
力端子ＯＵＴから出力される。このとき０１〜Ｑ３のコ
レクターエミッタ間に印加される電圧はエミッタベース
間電圧Ｖｆに等しく、一定であるため、出力端子ＯＵＴ
に接続される波形合成回路などの回路構成にかかわらず
アーリー効果による影響を受けない。また、前述したよ
うにＱ４のベース電流は極めて小さく、Ｑ４のベース電
流がＩｌ側に流れることによる出力電流ｔｏの電流低下
分は極めて小さくなる。一方、差動増幅回路を構成する
ＺつのトランジスタＱ５およびＱ６は半導体基板の上に
近接配置されるため、電流増幅率などの特性を揃えるこ
とができる。これによりホール素子３の起電圧に応じた
電流Ｉｆがオフセットのない状態でそのまま出力電流Ｉ
Ｏとして次段の波形合成回路へ出力される。
続され、その入力電圧Ｖｉｎに応じてＱ５にコレクタ電
流Ｉ１が流れる。これによりＱ４にベース電流が流れ、
Ｑ１およびＱ２のベース電位が引き込まれる。Ｑ１およ
びＱ２のエミッターベース間電位は等しいため、電流Ｉ
Ｉに等しい電流はＱ２およびＱ４に流れ、電流１ｏが出
力端子ＯＵＴから出力される。このとき０１〜Ｑ３のコ
レクターエミッタ間に印加される電圧はエミッタベース
間電圧Ｖｆに等しく、一定であるため、出力端子ＯＵＴ
に接続される波形合成回路などの回路構成にかかわらず
アーリー効果による影響を受けない。また、前述したよ
うにＱ４のベース電流は極めて小さく、Ｑ４のベース電
流がＩｌ側に流れることによる出力電流ｔｏの電流低下
分は極めて小さくなる。一方、差動増幅回路を構成する
ＺつのトランジスタＱ５およびＱ６は半導体基板の上に
近接配置されるため、電流増幅率などの特性を揃えるこ
とができる。これによりホール素子３の起電圧に応じた
電流Ｉｆがオフセットのない状態でそのまま出力電流Ｉ
Ｏとして次段の波形合成回路へ出力される。
（ｇ）発明の効果
以上のようにこの発明によれば、差動増幅回路に接続さ
れるカレントミラー回路によるオフセットが除去される
ため、波形合成回路により適正な駆動用波形信号が合成
され、モータの回転特性が改善される。
れるカレントミラー回路によるオフセットが除去される
ため、波形合成回路により適正な駆動用波形信号が合成
され、モータの回転特性が改善される。
第１図はこの発明の構成例を示す回路図である。第２図
はこの発明の実施例であるホール素子検出信号増幅回路
の回路図である。第３図は従来のホール素子検出信号増
幅回路の回路図である。第４図および第５図は従来の回
路により生じるオフセント例を示す図である。 Ｑ１〜Ｑ４一第１〜第４のトランジスタ、（Ｑ５＋Ｑ６
） ー差動増幅回路、 ３−ホール素子。
はこの発明の実施例であるホール素子検出信号増幅回路
の回路図である。第３図は従来のホール素子検出信号増
幅回路の回路図である。第４図および第５図は従来の回
路により生じるオフセント例を示す図である。 Ｑ１〜Ｑ４一第１〜第４のトランジスタ、（Ｑ５＋Ｑ６
） ー差動増幅回路、 ３−ホール素子。
Claims (1)
- （１）ＰＮＰ型からなる第１〜第４のトランジスタを用
い、第１および第２のトランジスタのベース間とエミッ
タ間をそれぞれ共通接続し、第３および第４のトランジ
スタのベース間を共通接続し、第２および第３のトラン
ジスタのベース−コレクタ間をそれぞれ接続し、第１お
よび第２のトランジスタのコレクタを第３および第４の
トランジスタのエミッタにそれぞれ接続してなるカレン
トミラー回路と、 少なくとも２つのトランジスタからなり、一方のトラン
ジスタのコレクタを前記第３のトランジスタのコレクタ
に接続し、他方のトランジスタのコレクタを電源に接続
した差動増幅回路とを単一の半導体集積回路内に構成し
、 前記差動増幅回路に入力されるホール素子検出信号の電
圧に応じた電流を第４のトランジスタのコレクタより出
力させるホール素子検出信号増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051759A JPH02230806A (ja) | 1989-03-02 | 1989-03-02 | ホール素子検出信号増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051759A JPH02230806A (ja) | 1989-03-02 | 1989-03-02 | ホール素子検出信号増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230806A true JPH02230806A (ja) | 1990-09-13 |
Family
ID=12895875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1051759A Pending JPH02230806A (ja) | 1989-03-02 | 1989-03-02 | ホール素子検出信号増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230806A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5657318A (en) * | 1979-10-16 | 1981-05-19 | Matsushita Electric Ind Co Ltd | Current miller circuit |
| JPS6075107A (ja) * | 1983-10-01 | 1985-04-27 | Rohm Co Ltd | ホ−ル素子用増幅器 |
-
1989
- 1989-03-02 JP JP1051759A patent/JPH02230806A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5657318A (en) * | 1979-10-16 | 1981-05-19 | Matsushita Electric Ind Co Ltd | Current miller circuit |
| JPS6075107A (ja) * | 1983-10-01 | 1985-04-27 | Rohm Co Ltd | ホ−ル素子用増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04304188A (ja) | 直流ブラシレスモータの速度制御装置 | |
| US4383205A (en) | Motor drive amplifier | |
| JP2634941B2 (ja) | ブラシレスモータの駆動回路 | |
| JPH02230806A (ja) | ホール素子検出信号増幅回路 | |
| JPS5828833B2 (ja) | デンドウキノクドウカイロ | |
| JPH02230807A (ja) | ホール素子検出信号増幅回路 | |
| JP3333318B2 (ja) | 出力トランジスタの飽和防止回路 | |
| JP2560107B2 (ja) | Ｄｃモータ用駆動回路 | |
| JPH0411042B2 (ja) | ||
| JPS62227204A (ja) | 差動増幅器 | |
| JPH0527351B2 (ja) | ||
| JP2653495B2 (ja) | 帰還制御増幅回路 | |
| JPH05215784A (ja) | 負荷電流サンプリング技術 | |
| JP3355648B2 (ja) | モータ駆動装置 | |
| JPH0151207B2 (ja) | ||
| JPS60235515A (ja) | オペアンプ | |
| JPS6329519B2 (ja) | ||
| JPH021868Y2 (ja) | ||
| JPH082009B2 (ja) | 増幅回路 | |
| JP3043183B2 (ja) | 電流分割回路 | |
| JPS6121857Y2 (ja) | ||
| JP2560107C (ja) | ||
| JPH04596Y2 (ja) | ||
| JPS63148886A (ja) | モ−タ駆動装置 | |
| JPH0817594B2 (ja) | モータ駆動回路 |